JP2892474B2 - セラミック基板のビア検査方法 - Google Patents
セラミック基板のビア検査方法Info
- Publication number
- JP2892474B2 JP2892474B2 JP2238760A JP23876090A JP2892474B2 JP 2892474 B2 JP2892474 B2 JP 2892474B2 JP 2238760 A JP2238760 A JP 2238760A JP 23876090 A JP23876090 A JP 23876090A JP 2892474 B2 JP2892474 B2 JP 2892474B2
- Authority
- JP
- Japan
- Prior art keywords
- vias
- circuit
- ceramic substrate
- conductor pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はセラミック基板のビア検査方法に関する。
(従来の技術) ビアを有するセラミック基板は、基板となるグリーン
シートにビアホールを穿設し、ビアホール内に導体ペー
ストを充填して基板と同時焼成によって製造する。製品
によってはビアおよび所定の配線パターンを形成したグ
リーンシートを複数枚積層して同時焼成して形成する。
シートにビアホールを穿設し、ビアホール内に導体ペー
ストを充填して基板と同時焼成によって製造する。製品
によってはビアおよび所定の配線パターンを形成したグ
リーンシートを複数枚積層して同時焼成して形成する。
このようにして製造したセラミック基板では、焼成時
にビアが欠落してしまったり、内部配線パターンが正規
に導通がとれていなかったりすることがあるから、ビア
部分で正しく電気的導通がとれているかどうか、電気的
な短絡が生じていないかどうか等の検査が必要となる。
にビアが欠落してしまったり、内部配線パターンが正規
に導通がとれていなかったりすることがあるから、ビア
部分で正しく電気的導通がとれているかどうか、電気的
な短絡が生じていないかどうか等の検査が必要となる。
ビアの導通を検査する方法として、第3図に示すよう
に、基板10の表裏面にビア12を電気的に直列接続する表
面導体パターン14を形成し、この表面導体パターン14に
よって形成された回路の開放端間の導通を調べることに
よって導通を検査する方法が提案されている(特開平2-
39496号公報)。この方法によれば、前記開放端間の総
合抵抗を測定するだけで簡単にセラミック基板に設けら
れたビアの導通を検査することができる。セラミック基
板には多数本のビアを設けることが多いから、たとえば
テスタを用いて各ビアごとに導通を検査する方法とくら
べると上記方法ははるかに効率的にビア検査することが
できるという特徴がある。
に、基板10の表裏面にビア12を電気的に直列接続する表
面導体パターン14を形成し、この表面導体パターン14に
よって形成された回路の開放端間の導通を調べることに
よって導通を検査する方法が提案されている(特開平2-
39496号公報)。この方法によれば、前記開放端間の総
合抵抗を測定するだけで簡単にセラミック基板に設けら
れたビアの導通を検査することができる。セラミック基
板には多数本のビアを設けることが多いから、たとえば
テスタを用いて各ビアごとに導通を検査する方法とくら
べると上記方法ははるかに効率的にビア検査することが
できるという特徴がある。
(発明が解決しようとする課題) 上記の表面導体パターンの開放端間の総合抵抗を測定
する方法は、表面導体パターンによって接続された回路
中に断線がある場合はきわめて容易に検査できる。しか
しながら、ビア間で短絡が生じていたような場合はこれ
を的確に検知することができない。また、断線と短絡が
混在している場合には、断線があっても断線を検知する
ことができないことがある。
する方法は、表面導体パターンによって接続された回路
中に断線がある場合はきわめて容易に検査できる。しか
しながら、ビア間で短絡が生じていたような場合はこれ
を的確に検知することができない。また、断線と短絡が
混在している場合には、断線があっても断線を検知する
ことができないことがある。
セラミック回路基板の製品にはきわめて高密度にビア
が配置されるものがあり、また内部に複雑な配線パター
ンが形成されるものがあるから、導体部間での電気的短
絡が発生する可能性も大きくなっている。したがって、
ビア検査ではビア部等の導体部の導通とあわせてビア等
の導体部間の短絡もまた検査できるようにしなければな
らない。
が配置されるものがあり、また内部に複雑な配線パター
ンが形成されるものがあるから、導体部間での電気的短
絡が発生する可能性も大きくなっている。したがって、
ビア検査ではビア部等の導体部の導通とあわせてビア等
の導体部間の短絡もまた検査できるようにしなければな
らない。
本発明は上記問題点に鑑みてなされたものであり、そ
の目的とするところは、ビアの導通とともにビア等の導
体部間の短絡も容易に検査することのできるセラミック
基板のビア検査方法を提供しようとするものである。
の目的とするところは、ビアの導通とともにビア等の導
体部間の短絡も容易に検査することのできるセラミック
基板のビア検査方法を提供しようとするものである。
(課題を解決するための手段) 本発明は上記目的を達成するため次の構成をそなえ
る。
る。
すなわち、基板の表裏面に、基板に設けたビアと電気
的に直列に接続される表面導体パターンを設け、表面導
体パターンとビアとによって形成された回路の開放端間
の導通を検査してビアの導通を検査するセラミック基板
のビア検査方法において、前記基板に設けたビアを最隣
接位置に配置されるビアが別の回路に含まれるよう前記
表面導体パターンを配線した複数のビア群からなる複数
の電気的に独立する回路を形成し、当該回路のうち、同
一の回路内での導通あるいは異なる回路相互間の導通を
検査して、ビアの導通あるいはビア同士の短絡を検査す
ることを特徴とする。
的に直列に接続される表面導体パターンを設け、表面導
体パターンとビアとによって形成された回路の開放端間
の導通を検査してビアの導通を検査するセラミック基板
のビア検査方法において、前記基板に設けたビアを最隣
接位置に配置されるビアが別の回路に含まれるよう前記
表面導体パターンを配線した複数のビア群からなる複数
の電気的に独立する回路を形成し、当該回路のうち、同
一の回路内での導通あるいは異なる回路相互間の導通を
検査して、ビアの導通あるいはビア同士の短絡を検査す
ることを特徴とする。
(作用) 被検査体であるセラミック基板に対し、表面導体パタ
ーンによって電気的に直列にビアが接続された複数の回
路が形成される。各々の回路ごとその開放端間の抵抗を
測定することによって当該回路内に含まれるビアの導通
を検査することができる。また、異なる回路相互間の抵
抗を測定することによって、当該回路間、すなわちビア
間の短絡を検査することができる。
ーンによって電気的に直列にビアが接続された複数の回
路が形成される。各々の回路ごとその開放端間の抵抗を
測定することによって当該回路内に含まれるビアの導通
を検査することができる。また、異なる回路相互間の抵
抗を測定することによって、当該回路間、すなわちビア
間の短絡を検査することができる。
(実施例) 以下、本発明の好適な実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第2図はセラミック基板上で格子状にビアを配置した
例を説明的に示すもので、正方形状の格子の交点位置に
それぞれビア12を配置した例を示す。セラミック基板に
設けるビア配置は製品によってきわめて雑多であり、個
々異なるものであるが、以下格子状に配置した例をもと
に説明する。
例を説明的に示すもので、正方形状の格子の交点位置に
それぞれビア12を配置した例を示す。セラミック基板に
設けるビア配置は製品によってきわめて雑多であり、個
々異なるものであるが、以下格子状に配置した例をもと
に説明する。
前述したように、ビア間隔が狭まってくるとビア間で
の電気的な短絡が発生しやすくなるが、格子状配置の場
合は特定のビアに対して最近接の4つのビア間でもっと
も短絡が生じやすい。第2図のビアAについてみると、
ビアAとの間で最も短絡が生じやすいのは図の4つのビ
アBである。
の電気的な短絡が発生しやすくなるが、格子状配置の場
合は特定のビアに対して最近接の4つのビア間でもっと
も短絡が生じやすい。第2図のビアAについてみると、
ビアAとの間で最も短絡が生じやすいのは図の4つのビ
アBである。
前述した従来のビア検査方法では、表面導体パターン
(図の破線)は隣接するビア間を接続するようにしてい
るから、仮に、隣接するビア間で短絡が生じていたとし
てもそのビア間の短絡は測定にかかってこない。
(図の破線)は隣接するビア間を接続するようにしてい
るから、仮に、隣接するビア間で短絡が生じていたとし
てもそのビア間の短絡は測定にかかってこない。
そこで、本発明では短絡する可能性の高いビア間は表
面導体パターンで接続せず、それぞれ別々の電気的に独
立する回路に所属させるよう表面導体パターンを設定す
る。
面導体パターンで接続せず、それぞれ別々の電気的に独
立する回路に所属させるよう表面導体パターンを設定す
る。
第1図は格子状にビア12を配置したセラミック基板に
ついて、ビア12間を接続する表面導体パターンの形成例
を示すものである。本実施例では、一つのビアについて
当該ビアに最近接する4つのビア間は表面導体パターン
で接続しないようにしている。
ついて、ビア12間を接続する表面導体パターンの形成例
を示すものである。本実施例では、一つのビアについて
当該ビアに最近接する4つのビア間は表面導体パターン
で接続しないようにしている。
図で14aは基板10の表面に形成した表面導体パターン
(実線)、14bは基板10の裏面に形成した表面導体パタ
ーン(破線)である。実施例のセラミック基板では、図
のように表面導体パターンを形成して、電気的に独立し
た2つの回路を形成している。
(実線)、14bは基板10の裏面に形成した表面導体パタ
ーン(破線)である。実施例のセラミック基板では、図
のように表面導体パターンを形成して、電気的に独立し
た2つの回路を形成している。
第1の回路は図で一方の開放端が、他方の開放端が
で示される回路であり、第2の回路は一方の開放端が
、他方の開放端がで示される回路である。
で示される回路であり、第2の回路は一方の開放端が
、他方の開放端がで示される回路である。
第1の回路、第2の回路とも格子状配置のビア12間を
対角線方向に表面導体パターンで接続する接続形式が基
本となっている。また、第1の回路、第2の回路とも、 ビア→表面導体パターン14a→ビア→表面導体パターン1
4b→ビア のように、基板10の表面側と裏面側の表面導体パター
ン14a、14bで交互にビア12を接続してビアを直列接続し
ている。
対角線方向に表面導体パターンで接続する接続形式が基
本となっている。また、第1の回路、第2の回路とも、 ビア→表面導体パターン14a→ビア→表面導体パターン1
4b→ビア のように、基板10の表面側と裏面側の表面導体パター
ン14a、14bで交互にビア12を接続してビアを直列接続し
ている。
これにより、基板10に設けたすべてのビア12は最近接
するビア間を表面導体パターンで接続することなく第1
の回路と第2の回路の2群のどちらかの回路内に分かれ
て含まれる。また、第1の回路と第2の回路とは電気的
に独立した回路となる。
するビア間を表面導体パターンで接続することなく第1
の回路と第2の回路の2群のどちらかの回路内に分かれ
て含まれる。また、第1の回路と第2の回路とは電気的
に独立した回路となる。
このように表面導体パターンを設定することにより、
同一の回路内、すなわち開放端との間、および開放
端ととの間でそれぞれ導通を検査すれば、ビア12の
導通チェックができる。
同一の回路内、すなわち開放端との間、および開放
端ととの間でそれぞれ導通を検査すれば、ビア12の
導通チェックができる。
また、第1の回路と第2の回路の間で導通チェック
(たとえば開放端との間)することによって、ビア
間で短絡が生じているかどうかをチェックすることがで
きる。実施例の場合、第1の回路と第2の回路との間で
短絡が生じていなければ、少なくとも最近接ビア間での
短絡はないということができる。
(たとえば開放端との間)することによって、ビア
間で短絡が生じているかどうかをチェックすることがで
きる。実施例の場合、第1の回路と第2の回路との間で
短絡が生じていなければ、少なくとも最近接ビア間での
短絡はないということができる。
上記方法によってビア検査を行う場合は、セラミック
基板を形成する際に、グリーンシートの表裏面にスクリ
ーン印刷等で表面導体パターンにしたがって導体ペース
トを塗布し、焼成して表面導体パターンつきのセラミッ
ク基板を形成して行えばよい。ビア検査後は表面導体パ
ターンを研削することによって所望のビアを有するセラ
ミック基板とすることができる。表面導体パターンの形
成は従来の導体パターンの形成方法がそのまま利用でき
るから作業工程上の問題はないとう利点もある。
基板を形成する際に、グリーンシートの表裏面にスクリ
ーン印刷等で表面導体パターンにしたがって導体ペース
トを塗布し、焼成して表面導体パターンつきのセラミッ
ク基板を形成して行えばよい。ビア検査後は表面導体パ
ターンを研削することによって所望のビアを有するセラ
ミック基板とすることができる。表面導体パターンの形
成は従来の導体パターンの形成方法がそのまま利用でき
るから作業工程上の問題はないとう利点もある。
なお、ビアつきのセラミック基板を焼成した後に薄膜
法で表面導体パターンを形成し、ビアの検査を行った後
に不要の表面導体パターンを除去する方法も可能であ
る。
法で表面導体パターンを形成し、ビアの検査を行った後
に不要の表面導体パターンを除去する方法も可能であ
る。
以上説明した実施例のセラミック基板は、基板10を単
に貫通するビアを設けた形式のもので、基板に設ける表
面導体パターンの形態は比較的単純であるが、内部に配
線パターンを形成した積層タイプのセラミック基板の場
合などではビアを接続する表面導体パターンの形態は必
ずしも単純にはならない場合がある。たとえば、このよ
うなセラミック基板ではセラミック基板の表裏面の同一
位置にあるビアが貫通ビアとは限らないし、基板の内部
に設けた配線パターンの配置によっては最近接ビア間が
必ずしも最も短絡しやすくなっているとは限らないから
である。このような場合でも、セラミック基板上に配置
するすべてのビアに対して、短絡する可能性の高いビア
間は同じ表面導体パターンでは接続しないという原理に
基づいてビアを直列に接続する回路を形成することによ
って、ビアの導通とビアの短絡を的確に検査することが
できる。ビア検査用に設定する独立の回路の数はとくに
限定されるものではないから、複雑なビアの配置パター
ンを有する製品や内部に配線パターンを有する製品の場
合には、いくつか適当数の回路を設定して的確にビアの
導通とビア等の導体部間の短絡が検査できるようにすれ
ばよい。
に貫通するビアを設けた形式のもので、基板に設ける表
面導体パターンの形態は比較的単純であるが、内部に配
線パターンを形成した積層タイプのセラミック基板の場
合などではビアを接続する表面導体パターンの形態は必
ずしも単純にはならない場合がある。たとえば、このよ
うなセラミック基板ではセラミック基板の表裏面の同一
位置にあるビアが貫通ビアとは限らないし、基板の内部
に設けた配線パターンの配置によっては最近接ビア間が
必ずしも最も短絡しやすくなっているとは限らないから
である。このような場合でも、セラミック基板上に配置
するすべてのビアに対して、短絡する可能性の高いビア
間は同じ表面導体パターンでは接続しないという原理に
基づいてビアを直列に接続する回路を形成することによ
って、ビアの導通とビアの短絡を的確に検査することが
できる。ビア検査用に設定する独立の回路の数はとくに
限定されるものではないから、複雑なビアの配置パター
ンを有する製品や内部に配線パターンを有する製品の場
合には、いくつか適当数の回路を設定して的確にビアの
導通とビア等の導体部間の短絡が検査できるようにすれ
ばよい。
また、上記実施例では基板の表裏面に表面導体パター
ンを形成し、基板の表と裏を交互に接続するようにした
が、ビアあるいは配線パターンの配置によってはビアあ
るいは導体部を直列に接続する際に必ずしも表と裏を交
互に接続しなくてもかまわない。表面導体パターンはビ
アあるいは導体部を直列接続するように配置することが
目的だからである。
ンを形成し、基板の表と裏を交互に接続するようにした
が、ビアあるいは配線パターンの配置によってはビアあ
るいは導体部を直列に接続する際に必ずしも表と裏を交
互に接続しなくてもかまわない。表面導体パターンはビ
アあるいは導体部を直列接続するように配置することが
目的だからである。
このように適当な表面導体パターンでビアを直列接続
した回路を形成すれば、ビアを1個ずつ検査する等の煩
雑な作業をきわめて単純化してきわめて容易にビア検査
を行うことができる。また、本発明方法によれば、ビア
等の導体部間の短絡も検査でき、従来方法にくらべさら
に精度のよい検査を行うことができる。
した回路を形成すれば、ビアを1個ずつ検査する等の煩
雑な作業をきわめて単純化してきわめて容易にビア検査
を行うことができる。また、本発明方法によれば、ビア
等の導体部間の短絡も検査でき、従来方法にくらべさら
に精度のよい検査を行うことができる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改善を施し
得るのはもちろんのことである。
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改善を施し
得るのはもちろんのことである。
(発明の効果) 本発明に係るセラミック基板のビア検査方法によれ
ば、上述したように、セラミック基板に形成したビアの
導通検査の検査工数を減らしてきわめて容易にビア検査
を行うことができる。また、高価な検査治具も不要であ
り、低コストでビア検査を行うことができる。さらに、
ビアの導通とともにビア等の導体部間の短絡も検査する
ことができ、従来にくらべてビアの検査精度を容易に向
上させることができる等の著効を奏する。
ば、上述したように、セラミック基板に形成したビアの
導通検査の検査工数を減らしてきわめて容易にビア検査
を行うことができる。また、高価な検査治具も不要であ
り、低コストでビア検査を行うことができる。さらに、
ビアの導通とともにビア等の導体部間の短絡も検査する
ことができ、従来にくらべてビアの検査精度を容易に向
上させることができる等の著効を奏する。
第1図は本発明に係るセラミック基板のビア検査方法に
おける表面導体パターンの形成例を示す説明図、第2図
はセラミック基板上でのビア配置例を示す説明図、第3
図は従来のビア検査方法を示す説明図である。 10……基板、12……ビア、14、14a、14b……表面導体パ
ターン。
おける表面導体パターンの形成例を示す説明図、第2図
はセラミック基板上でのビア配置例を示す説明図、第3
図は従来のビア検査方法を示す説明図である。 10……基板、12……ビア、14、14a、14b……表面導体パ
ターン。
Claims (1)
- 【請求項1】基板の表裏面に、基板に設けたビアと電気
的に直列に接続される表面導体パターンを設け、 表面導体パターンとビアとによって形成された回路の開
放端間の導通を検査してビアの導通を検査するセラミッ
ク基板のビア検査方法において、 前記基板に設けたビアを最隣接位置に配置されるビアが
別の回路に含まれるよう前記表面導体パターンを配線し
た複数のビア群からなる複数の電気的に独立する回路を
形成し、 当該回路のうち、同一の回路内での導通あるいは異なる
回路相互間の導通を検査して、ビアの導通あるいはビア
同士の短絡を検査することを特徴とするセラミック基板
のビア検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2238760A JP2892474B2 (ja) | 1990-09-07 | 1990-09-07 | セラミック基板のビア検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2238760A JP2892474B2 (ja) | 1990-09-07 | 1990-09-07 | セラミック基板のビア検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04119000A JPH04119000A (ja) | 1992-04-20 |
JP2892474B2 true JP2892474B2 (ja) | 1999-05-17 |
Family
ID=17034860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2238760A Expired - Fee Related JP2892474B2 (ja) | 1990-09-07 | 1990-09-07 | セラミック基板のビア検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2892474B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4335879B4 (de) * | 1993-10-18 | 2005-05-12 | Shf Communication Technologies Ag | Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten |
-
1990
- 1990-09-07 JP JP2238760A patent/JP2892474B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04119000A (ja) | 1992-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
KR20020027547A (ko) | 검사 장치 및 검사 방법 | |
US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
JP2892474B2 (ja) | セラミック基板のビア検査方法 | |
JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
EP0909117A2 (en) | Method of making thick film circuits | |
JPH03296672A (ja) | スルーホールを有するプリント配線板の検査方法 | |
JPH01268191A (ja) | セラミック基板の配線ネット検査方法 | |
JP3969181B2 (ja) | 電気回路装置およびその製造方法 | |
JP2832773B2 (ja) | 目白配置配線基板 | |
JPH0728113B2 (ja) | プリント基板のスルーホール検査方法 | |
JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
JP4620848B2 (ja) | プリント配線板の電気検査装置及び電気検査方法 | |
JP2759299B2 (ja) | スルーホールを有するプリント配線板 | |
JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
JPH03283599A (ja) | セラミック多層基板の導通検査方法 | |
JPH05232177A (ja) | 印刷配線板の検査方法 | |
CN110708867A (zh) | Pcb耐电压测试模块及测试方法 | |
JPH05302955A (ja) | プリント配線板のパターン検査方法 | |
JPS6340391A (ja) | 表面実装プリント配線板 | |
JPS626182A (ja) | 配線パタ−ンの検査方法 | |
JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
JP2003234226A (ja) | 積層インダクタの印刷導体検査方法 | |
JPH03229169A (ja) | プリント配線板の電気的検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |