JP2002299805A - 回路基板と実装位置の検査方法 - Google Patents
回路基板と実装位置の検査方法Info
- Publication number
- JP2002299805A JP2002299805A JP2001103122A JP2001103122A JP2002299805A JP 2002299805 A JP2002299805 A JP 2002299805A JP 2001103122 A JP2001103122 A JP 2001103122A JP 2001103122 A JP2001103122 A JP 2001103122A JP 2002299805 A JP2002299805 A JP 2002299805A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring
- circuit
- terminal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 プリント配線基板の配線部と回路素子の端子
部の導通接続と回路素子の配置の確認を行なう。 【課題手段】 回路部品のリード端子を接続する配線部
を有する回路基板であって、前記配線部に、電気的接続
を遮断する遮断部を設け、前記遮断部は前記配線部上に
前記リード端子を載置する正規の位置に対して、許容す
る公差の範囲内に前記リード端子が位置する場所に設定
したことを特徴とした回路基板。
部の導通接続と回路素子の配置の確認を行なう。 【課題手段】 回路部品のリード端子を接続する配線部
を有する回路基板であって、前記配線部に、電気的接続
を遮断する遮断部を設け、前記遮断部は前記配線部上に
前記リード端子を載置する正規の位置に対して、許容す
る公差の範囲内に前記リード端子が位置する場所に設定
したことを特徴とした回路基板。
Description
【０００１】
【発明の属する技術分野】本発明は、その上に電気、電
子回路素子を配置し、プリント配線を配して電気電子回
路を構成する回路基板に関する。
子回路素子を配置し、プリント配線を配して電気電子回
路を構成する回路基板に関する。
【０００２】更に本発明は、上記回路基板に電気電子回
路素子を配設して電気電子回路を構成する場合の、素子
の実装方法に関する。
路素子を配設して電気電子回路を構成する場合の、素子
の実装方法に関する。
【０００３】
【従来の技術】プリント配線が配置された回路基板には
電気電子素子をはんだ接続するランド部と該ランド間を
電気接続するプリント配線部及び、素子の電気導通検査
用のプリント配線パターン部などが設けられている。
電気電子素子をはんだ接続するランド部と該ランド間を
電気接続するプリント配線部及び、素子の電気導通検査
用のプリント配線パターン部などが設けられている。
【０００４】プリント配線版の回路パターンに関する先
行技術としては、特開平１０−１４５０１５号に示す公
報がある。
行技術としては、特開平１０−１４５０１５号に示す公
報がある。
【０００５】
【発明が解決しようとする課題】前記回路基板には電気
電子素子を配設するに際し、前記電気電子素子を回路基
板の所定の位置に配置して素子のリード部を前記回路基
板のランド部にはんだ接続する必要がある。
電子素子を配設するに際し、前記電気電子素子を回路基
板の所定の位置に配置して素子のリード部を前記回路基
板のランド部にはんだ接続する必要がある。
【０００６】又、従来、表面実装コネクターのような、
各リードが独立し、リード間が電気的に非導通な部品の
はんだ付け状態の検査においては、リードがはんだ付け
されているランド間の抵抗値が無限大となり、ランド間
の抵抗値をインサーキットテスターなどで測定し、はん
だ付け状態を確認するはんだ付け検査方法は使えなかっ
た。
各リードが独立し、リード間が電気的に非導通な部品の
はんだ付け状態の検査においては、リードがはんだ付け
されているランド間の抵抗値が無限大となり、ランド間
の抵抗値をインサーキットテスターなどで測定し、はん
だ付け状態を確認するはんだ付け検査方法は使えなかっ
た。
【０００７】そのため、インサーキットテスターの測定
プローブを部品実装ランドから繋がるテストパットに接
続し、もう一方の測定プローブを表面実装コネクターの
リード部に接続して測定プローブ間の抵抗値を測定する
はんだ付け不良可否の検査方法を行なっている。
プローブを部品実装ランドから繋がるテストパットに接
続し、もう一方の測定プローブを表面実装コネクターの
リード部に接続して測定プローブ間の抵抗値を測定する
はんだ付け不良可否の検査方法を行なっている。
【０００８】しかしながら、外観の検査では、部品の配
置位置のズレの検査は行なえるが、形状認識によるはん
だ付け不良検査ではランド部と部品のリード部が電気的
に導通しているか否かの検査を行なえない。
置位置のズレの検査は行なえるが、形状認識によるはん
だ付け不良検査ではランド部と部品のリード部が電気的
に導通しているか否かの検査を行なえない。
【０００９】
【課題を解決するための手段】本発明の１つは、上記問
題解決のために、回路部品のリード端子を接続する配線
部を有する回路基板であって、前記配線部に、電気的接
続を遮断する遮断部を設け、前記遮断部は前記配線部上
に前記リード端子を載置する正規の位置に対して、許容
する公差の範囲内に前記リード端子が位置する場所に設
定したことを特徴とした回路基板を提案する。
題解決のために、回路部品のリード端子を接続する配線
部を有する回路基板であって、前記配線部に、電気的接
続を遮断する遮断部を設け、前記遮断部は前記配線部上
に前記リード端子を載置する正規の位置に対して、許容
する公差の範囲内に前記リード端子が位置する場所に設
定したことを特徴とした回路基板を提案する。
【００１０】更に、本発明は、前記配線部の前記遮断部
は前記配線上に載置する前記リード端子の端子先端側
と、端子根元側の少なくとも二箇所に配置したことを特
徴とした請求項１記載の回路基板の態様がある。
は前記配線上に載置する前記リード端子の端子先端側
と、端子根元側の少なくとも二箇所に配置したことを特
徴とした請求項１記載の回路基板の態様がある。
【００１１】本発明の他の１つは、回路部品のリード端
子を接続する配線部を有する回路基板であって、前記配
線部上に前記回路部品のリード部をＸ軸方向及びＹ軸方
向の載置位置を規制するための規制手段を形成したこと
を特徴とした回路基板を提案する。
子を接続する配線部を有する回路基板であって、前記配
線部上に前記回路部品のリード部をＸ軸方向及びＹ軸方
向の載置位置を規制するための規制手段を形成したこと
を特徴とした回路基板を提案する。
【００１２】又、回路部品の複数のリード端子を接続す
る複数の配線部を有する回路基板であって、前記一部の
配線部上に前記リード端子の長手方向に対して直角方向
の遮断部と、前記リード端子の長手方向に対して平行方
向の遮断部を形成したことを特徴とした回路基板を提案
する。
る複数の配線部を有する回路基板であって、前記一部の
配線部上に前記リード端子の長手方向に対して直角方向
の遮断部と、前記リード端子の長手方向に対して平行方
向の遮断部を形成したことを特徴とした回路基板を提案
する。
【００１３】更に、前記遮断部は前記配線部を切断して
形成したことを特徴とした請求項１乃至４記載の回路基
板の態様がある。
形成したことを特徴とした請求項１乃至４記載の回路基
板の態様がある。
【００１４】更に、本発明は、回路部品のリード端子を
接続する回路基板上の配線部に複数の遮断部を設け、前
記配線部上に前記リード端子を載置して回路基板上の前
記回路部品を実装し、前記回路基板上の配線部上にテス
タープローブを接続し、前記遮断部により分断した各ラ
ンド部と前記リード端子の導通確認により前記回路基板
上の前記回路部品の実装位置を検査することを特徴とし
た実装位置の検査方法により上記課題の解決方法を提案
する。
接続する回路基板上の配線部に複数の遮断部を設け、前
記配線部上に前記リード端子を載置して回路基板上の前
記回路部品を実装し、前記回路基板上の配線部上にテス
タープローブを接続し、前記遮断部により分断した各ラ
ンド部と前記リード端子の導通確認により前記回路基板
上の前記回路部品の実装位置を検査することを特徴とし
た実装位置の検査方法により上記課題の解決方法を提案
する。
【００１５】更に、回路部品の複数のリード端子を接続
する複数の配線部に前記リード端子を遮断する遮断方向
の異なる方向性の遮断部を形成し、各配線部に各リード
端子を接続して回路部品を前記回路基板上に実装し、前
記回路基板上の配線部上にテスタープローブを接続し、
前記遮断部により分断した各ランドと前記リード端子の
導通確認により前記回路基板上の前記回路部品の実装位
置を検査することを特徴とした実装位置の検査方法を提
案する。
する複数の配線部に前記リード端子を遮断する遮断方向
の異なる方向性の遮断部を形成し、各配線部に各リード
端子を接続して回路部品を前記回路基板上に実装し、前
記回路基板上の配線部上にテスタープローブを接続し、
前記遮断部により分断した各ランドと前記リード端子の
導通確認により前記回路基板上の前記回路部品の実装位
置を検査することを特徴とした実装位置の検査方法を提
案する。
【００１６】
【発明の実施の形態】（第一の実施例）以下に図１，２
を参照して本発明の第一の実施例を説明する。
を参照して本発明の第一の実施例を説明する。
【００１７】図１は本発明に係る回路基板の要部の平面
図であり、図２は回路基板上に実装した電気部品の実装
方法及び実装した回路素子とプリント配線部との導通状
態を検査する方法の説明図である。
図であり、図２は回路基板上に実装した電気部品の実装
方法及び実装した回路素子とプリント配線部との導通状
態を検査する方法の説明図である。
【００１８】図において、符号１は回路基板、２、４，
６，８、は該基板１上に配線されたプリント配線部であ
る。
６，８、は該基板１上に配線されたプリント配線部であ
る。
【００１９】１０は回路素子、ＩＣ集積回路素子などの
電気接続端子を備えた回路素子部で該素子部１０からは
複数の回路素子端子部１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ
が設けられ、各回路素子端子部は前記プリント基板上の
前記各配線部２，４，６，８上にはんだ接続するように
構成する。
電気接続端子を備えた回路素子部で該素子部１０からは
複数の回路素子端子部１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ
が設けられ、各回路素子端子部は前記プリント基板上の
前記各配線部２，４，６，８上にはんだ接続するように
構成する。
【００２０】前記各プリント配線部２，４，６，８は溝
などの切断方法の遮断部により電気的に遮断されてい
る。
などの切断方法の遮断部により電気的に遮断されてい
る。
【００２１】例えば、第二のプリント配線部４は２つの
溝部４ａ，４ｂによりプリント配線部が４Ａ，４Ｂ，４
Ｃに三分割されている。
溝部４ａ，４ｂによりプリント配線部が４Ａ，４Ｂ，４
Ｃに三分割されている。
【００２２】２Ｄ、４Ｄ，６Ｄ，８Ｄは各プリント配線
部に設けた導通確認用のテスタープローブ接続用ランド
部である。
部に設けた導通確認用のテスタープローブ接続用ランド
部である。
【００２３】２Ｅ、４Ｅ、６Ｅ、８Ｅは他のテスタープ
ローブ接続用ランド部である。
ローブ接続用ランド部である。
【００２４】回路素子端子１０Ｂの実装許容公差寸法は
図２の左右方向に対して±Ａである。
図２の左右方向に対して±Ａである。
【００２５】プリント配線部４を分離する溝４ａ，４ｂ
は回路素子の正規実装位置に対して実装公差Ａだけ回路
素子端子の先端部から内側（図示右方向）に入った位置
と、回路素子端子の後端部から内側（図面左方法）に入
った位置に設ける。
は回路素子の正規実装位置に対して実装公差Ａだけ回路
素子端子の先端部から内側（図示右方向）に入った位置
と、回路素子端子の後端部から内側（図面左方法）に入
った位置に設ける。
【００２６】溝４ａ，４ｂの配置位置について図３，
４，５を参照して説明する。
４，５を参照して説明する。
【００２７】回路素子部１０の正規位置に対する実装公
差を±Ａとし、プリント配線部４を分離する溝４ａ，４
ｂは回路素子１０が正規位置に実装された時の回路素子
端子部先端１０Ｂ−１から公差寸法のＡだけ図面右方向
に入った位置に第一の溝４ａを設け、プリント配線部４
と接する最終端１０Ｂ−２から公差寸法のＡだけ図面左
方向に入った位置に第二の溝４ｂを設ける。
差を±Ａとし、プリント配線部４を分離する溝４ａ，４
ｂは回路素子１０が正規位置に実装された時の回路素子
端子部先端１０Ｂ−１から公差寸法のＡだけ図面右方向
に入った位置に第一の溝４ａを設け、プリント配線部４
と接する最終端１０Ｂ−２から公差寸法のＡだけ図面左
方向に入った位置に第二の溝４ｂを設ける。
【００２８】上記で説明した位置に各溝４ａ，４ｂを設
けることで図４に示すように、回路素子１０の実装位置
（図示の点線の位置）が図４図示矢印Ｐ方向に公差寸法
のＡ以上に変位した場合に、図４の実線で示す回路素子
端子部１０Ｂの位置が分割されたプリント配線部４Ｃと
接続しなくなる。
けることで図４に示すように、回路素子１０の実装位置
（図示の点線の位置）が図４図示矢印Ｐ方向に公差寸法
のＡ以上に変位した場合に、図４の実線で示す回路素子
端子部１０Ｂの位置が分割されたプリント配線部４Ｃと
接続しなくなる。
【００２９】又、図５に示すように、回路素子１０の実
装位置が正規の位置から図示Ｑ方向に公差寸法のＡだけ
変位した場合（実線の位置）に、回路素子端子部の先端
部側１０Ｂ−１は分割されたプリント配線部４Ａと接続
しなくなる。
装位置が正規の位置から図示Ｑ方向に公差寸法のＡだけ
変位した場合（実線の位置）に、回路素子端子部の先端
部側１０Ｂ−１は分割されたプリント配線部４Ａと接続
しなくなる。
【００３０】図１，２に戻って説明を続行する。
【００３１】回路素子１０を実装の正規位置に配置する
ことで、各回路素子端子部１０Ａ，１０Ｂ，１０Ｃ，１
０Ｄは、夫々のプリント配線部２，４，６，８上に、各
配線部の溝による分割された配線部を跨いで導通状態を
得ることができる。
ことで、各回路素子端子部１０Ａ，１０Ｂ，１０Ｃ，１
０Ｄは、夫々のプリント配線部２，４，６，８上に、各
配線部の溝による分割された配線部を跨いで導通状態を
得ることができる。
【００３２】導通用テスター１２の一方のプローブ１２
Ａをプローブ接続用ランド部４Ｄに接続し、他方のプロ
ーブ１２Ｂをプローブ接続用ランド部４Ｅに接続するこ
とで、回路素子１０の回路素子端子部１０Ｂを介してテ
スタ１２による抵抗値測定により回路素子１０の実装位
置の変位及び回路素子端子部の半田接続状態の検査を行
なうことが出来る。
Ａをプローブ接続用ランド部４Ｄに接続し、他方のプロ
ーブ１２Ｂをプローブ接続用ランド部４Ｅに接続するこ
とで、回路素子１０の回路素子端子部１０Ｂを介してテ
スタ１２による抵抗値測定により回路素子１０の実装位
置の変位及び回路素子端子部の半田接続状態の検査を行
なうことが出来る。
【００３３】（第二の実施例）図６，７を参照して本発
明の第二の実施例を説明する。
明の第二の実施例を説明する。
【００３４】前記第一の実施例は回路素子の端子部を接
続するプリント配線部を端子部の長手方向の直交する方
向のＹ軸方向に分割する例を示したが、本例は長手方向
と平行するＸ軸方向にも分割する例を示す。
続するプリント配線部を端子部の長手方向の直交する方
向のＹ軸方向に分割する例を示したが、本例は長手方向
と平行するＸ軸方向にも分割する例を示す。
【００３５】図において、符号１０は前記例と同じ回路
素子であり、端子部１０Ａ，１０Ｂ，１Ｃ，１０Ｄが設
けられている。
素子であり、端子部１０Ａ，１０Ｂ，１Ｃ，１０Ｄが設
けられている。
【００３６】プリント配線基板２０上には前記４つの端
子部と接続するためのプリント配線部２２，２４，２
６，２８が配線されている。
子部と接続するためのプリント配線部２２，２４，２
６，２８が配線されている。
【００３７】第一のプリント配線部２２には配線部の分
割用の溝部２２ａがＹ軸方向に形成されており、プリン
ト配線部２２を２２Ａと２２Ｂの２つに分割する。
割用の溝部２２ａがＹ軸方向に形成されており、プリン
ト配線部２２を２２Ａと２２Ｂの２つに分割する。
【００３８】前記溝部２２ａの位置は端子部１０Ａの後
端部から図面左方法に実装公差寸法のＢに入った位置に
設ける。
端部から図面左方法に実装公差寸法のＢに入った位置に
設ける。
【００３９】第四のプリント配線部２８には同様に分割
用の溝部２８ａを形成するがその位置は、端子部１０Ｄ
の先端部１０Ｄ−１から図面右方向に実装公差寸法Ｂの
寸法位置に入った位置に形成する。
用の溝部２８ａを形成するがその位置は、端子部１０Ｄ
の先端部１０Ｄ−１から図面右方向に実装公差寸法Ｂの
寸法位置に入った位置に形成する。
【００４０】第二、第三のプリント配線部２４，２６に
は該プリント配線部の長手方向Ｘ軸に対して平行するＸ
軸方向に溝２４ａ，２６ａを形成する。
は該プリント配線部の長手方向Ｘ軸に対して平行するＸ
軸方向に溝２４ａ，２６ａを形成する。
【００４１】第二のプリント配線部２４の回路素子端子
部１０Ｂを接続する配線部の平行な方向に溝部２４ａを
形成して第二のプリント配線部２４をＸ軸方向に平行な
２つの配線部２４Ａ，２４Ｂの２つに分割する。
部１０Ｂを接続する配線部の平行な方向に溝部２４ａを
形成して第二のプリント配線部２４をＸ軸方向に平行な
２つの配線部２４Ａ，２４Ｂの２つに分割する。
【００４２】第二プリント配線部の前記溝部２４ａの位
置は、回路素子１０のＹ軸方向の実装の正規の実装位置
から図７の図面上方向に実装公差寸法Ｃに入った位置に
設ける。
置は、回路素子１０のＹ軸方向の実装の正規の実装位置
から図７の図面上方向に実装公差寸法Ｃに入った位置に
設ける。
【００４３】又、第三のプリント配線部の前記溝部２６
ａの位置は、回路素子１０のＹ軸方向の実装の正規の実
装位置から図面下方向に実装公差寸法Ｃに入った位置に
設ける。
ａの位置は、回路素子１０のＹ軸方向の実装の正規の実
装位置から図面下方向に実装公差寸法Ｃに入った位置に
設ける。
【００４４】第三のプリント配線部２６は前記溝部２６
ａによりＸ軸方向に平行な２つの配線部２６Ａ，２６Ｂ
に分割する。
ａによりＸ軸方向に平行な２つの配線部２６Ａ，２６Ｂ
に分割する。
【００４５】導通確認用テスター１２の第一のプローブ
１２Ａを接続用ランド部２２Ｄ，２４Ｄ，２６Ｄ，２８
Ｄに接続し、第二のプローブ１２Ｂを接続用のランド２
２Ｅ，２４Ｅ，２６Ｅ，２８Ｅに接続して各プリント配
線部と回路素子の端子部との間の抵抗値の測定により導
通確認を行なう。
１２Ａを接続用ランド部２２Ｄ，２４Ｄ，２６Ｄ，２８
Ｄに接続し、第二のプローブ１２Ｂを接続用のランド２
２Ｅ，２４Ｅ，２６Ｅ，２８Ｅに接続して各プリント配
線部と回路素子の端子部との間の抵抗値の測定により導
通確認を行なう。
【００４６】回路素子１０の配置位置がＸ軸方向の図示
右方向に公差寸法のＢ以上に変位した場合には第四のプ
リント配線部２８と回路素子端子１０Ｄとの間の非導通
状態が検出される。
右方向に公差寸法のＢ以上に変位した場合には第四のプ
リント配線部２８と回路素子端子１０Ｄとの間の非導通
状態が検出される。
【００４７】又、回路素子１０の配置位置が左方向に変
位して配置された場合には第一プリント配線部２２と回
路素子端子部１０Ａとの間の非導通状態が検出される。
位して配置された場合には第一プリント配線部２２と回
路素子端子部１０Ａとの間の非導通状態が検出される。
【００４８】更に、回路素子１０の配置位置がＹ軸方向
の図面の上部方向に公差寸法Ｃ以上に変位して配置され
た場合は第三プリント配線部２６と回路素子端子部１０
Ｃとの間の非導通状態が検出される。
の図面の上部方向に公差寸法Ｃ以上に変位して配置され
た場合は第三プリント配線部２６と回路素子端子部１０
Ｃとの間の非導通状態が検出される。
【００４９】同様に、回路素子１０の配置位置がＹ軸方
向の図面下方向に公差寸法Ｃ以上に変位して配置された
場合には、第二プリント配線部２４と回路素子の端子部
１０Ｂ間の非導通状態が検出される。
向の図面下方向に公差寸法Ｃ以上に変位して配置された
場合には、第二プリント配線部２４と回路素子の端子部
１０Ｂ間の非導通状態が検出される。
【００５０】回路素子１０がＸ軸方向及びＹ軸方向に各
公差寸法Ｂ，Ｃの範囲内に配置された場合には、各プリ
ント配線部と夫々の回路素子端子部との間の導通状態の
確認が取れる。
公差寸法Ｂ，Ｃの範囲内に配置された場合には、各プリ
ント配線部と夫々の回路素子端子部との間の導通状態の
確認が取れる。
【００５１】
【発明の効果】本発明に拠れば、プリント配線基板のプ
リント配線部上に、回路素子の端子を位置させてはんだ
接続する場合に回路素子の実装配置位置の確認と配線部
と端子部の電気接続の可否を検出することができる。
リント配線部上に、回路素子の端子を位置させてはんだ
接続する場合に回路素子の実装配置位置の確認と配線部
と端子部の電気接続の可否を検出することができる。
【図１】第一の実施例の平面図。
【図２】回路素子の端子部とプリント配線部の配置関係
の説明図。
の説明図。
【図３】プリント配線部に形成する溝部の形成位置の説
明図。
明図。
【図４】プリント配線部に形成する溝部の形成位置の説
明図。
明図。
【図５】プリント配線部に形成する溝部の形成位置の説
明図。
明図。
【図６】第二実施例の平面図。
【図７】第二実施例の回路素子とプリント配線部の配置
関係の説明図。
関係の説明図。
１ プリント配線基板 ２、４、６、８ プリント配線部 ４Ａ、４Ｂ、４Ｃ 分割配線部 ４ａ、４ｂ 溝部 １０ 回路素子 １０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 回路素子端子 １２ テスター ２２、２４、２６、２８ プリント配線部 ２４Ａ、２４Ｂ、２６Ａ、２６Ｂ 分割配線部 ２８ａ、２８ｂ 溝部
Claims (7)
- 【請求項１】 回路部品のリード端子を接続する配線部
を有する回路基板であって、前記配線部に、電気的接続
を遮断する遮断部を設け、前記遮断部は前記配線部上に
前記リード端子を載置する正規の位置に対して、許容す
る公差の範囲内に前記リード端子が位置する場所に設定
したことを特徴とした回路基板。 - 【請求項２】 前記配線部の前記遮断部は前記配線部上
に載置する前記リード端子の端子先端側と、端子根元側
の少なくとも二箇所に配置したことを特徴とした請求項
１記載の回路基板。 - 【請求項３】 回路部品のリード端子を接続する配線部
を有する回路基板であって、前記配線部上に前記回路部
品のリード部をＸ軸方向及びＹ軸方向の載置位置を規制
するための規制手段を形成したことを特徴とした回路基
板。 - 【請求項４】 回路部品の複数のリード端子を接続する
複数の配線部を有する回路基板であって、前記一部の配
線部上に前記リード端子の長手方向に対して直角方向の
遮断部と、前記リード端子の長手方向に対して平行方向
の遮断部を形成したことを特徴とした回路基板。 - 【請求項５】 前記遮断部は前記配線部を切断して形成
したことを特徴とした請求項１乃至４記載の回路基板。 - 【請求項６】 回路部品のリード端子を接続する回路基
板上の配線部に複数の遮断部を設け、前記配線部上に前
記リード端子を載置して回路基板上の前記回路部品を実
装し、前記回路基板上の配線部上にテスタープローブを
接続し、前記遮断部により分断した各配線部と前記リー
ド端子の導通確認により前記回路基板上の前記回路部品
の実装位置を検査することを特徴とした実装位置の検査
方法。 - 【請求項７】 回路部品の複数のリード端子を接続する
複数の配線部に前記リード端子を遮断する遮断方向の異
なる方向性の遮断部を形成し、各配線部に各リード端子
を接続して回路部品を前記回路基板上に実装し、前記回
路基板上の配線部上にテスタープローブを接続し、前記
遮断部により分断した各配線部と前記リード端子の導通
確認により前記回路基板上の前記回路部品の実装位置を
検査することを特徴とした実装位置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103122A JP2002299805A (ja) | 2001-04-02 | 2001-04-02 | 回路基板と実装位置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103122A JP2002299805A (ja) | 2001-04-02 | 2001-04-02 | 回路基板と実装位置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299805A true JP2002299805A (ja) | 2002-10-11 |
Family
ID=18956231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103122A Pending JP2002299805A (ja) | 2001-04-02 | 2001-04-02 | 回路基板と実装位置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299805A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141170A (ja) * | 2007-12-07 | 2009-06-25 | Fujitsu Component Ltd | 基板のパッド構造 |
| JP2010160012A (ja) * | 2009-01-07 | 2010-07-22 | Hitachi Computer Peripherals Co Ltd | プローブ検査装置 |
| JP2015222800A (ja) * | 2014-05-23 | 2015-12-10 | 株式会社ジャパンディスプレイ | 基板ユニット及び電子機器 |
| CN110870390A (zh) * | 2018-01-30 | 2020-03-06 | 株式会社Lg化学 | 用于制造具有测试点的印刷电路板的方法以及由此制造的印刷电路板 |
-
2001
- 2001-04-02 JP JP2001103122A patent/JP2002299805A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141170A (ja) * | 2007-12-07 | 2009-06-25 | Fujitsu Component Ltd | 基板のパッド構造 |
| JP2010160012A (ja) * | 2009-01-07 | 2010-07-22 | Hitachi Computer Peripherals Co Ltd | プローブ検査装置 |
| JP2015222800A (ja) * | 2014-05-23 | 2015-12-10 | 株式会社ジャパンディスプレイ | 基板ユニット及び電子機器 |
| CN110870390A (zh) * | 2018-01-30 | 2020-03-06 | 株式会社Lg化学 | 用于制造具有测试点的印刷电路板的方法以及由此制造的印刷电路板 |
| US10966313B2 (en) | 2018-01-30 | 2021-03-30 | Lg Chem, Ltd. | Method for manufacturing printed circuit board having test point, and printed circuit board manufactured thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP5351171B2 (ja) | 回路ボードアッセンブリ及び誤挿入検出装置 | |
| US6054720A (en) | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture | |
| JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
| JP2006234780A (ja) | 評価基板及びケーブルアッセンブリ評価方法 | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| KR100807469B1 (ko) | Ｚｉｆ 커넥터용 기판 및 이의 검사 방법 | |
| JP5258497B2 (ja) | プリント配線板のはんだ接合検査用配線構造 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| KR100795691B1 (ko) | Ｆｐｃｂ 검사용 프로브 시트 및 이를 이용한 검사방법 | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| CN109283369A (zh) | 一种在线检测电控工装及其制作方法和工作方法 | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JP2010080770A (ja) | 電子回路モジュールおよびその検査方法 | |
| JPH06260799A (ja) | 回路基板検査方法および回路基板 | |
| JP2000100504A (ja) | コネクタ及びプリント配線板 | |
| JP3395216B2 (ja) | プリント配線板検査治具 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
| JPH088000A (ja) | コネクタ | |
| JPH08242052A (ja) | プリント配線板 | |
| JP5495303B2 (ja) | 半導体モジュール及び半導体モジュールの検査方法 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |