JP4131137B2 - インターポーザ基板の導通検査方法 - Google Patents
インターポーザ基板の導通検査方法 Download PDFInfo
- Publication number
- JP4131137B2 JP4131137B2 JP2002207870A JP2002207870A JP4131137B2 JP 4131137 B2 JP4131137 B2 JP 4131137B2 JP 2002207870 A JP2002207870 A JP 2002207870A JP 2002207870 A JP2002207870 A JP 2002207870A JP 4131137 B2 JP4131137 B2 JP 4131137B2
- Authority
- JP
- Japan
- Prior art keywords
- continuity
- substrate
- wiring layer
- electrode
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子をプリント配線板上に実装するための半導体パッケージの部材として用いられるインターポーザ基板の配線層の導通状態を検査するインターポーザ基板の導通検査方法に関する。
【０００２】
【従来の技術】
パソコンやＯＡ機器、家電製品、音響機器、ゲーム機などに代表される電子機器においては半導体素子を直接プリント配線板上に実装することが難しいため、ほとんどの場合、半導体素子はインターポーザと呼ばれる基板に搭載された半導体パッケージという形態にしてから、電子機器装置に実装されている。
近年、これらの電子機器は小型・高性能化の一途をたどっており、半導体パッケージについても更なる小型化、配線の高密度化の要求が高まってきている。
【０００３】
半導体パッケージにおいて、半導体素子が搭載される電子回路基板には絶縁基材の表面に電気的な導通をとるための配線層が設けられている。電子回路基板としては、絶縁基材の片面に配線層を形成したものから始まり、配線層の高密度化が進むにつれて、両面配線板、あるいは絶縁層と配線層を交互に積み重ねた多層型配線板が作り出されるようになってきた。
代表的な電子回路基板として、ポリイミドに代表される絶縁性材料のテープや板材を芯材とした配線板があり、近年は両面に配線層が存在するテープ状の両面配線板（インターポーザ基板）、通称２メタルＴＡＢに対する要求が高くなっている。
【０００４】
両面配線板は片面配線板に比べて両面に配線層が存在するだけではなく、バイアホールと呼ばれる表裏の配線層を電気的に接続するための構造を有する点に特徴がある。
バイアホールは、絶縁基材の両面に銅箔を貼り付けた両面銅箔積層板に配線層を形成する際、まず、絶縁基材及び銅箔にビア用孔をレーザー加工等で形成し、このビア用孔に電解銅めっき等で導体層を埋め込むなどして形成し、絶縁基材表裏の銅箔を電気的に接続する。その後、表裏の銅箔をパターニング処理して配線層及び電極を形成することで、２メタルのインターポーザ基板が得られる。
【０００５】
インターポーザ基板の配線層はプリント配線基板に実装するための基板接続用電極とＩＣチップ接続用電極との間を電気的に接続している。通常は、実装の形態から、絶縁基材の一方の面にＩＣチップ接続用電極と配線層が形成され、絶縁基材の他方の面に基板接続用電極が形成されており、配線層と基板接続用電極とはビアホールにて電気的に接続されている。この配線層が途中で断線したり、隣り合う配線層とショートしていたりすると製品としての価値が無くなってしまうため、出荷前に外観検査や電気検査などを行っている。
【０００６】
【発明が解決しようとする課題】
配線層の導通検査方法は、配線層の両端に針状の検査用プローブを接触させて電気抵抗を測定し、判定するのが一般的である。
配線層が片面のみの１メタルＢＧＡ基板の場合は、基板接続用電極とＩＣチップ接続用電極は同じ面にあるので、検査用プローブは１つの面側に配置して、それぞれの電極に接触させて電気的な検査を行うことが多い。
一方、２メタルＢＧＡ基板では、ＩＣチップをインターポーザ基板の中心部に搭載し、基板接続用電極がＩＣチップより外側に配置するファンアウト型の場合、配線層の数をできるだけ多くするため、ＩＣチップ接続用電極とは反対側に、基板接続用電極を配置することが多い。
【０００７】
この様な形態の場合、検査用プローブを両面に配置してそれぞれの電極に押し当てることが必要になる。この際、インターポーザ基板の厚みが１００μｍ以下になると、柔軟性の関係から、表裏の電極に検査用プローブを正確に押し当てることが難しくなる。このため、装置は複雑になり、非常に高価なものとなる。
【０００８】
また、近年の傾向として、半導体パッケージのサイズが小さくなる一方、電極数は多くなる傾向にある。このため、ＩＣチップ接続用電極は３０〜１００μｍ角になってきており、検査用プローブを精度よく接触させることが難しいという問題点がある。
また、電極数の増加と微細化傾向のインターポーザ基板の導通検査を効率良く、精度良く検査するために、従来の検査プローブを用いた導通検査から、絶縁基材上に検査電極が多数配置された検査治具を使って導通検査を行う方法が導入されている。この場合も、表裏の電極に検査電極を精度良く位置合わせするのは難しいという問題を有する。
【０００９】
本発明は上記問題点に鑑み考案されたもので、２メタルＢＧＡ等のインターポーザ基板の配線層の導通検査を同一面で検査できるようにしたインターポーザ基板の導通検査方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明において上記課題を達成するために、まず請求項１においては、絶縁基材の一方の面に基板接続用電極が、他方の面に前記基板接続用電極とビア接続された配線層及びＩＣチップ接続用電極が形成され、かつ、前記基板接続用電極はＩＣチップ搭載領域より外側に配置されてなるインターポーザ基板の前記配線層の導通検査方法であって、前記絶縁基材の前記基板接続用電極と同一面のＩＣチップ搭載領域に前記配線層とビア接続された共通測定電極を設けて、前記基板接続用電極と前記共通測定電極に測定検査プローブを押し当て、前記配線層の導通状態を検査するようにしたことを特徴とするインターポーザ基板の導通検査方法としたものである。
【００１１】
また、請求項２においては、前記共通測定電極が少なくとも２個以上設けられていることを特徴とする請求項１記載のインターポーザ基板の導通検査方法としたものである。
【００１２】
【発明の実施の形態】
本発明のインターポーザ基板の導通検査方法は、中間製品である導通検査用インターポーザ基板のＩＣチップ搭載部に共通測定電極を設けて、導通検査用インターポーザ基板の同一面で測定検査プローブを押し当て、配線層の導通状態を検査できるようにしたものである。
導通検査用インターポーザ基板の導通検査は複数の配線層の端部を共通測定電極に接続して、個々の配線層の導通及び配線層間の短絡を判定しているが、共通測定電極は２個以上いくつでも良いが、配線層間の短絡を効率よく、正確に検出するためには、隣り合う配線層を異なる共通測定電極に接続することで、隣り合う配線層が短絡しているかどうかを判定することができる２個の共通測定電極を設けることが好適である。
上記共通測定電極は導通検査が終了した時点で金型でＩＣチップ搭載領域及び共通測定電極を抜き加工してデバイスホールを作製するか、エッチング加工等で共通測定電極を除去する等の方法で、製品状態のインターポーザ基板を得る。
【００１３】
以下、インターポーザ基板の導通検査方法について説明する。
まず、５０μｍ厚のポリイミド基板からなる絶縁基材１１の両面に１２μｍ厚の銅箔を貼り付けた銅貼り積層板の銅箔の所定位置にレーザー加工等によりビア用孔を形成して、電解銅めっきを行い、所定厚の導体層及びフィルドビア２２を形成し、導体層上に、フォトレジストを塗布して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、基板接続用電極２３、共通測定電極５１及び５２、配線層２１、ＩＣチップ接続用電極２４及び測定用配線リード２５をそれぞれ形成し、ソルダーレジストパターンを形成した後ニッケル、金めっきを行って、絶縁基材１１の同一面に基板接続用電極２３、共通測定電極５１及び５２を設けた２メタルＢＧＡの導通検査用インターポーザ基板５０を作製する（図１（ａ）、（ｂ）及び（ｃ）参照）。
ここで、共通測定電極５１及び５２はＩＣチップ搭載領域に形成されており、共通測定電極５１及び５２は測定用配線リード２５及びフィルドビア２２を介してＩＣチップ接続用電極２４と電気的に接続されている。
【００１４】
次に、測定検査プローブ１０１ａを導通検査用インターポーザ基板５０の基板接続用電極２３に、測定検査プローブ１０２ａ及び１０２ｂを共通測定電極５１及び５２に押し当て、配線層２１の導通を、配線層２１間の短絡を検査装置１００にて判定する（図２参照）。ここで、測定検査プローブ１０２ａ及び１０２ｂはそのままで、測定検査プローブ１０１ａを順次移動して全配線層の導通状態の検査を行う。
【００１５】
以下、導通検査用インターポーザ基板５０の共通測定電極を２個用いて配線層の導通、配線層間の短絡の正常／異常を判定する導通検査方法について説明する。
図３は、配線層２１ａ及び２１ｂに断線、短絡がない状態の事例を示すもので、測定検査プローブ１０１ａを基板接続用電極２３ａに接続し、測定検査プローブ１０２ａを共通測定電極５１に、測定検査プローブ１０２ｂを共通測定電極５２に接続して導通検査を実施すると、配線層２１ａ及び２１ｂに断線、短絡がないため、短絡表示灯がＯＦＦに、導通表示灯がＯＮに表示され、配線層２１ａの導通状態は正常、配線層２１ａと配線層２１ｂ間の短絡は正常と検査装置１００にて判定される（図３参照）。さらに、測定検査プローブ１０１ａを順次移動させて、全配線層の導通検査を行う。
【００１６】
図４は、配線層２１ａに断線があり、配線層２１ａと及び配線層２１ｂ間には短絡がない状態の事例を示すもので、測定検査プローブ１０１ａを基板接続用電極２３ａに接続し、測定検査プローブ１０２ａを共通測定電極５１に、測定検査プローブ１０２ｂを共通測定電極５２に接続して導通検査を実施すると、導通表示灯がＯＦＦに、短絡表示灯がＯＦＦに表示され、配線層２１ａが導通状態は異常、配線層２１ａと配線層２１ｂ間の短絡は正常と検査装置１００にて判定される（図４参照）。
【００１７】
図５は、配線層２１ａと配線層２１ｂ間に短絡、配線層２１ａと及び配線層２１ｂには断線がない状態の事例を示すもので、測定検査プローブ１０１ａを基板接続用電極２３ａに接続し、測定検査プローブ１０２ａを共通測定電極５１に、測定検査プローブ１０２ｂを共通測定電極５２に接続して導通検査を実施すると、導通表示灯がＯＮに、短絡表示灯がＯＮに表示され、配線層２１ａが導通状態は正常、配線層２１ａと配線層２１ｂ間の短絡は異常と検査装置１００にて判定される（図５参照）。
【００１８】
こうして、導通検査用インターポーザ基板５０のすべての配線層の導通検査を実施した後良品と判定された導通検査用インターポーザ基板５０について、ＩＣチップ搭載領域の共通測定電極５１及び５２、測定用配線リード２５が形成された絶縁基材を金型にて抜き加工して、図６（ａ）、（ｂ）及び（ｃ）に示すような、中心部にデバイスホール４１を有するインターポーザ基板６０を作製する。
【００１９】
【発明の効果】
本発明のインターポーザ基板の導通検査方法を適用することにより、同一面での測定用プローブを用いた導通検査が可能になり、さらに、共通測定電極を複数個設けることにより、インターポーザ基板の配線層の導通及び配線層間の短絡状態を効率よく、正確に検査することができ、導通検査分野での優れた実用上の効果を発揮する。
【図面の簡単な説明】
【図１】（ａ）は、本発明のインターポーザ基板の導通検査方法に用いる導通検査用インターポーザ基板の一例の表面を示す模式平面図である。
（ｂ）は、（ａ）をＡ−Ａ’線で切断した模式構成断面図である。
（ｃ）は、本発明のインターポーザ基板の導通検査方法に用いる導通検査用インターポーザ基板の一例の裏面を示す模式平面図である。
【図２】導通検査用インターポーザ基板を用いて導通検査を行っている状態を示す説明図である。
【図３】共通測定電極と基板接続用電極を用いて導通検査を行っている状態を示す説明図である。
【図４】共通測定電極と基板接続用電極を用いて導通検査を行っている状態を示す説明図である。
【図５】共通測定電極と基板接続用電極を用いて導通検査を行っている状態を示す説明図である。
【図６】（ａ）は、導通検査を終了して、共通測定電極及び測定用配線リードを除去した状態を示すインターポーザ基板の表面を示す模式平面図である。
（ｂ）は、（ａ）をＡ−Ａ’線で切断した模式構成断面図である。
（ｃ）は、導通検査を終了して、共通測定電極及び測定用配線リードを除去した状態を示すインターポーザ基板の裏面を示す模式平面図である。
【符号の説明】
１１……絶縁基材
２１、２１ａ、２１ｂ……配線層
２２……フィルドビア
２３、２３ａ、２３ｂ……基板接続用電極
２４……ＩＣチップ接続用電極
２５……測定用配線リード
４１……デバイスホール
５０……導通検査用インターポーザ基板
５１、５２……共通測定電極
６０……インターポーザ基板
１００……検査装置
１０１ａ、１０２ａ、１０２ｂ……測定検査プローブ
【発明の属する技術分野】
本発明は、半導体素子をプリント配線板上に実装するための半導体パッケージの部材として用いられるインターポーザ基板の配線層の導通状態を検査するインターポーザ基板の導通検査方法に関する。
【０００２】
【従来の技術】
パソコンやＯＡ機器、家電製品、音響機器、ゲーム機などに代表される電子機器においては半導体素子を直接プリント配線板上に実装することが難しいため、ほとんどの場合、半導体素子はインターポーザと呼ばれる基板に搭載された半導体パッケージという形態にしてから、電子機器装置に実装されている。
近年、これらの電子機器は小型・高性能化の一途をたどっており、半導体パッケージについても更なる小型化、配線の高密度化の要求が高まってきている。
【０００３】
半導体パッケージにおいて、半導体素子が搭載される電子回路基板には絶縁基材の表面に電気的な導通をとるための配線層が設けられている。電子回路基板としては、絶縁基材の片面に配線層を形成したものから始まり、配線層の高密度化が進むにつれて、両面配線板、あるいは絶縁層と配線層を交互に積み重ねた多層型配線板が作り出されるようになってきた。
代表的な電子回路基板として、ポリイミドに代表される絶縁性材料のテープや板材を芯材とした配線板があり、近年は両面に配線層が存在するテープ状の両面配線板（インターポーザ基板）、通称２メタルＴＡＢに対する要求が高くなっている。
【０００４】
両面配線板は片面配線板に比べて両面に配線層が存在するだけではなく、バイアホールと呼ばれる表裏の配線層を電気的に接続するための構造を有する点に特徴がある。
バイアホールは、絶縁基材の両面に銅箔を貼り付けた両面銅箔積層板に配線層を形成する際、まず、絶縁基材及び銅箔にビア用孔をレーザー加工等で形成し、このビア用孔に電解銅めっき等で導体層を埋め込むなどして形成し、絶縁基材表裏の銅箔を電気的に接続する。その後、表裏の銅箔をパターニング処理して配線層及び電極を形成することで、２メタルのインターポーザ基板が得られる。
【０００５】
インターポーザ基板の配線層はプリント配線基板に実装するための基板接続用電極とＩＣチップ接続用電極との間を電気的に接続している。通常は、実装の形態から、絶縁基材の一方の面にＩＣチップ接続用電極と配線層が形成され、絶縁基材の他方の面に基板接続用電極が形成されており、配線層と基板接続用電極とはビアホールにて電気的に接続されている。この配線層が途中で断線したり、隣り合う配線層とショートしていたりすると製品としての価値が無くなってしまうため、出荷前に外観検査や電気検査などを行っている。
【０００６】
【発明が解決しようとする課題】
配線層の導通検査方法は、配線層の両端に針状の検査用プローブを接触させて電気抵抗を測定し、判定するのが一般的である。
配線層が片面のみの１メタルＢＧＡ基板の場合は、基板接続用電極とＩＣチップ接続用電極は同じ面にあるので、検査用プローブは１つの面側に配置して、それぞれの電極に接触させて電気的な検査を行うことが多い。
一方、２メタルＢＧＡ基板では、ＩＣチップをインターポーザ基板の中心部に搭載し、基板接続用電極がＩＣチップより外側に配置するファンアウト型の場合、配線層の数をできるだけ多くするため、ＩＣチップ接続用電極とは反対側に、基板接続用電極を配置することが多い。
【０００７】
この様な形態の場合、検査用プローブを両面に配置してそれぞれの電極に押し当てることが必要になる。この際、インターポーザ基板の厚みが１００μｍ以下になると、柔軟性の関係から、表裏の電極に検査用プローブを正確に押し当てることが難しくなる。このため、装置は複雑になり、非常に高価なものとなる。
【０００８】
また、近年の傾向として、半導体パッケージのサイズが小さくなる一方、電極数は多くなる傾向にある。このため、ＩＣチップ接続用電極は３０〜１００μｍ角になってきており、検査用プローブを精度よく接触させることが難しいという問題点がある。
また、電極数の増加と微細化傾向のインターポーザ基板の導通検査を効率良く、精度良く検査するために、従来の検査プローブを用いた導通検査から、絶縁基材上に検査電極が多数配置された検査治具を使って導通検査を行う方法が導入されている。この場合も、表裏の電極に検査電極を精度良く位置合わせするのは難しいという問題を有する。
【０００９】
本発明は上記問題点に鑑み考案されたもので、２メタルＢＧＡ等のインターポーザ基板の配線層の導通検査を同一面で検査できるようにしたインターポーザ基板の導通検査方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明において上記課題を達成するために、まず請求項１においては、絶縁基材の一方の面に基板接続用電極が、他方の面に前記基板接続用電極とビア接続された配線層及びＩＣチップ接続用電極が形成され、かつ、前記基板接続用電極はＩＣチップ搭載領域より外側に配置されてなるインターポーザ基板の前記配線層の導通検査方法であって、前記絶縁基材の前記基板接続用電極と同一面のＩＣチップ搭載領域に前記配線層とビア接続された共通測定電極を設けて、前記基板接続用電極と前記共通測定電極に測定検査プローブを押し当て、前記配線層の導通状態を検査するようにしたことを特徴とするインターポーザ基板の導通検査方法としたものである。
【００１１】
また、請求項２においては、前記共通測定電極が少なくとも２個以上設けられていることを特徴とする請求項１記載のインターポーザ基板の導通検査方法としたものである。
【００１２】
【発明の実施の形態】
本発明のインターポーザ基板の導通検査方法は、中間製品である導通検査用インターポーザ基板のＩＣチップ搭載部に共通測定電極を設けて、導通検査用インターポーザ基板の同一面で測定検査プローブを押し当て、配線層の導通状態を検査できるようにしたものである。
導通検査用インターポーザ基板の導通検査は複数の配線層の端部を共通測定電極に接続して、個々の配線層の導通及び配線層間の短絡を判定しているが、共通測定電極は２個以上いくつでも良いが、配線層間の短絡を効率よく、正確に検出するためには、隣り合う配線層を異なる共通測定電極に接続することで、隣り合う配線層が短絡しているかどうかを判定することができる２個の共通測定電極を設けることが好適である。
上記共通測定電極は導通検査が終了した時点で金型でＩＣチップ搭載領域及び共通測定電極を抜き加工してデバイスホールを作製するか、エッチング加工等で共通測定電極を除去する等の方法で、製品状態のインターポーザ基板を得る。
【００１３】
以下、インターポーザ基板の導通検査方法について説明する。
まず、５０μｍ厚のポリイミド基板からなる絶縁基材１１の両面に１２μｍ厚の銅箔を貼り付けた銅貼り積層板の銅箔の所定位置にレーザー加工等によりビア用孔を形成して、電解銅めっきを行い、所定厚の導体層及びフィルドビア２２を形成し、導体層上に、フォトレジストを塗布して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、基板接続用電極２３、共通測定電極５１及び５２、配線層２１、ＩＣチップ接続用電極２４及び測定用配線リード２５をそれぞれ形成し、ソルダーレジストパターンを形成した後ニッケル、金めっきを行って、絶縁基材１１の同一面に基板接続用電極２３、共通測定電極５１及び５２を設けた２メタルＢＧＡの導通検査用インターポーザ基板５０を作製する（図１（ａ）、（ｂ）及び（ｃ）参照）。
ここで、共通測定電極５１及び５２はＩＣチップ搭載領域に形成されており、共通測定電極５１及び５２は測定用配線リード２５及びフィルドビア２２を介してＩＣチップ接続用電極２４と電気的に接続されている。
【００１４】
次に、測定検査プローブ１０１ａを導通検査用インターポーザ基板５０の基板接続用電極２３に、測定検査プローブ１０２ａ及び１０２ｂを共通測定電極５１及び５２に押し当て、配線層２１の導通を、配線層２１間の短絡を検査装置１００にて判定する（図２参照）。ここで、測定検査プローブ１０２ａ及び１０２ｂはそのままで、測定検査プローブ１０１ａを順次移動して全配線層の導通状態の検査を行う。
【００１５】
以下、導通検査用インターポーザ基板５０の共通測定電極を２個用いて配線層の導通、配線層間の短絡の正常／異常を判定する導通検査方法について説明する。
図３は、配線層２１ａ及び２１ｂに断線、短絡がない状態の事例を示すもので、測定検査プローブ１０１ａを基板接続用電極２３ａに接続し、測定検査プローブ１０２ａを共通測定電極５１に、測定検査プローブ１０２ｂを共通測定電極５２に接続して導通検査を実施すると、配線層２１ａ及び２１ｂに断線、短絡がないため、短絡表示灯がＯＦＦに、導通表示灯がＯＮに表示され、配線層２１ａの導通状態は正常、配線層２１ａと配線層２１ｂ間の短絡は正常と検査装置１００にて判定される（図３参照）。さらに、測定検査プローブ１０１ａを順次移動させて、全配線層の導通検査を行う。
【００１６】
図４は、配線層２１ａに断線があり、配線層２１ａと及び配線層２１ｂ間には短絡がない状態の事例を示すもので、測定検査プローブ１０１ａを基板接続用電極２３ａに接続し、測定検査プローブ１０２ａを共通測定電極５１に、測定検査プローブ１０２ｂを共通測定電極５２に接続して導通検査を実施すると、導通表示灯がＯＦＦに、短絡表示灯がＯＦＦに表示され、配線層２１ａが導通状態は異常、配線層２１ａと配線層２１ｂ間の短絡は正常と検査装置１００にて判定される（図４参照）。
【００１７】
図５は、配線層２１ａと配線層２１ｂ間に短絡、配線層２１ａと及び配線層２１ｂには断線がない状態の事例を示すもので、測定検査プローブ１０１ａを基板接続用電極２３ａに接続し、測定検査プローブ１０２ａを共通測定電極５１に、測定検査プローブ１０２ｂを共通測定電極５２に接続して導通検査を実施すると、導通表示灯がＯＮに、短絡表示灯がＯＮに表示され、配線層２１ａが導通状態は正常、配線層２１ａと配線層２１ｂ間の短絡は異常と検査装置１００にて判定される（図５参照）。
【００１８】
こうして、導通検査用インターポーザ基板５０のすべての配線層の導通検査を実施した後良品と判定された導通検査用インターポーザ基板５０について、ＩＣチップ搭載領域の共通測定電極５１及び５２、測定用配線リード２５が形成された絶縁基材を金型にて抜き加工して、図６（ａ）、（ｂ）及び（ｃ）に示すような、中心部にデバイスホール４１を有するインターポーザ基板６０を作製する。
【００１９】
【発明の効果】
本発明のインターポーザ基板の導通検査方法を適用することにより、同一面での測定用プローブを用いた導通検査が可能になり、さらに、共通測定電極を複数個設けることにより、インターポーザ基板の配線層の導通及び配線層間の短絡状態を効率よく、正確に検査することができ、導通検査分野での優れた実用上の効果を発揮する。
【図面の簡単な説明】
【図１】（ａ）は、本発明のインターポーザ基板の導通検査方法に用いる導通検査用インターポーザ基板の一例の表面を示す模式平面図である。
（ｂ）は、（ａ）をＡ−Ａ’線で切断した模式構成断面図である。
（ｃ）は、本発明のインターポーザ基板の導通検査方法に用いる導通検査用インターポーザ基板の一例の裏面を示す模式平面図である。
【図２】導通検査用インターポーザ基板を用いて導通検査を行っている状態を示す説明図である。
【図３】共通測定電極と基板接続用電極を用いて導通検査を行っている状態を示す説明図である。
【図４】共通測定電極と基板接続用電極を用いて導通検査を行っている状態を示す説明図である。
【図５】共通測定電極と基板接続用電極を用いて導通検査を行っている状態を示す説明図である。
【図６】（ａ）は、導通検査を終了して、共通測定電極及び測定用配線リードを除去した状態を示すインターポーザ基板の表面を示す模式平面図である。
（ｂ）は、（ａ）をＡ−Ａ’線で切断した模式構成断面図である。
（ｃ）は、導通検査を終了して、共通測定電極及び測定用配線リードを除去した状態を示すインターポーザ基板の裏面を示す模式平面図である。
【符号の説明】
１１……絶縁基材
２１、２１ａ、２１ｂ……配線層
２２……フィルドビア
２３、２３ａ、２３ｂ……基板接続用電極
２４……ＩＣチップ接続用電極
２５……測定用配線リード
４１……デバイスホール
５０……導通検査用インターポーザ基板
５１、５２……共通測定電極
６０……インターポーザ基板
１００……検査装置
１０１ａ、１０２ａ、１０２ｂ……測定検査プローブ
Claims (2)
- 絶縁基材の一方の面に基板接続用電極が、他方の面に前記基板接続用電極とビア接続された配線層及びＩＣチップ接続用電極が形成され、かつ、前記基板接続用電極はＩＣチップ搭載領域より外側に配置されてなるインターポーザ基板の前記配線層の導通検査方法であって、前記絶縁基材の前記基板接続用電極と同一面のＩＣチップ搭載領域に前記配線層とビア接続された共通測定電極を設けて、前記基板接続用電極と前記共通測定電極に測定検査プローブを押し当て、前記配線層の導通状態を検査するようにしたことを特徴とするインターポーザ基板の導通検査方法。
- 前記共通測定電極が少なくとも２個以上設けられていることを特徴とする請求項１記載のインターポーザ基板の導通検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207870A JP4131137B2 (ja) | 2002-07-17 | 2002-07-17 | インターポーザ基板の導通検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207870A JP4131137B2 (ja) | 2002-07-17 | 2002-07-17 | インターポーザ基板の導通検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004053292A JP2004053292A (ja) | 2004-02-19 |
| JP4131137B2 true JP4131137B2 (ja) | 2008-08-13 |
Family
ID=31932165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207870A Expired - Fee Related JP4131137B2 (ja) | 2002-07-17 | 2002-07-17 | インターポーザ基板の導通検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4131137B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4049134B2 (ja) | 2004-08-06 | 2008-02-20 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP5986499B2 (ja) | 2012-12-21 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-07-17 JP JP2002207870A patent/JP4131137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004053292A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262579B1 (en) | Method and structure for detecting open vias in high density interconnect substrates | |
| KR20080041999A (ko) | 기판, 이를 이용한 반도체 장치, 반도체 장치의 검사방법및 반도체 장치의 제조방법 | |
| JP4605608B2 (ja) | 製作情報の識別できるプリント回路基板 | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| TWI753476B (zh) | 印刷電路板及銅厚測試方法 | |
| JP2007134427A (ja) | モジュールパッケージ及びモジュールパッケージの製造方法 | |
| JP5764897B2 (ja) | 半導体パッケージ基板の検査方法 | |
| KR102276512B1 (ko) | 전기 검사용 지그 및 그의 제조 방법 | |
| JP2003283145A (ja) | 多層配線板の位置ずれ検査方法 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| TWI271528B (en) | Method of circuit electrical test | |
| JP4860761B2 (ja) | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 | |
| CN113325295B (zh) | 平面埋容基板微短路的可靠性测试方法 | |
| JP7468164B2 (ja) | 配線基板、及びその検査方法 | |
| JP2012122972A (ja) | 電気検査用装置、及び配線基板の製造方法 | |
| JP5776230B2 (ja) | フリップチップパッケージ用基板の電気検査方法 | |
| JPH08340163A (ja) | プリント配線板 | |
| JP2733359B2 (ja) | テストヘッド構造 | |
| KR20010093811A (ko) | 집적회로 칩 캐리어 | |
| JP3116975B2 (ja) | プリント配線板のパターン検査方法 | |
| CN113804095A (zh) | 一种便于测试铜厚的电路板及其铜厚测试方法 | |
| JPS5990948A (ja) | 電子装置 | |
| JPH06103330B2 (ja) | 中間層基板のクリアランスホールの検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |