JP2890974B2 - Ｐｌｌ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロックが重畳された
データ列信号（例えば、ＣＤ，ＤＡＴ等のディジタル・
オーディオ機器間でのデータ信号の授受に用いられるデ
ィジタル・オーディオ・インターフェース信号等）を受
信し、これを復調するために、受信データ列信号に位相
と周波数が同期した復調クロックを発生させるＰＬＬ回
路に関するものである。

【０００２】

【従来の技術】図１１は従来の復調クロック発生用ＰＬ
Ｌ回路の例を示す図である。１４０は電圧制御発振回路
であり、印加される電圧に応じた周波数の信号を発生す
る。１１１０は電圧制御発振回路１４０の出力を分周す
る分周器であり、この分周器１１１０の出力が復調クロ
ックである。１１０は位相比較器であり、受信データ列
信号１００を基準入力とし、分周器１１１０の出力であ
る復調クロック１５２を可変入力として両者の位相を比
較し、データ列信号に対して復調クロックの位相が進ん
だ場合に制御信号１１２（ＰＤ）を出力し、逆に、デー
タ列信号に対して復調クロックの位相が遅れた場合に制
御信号１１１（ＰＵ）を出力する。１１００はチャージ
・ポンプであり、位相比較器１１０の出力である制御信
号１１１（ＰＵ）によって、電圧制御発振回路１４０の
制御電圧を上げるよう動作する。一方、位相比較器１１
０の出力である制御信号１１２（ＰＤ）によって、電圧
制御発振回路１４０の制御電圧を下げるよう動作する。
１３０はループ・フィルタであり、チャージ・ポンプ１
１００の動作による電圧変化を平滑化し、電圧制御発振
回路１４０に直流電圧を制御電圧として印加する。

【０００３】上述のように構成された復調クロック発生
用ＰＬＬ回路は、データ列信号１００に対して復調クロ
ック１５２の位相が遅れた時、位相比較器１１０の制御
信号１１１（ＰＵ）が出力され、これによってチャージ
・ポンプは電圧制御発振回路１４０の制御電圧を上げる
よう動作する。ループ・フィルタ１３０はチャージポン
プの動作による急激な電圧上昇変化を平滑化して電圧制
御発振回路１４０への制御電圧１３１を上昇させ、これ
によって電圧制御発振回路１４０の発振周波数が上が
り、復調クロック１５２の位相が進むように動作する。

【０００４】逆に、データ列信号１００に対して復調ク
ロック１５２の位相が進んだ時には、位相比較器１１０
の制御信号１１２（ＰＤ）が出力され、これによってチ
ャージ・ポンプは電圧制御発振回路１４０の制御電圧を
下げるよう動作する。ループ・フィルタ１３０はチャー
ジポンプの動作による急激な電圧下降変化を平滑化して
電圧制御発振回路１４０への制御電圧１３１を下降さ
せ、これによって電圧制御発振回路１４０の発振周波数
が下がり、復調クロック１５２の位相が遅れるように動
作する。

【０００５】このように、復調クロック１５２とデータ
列信号１００との位相差が減少するように動作し、位相
差がなくなるとループ・フィルタ１３０の出力直流電圧
が一定となる。この状態をロック状態と呼び、ロック状
態に引き込まれるまでの過程で、位相差が変化している
状態をアンロック状態と呼ぶ。

【０００６】

【発明が解決しようとする課題】ディジタル・オーディ
オ・インターフェース信号のように、クロックが重畳さ
れた受信データ列信号を復調するには、データ列信号か
らクロック成分を抽出し、その抽出クロック成分に基づ
いて発生した復調クロックによりデータを読み取る必要
がある。

【０００７】データを読み取るには、一般的にデータ列
信号の最大繰り返し周波数の２倍の周波数で、かつ、デ
ータ列信号と所定の位相関係の復調クロックが必要であ
る。

【０００８】このために、ＰＬＬ回路の位相比較器の基
準入力としてデータ列信号を、また位相比較器の可変入
力として、電圧制御発振回路の出力信号をデータ列信号
の最大繰り返し周波数の２倍の周波数となるよう分周し
た復調クロックを、それぞれ入力し、位相比較器の出力
によりチャージ・ポンプ及びローパス・フィルタを介し
て電圧制御発振回路を制御し、データ列信号に位相の一
致した復調クロックを電圧制御発振回路に発生させるこ
とが行われている。

【０００９】ところが、位相比較器の基準入力であるデ
ータ列信号の周波数と、可変入力である復調クロックの
周波数とが離れ過ぎ、両周波数の差が周波数引き込み範
囲（キャプチャレンジ）と呼ばれる所定範囲内にない場
合、位相比較器による電圧制御発振回路の制御は、復調
クロックとデータ列信号との位相差が減少する方向に行
われなくなり、いつまでもＰＬＬ回路は位相ロック状態
とはならないという問題があった。

【００１０】上述のような問題は、ＰＬＬ回路の周波数
引き込み範囲（キャプチャレンジ）を拡大することによ
って解決することができるが、従来のように位相比較器
のみで制御を行うＰＬＬ回路には、これを満足させるに
十分な周波数引き込み能力を持ったものが無かった。

【００１１】本発明は上記従来の問題を解決するもので
あり、実質的にキャプチャレンジを拡大できるＰＬＬ回
路を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に本発明のＰＬＬ回路は、 （１）入力信号を平滑するループ・フィルタと、前記ル
ープ・フィルタの出力により発振周波数を制御する電圧
制御発振回路と、前記電圧制御発振回路の出力信号をタ
イムベースとした復調クロックを可変入力とし、データ
列信号を基準入力として両者の位相を比較し、位相差に
応じた信号を出力する位相比較器と、前記電圧制御発振
回路の出力信号をタイムベースとしたクロックと、前記
データ列信号との関係から、前記電圧制御発振回路の発
振周波数に応じた信号を出力する周波数検出器と、前記
位相比較器の出力信号に前記周波数検出器の出力信号を
時分割多重し、前記ループ・フィルタの入力信号とする
多重化手段とを備えている。

【００１３】（２）入力信号を平滑するループ・フィル
タと、前記ループ・フィルタの出力により発振周波数を
制御する電圧制御発振回路と、前記電圧制御発振回路の
出力信号をタイムベースとした復調クロックを可変入力
とし、データ列信号を基準入力として両者の位相を比較
し、位相差に応じた信号を出力する位相比較器と、前記
電圧制御発振回路の出力信号をタイムベースとしたクロ
ックと、前記データ列信号との関係から、前記電圧制御
発振回路の発振周波数に応じた信号を出力する周波数検
出器と、前記復調クロックの位相と前記データ列信号の
位相とがロックし、データの復調が可能であるかどうか
を判定するロック検出手段と、前記ロック検出手段によ
ってロック状態であると判定された場合は前記位相比較
器の出力信号を、アンロック状態であると判定された場
合は前記位相比較器の出力信号に前記周波数検出器の出
力信号を時分割多重した出力を前記ループ・フィルタの
入力信号とする多重化手段とを備えている。

【００１４】また、上記ＰＬＬ回路を構成する周波数検
出器は、 （３）シンク検出手段の出力信号を周波数位相比較器の
基準入力とし、データ列信号にシンクパタンの現れる周
期に対応した周期のクロックを生成する分周回路の出力
信号を周波数比較器の可変入力として、両者の周波数と
位相を比較する構成としたものである。

【００１５】（４）電圧制御発振回路の発振周波数が所
定範囲内であるかどうかを判定する周波数引き込み判定
手段によって、電圧制御発振回路の発振周波数が所定範
囲外であると判定された場合は、シンク検出手段の出力
信号を周波数位相比較器の可変入力とし、データ列信号
にシンクパタンの現れる周期に対応した周期のクロック
を生成する分周回路の出力信号を周波数比較器の基準入
力として、両者の周波数と位相を比較し、電圧制御発振
回路の発振周波数が所定範囲内であると判定された場合
は、シンク検出手段の出力信号を周波数位相比較器の基
準入力とし、データ列信号にシンクパタンの現れる周期
に対応した周期のクロックを生成する分周回路の出力信
号を周波数比較器の可変入力として、両者の周波数と位
相を比較する構成としたものである。

【００１６】（５）電圧制御発振回路の出力信号をタイ
ムベースとしたクロックで、データ列信号の反転周期を
計数し、データ列信号の最大反転周期の期待計数値Ｃ
_MAXより大きい計数値が現れた場合に、電圧制御発振回
路の発振周波数が高いと判定し、電圧制御発振回路の発
振周波数を下げるための信号を出力する構成としたもの
である。

【００１７】（６）電圧制御発振回路の出力信号をタイ
ムベースとしたクロックで、データ列信号の反転周期を
計数し、データ列信号の最大反転周期の期待計数値Ｃ
_MAXより大きい計数値が、シンク期間以外に現れた場合
に、電圧制御発振回路の発振周波数が高いと判定し、電
圧制御発振回路の発振周波数を下げるための信号を出力
する構成としたものである。

【００１８】（７）電圧制御発振回路の出力信号をタイ
ムベースとしたクロックで、データ列信号の反転周期を
計数し、データ列信号の最小反転周期の期待計数値Ｃ
_MINより小さい計数値が現れた場合に、電圧制御発振回
路の発振周波数が低いと判定し、電圧制御発振回路の発
振周波数を上げるための信号を出力する構成としたもの
である。

【００１９】また、周波数検出器を構成するシンク検出
手段は、 （８）電圧制御発振回路の出力信号をタイムベースとし
たクロックで、データ列信号の反転周期を計数し、デー
タ列信号の最大反転周期の期待計数値Ｃ_MAX以上の計数
値が現れた場合に、データ列信号のシンクパタンである
と判定する構成としたものである。

【００２０】（９）電圧制御発振回路の出力信号をタイ
ムベースとしたクロックで、データ列信号の反転周期を
計数し、データ列信号の最大反転周期の期待計数値Ｃ
_MAX以上の計数値が、シンク検出停止期間以外に現れた
場合に、データ列信号のシンクパタンであると判定する
構成としたものである。

【００２１】さらに、周波数検出器を構成する周波数引
き込み判定手段は、 （１０）データ列信号のシンク検出が正しい周期で行わ
れているかどうかを検出し、シンク検出が正しい周期で
行われていない場合に、電圧制御発振回路の発振周波数
が所定範囲外であると判定し、シンク検出が正しい周期
で行われている場合に、電圧制御発振回路の発振周波数
が所定範囲内であると判定する構成としたものである。

【００２２】

【作用】上記のように構成したことにより、本発明のＰ
ＬＬ回路は、 （１）位相比較器の出力信号に、周波数検出器の出力信
号を時分割多重し、位相比較器の出力信号によって、復
調クロックとデータ列信号との位相差に応じたループの
制御を行い、周波数検出器の出力信号によって、復調ク
ロックとデータ列信号との周波数差に応じたループの制
御を行うように作用する。

【００２３】（２）ロック検出手段の判定結果に基づい
て、アンロック状態であると判定された場合には、位相
比較器の出力信号に、周波数検出器の出力信号を時分割
多重し、位相比較器の出力信号によって、復調クロック
とデータ列信号との位相差に応じたループの制御を行
い、周波数検出器の出力信号によって、復調クロックと
データ列信号との周波数差に応じたループの制御を行う
ように作用し、ロック状態であると判定された場合に
は、位相比較器の出力信号のみによって、復調クロック
とデータ列信号との位相差に応じたループの制御を行う
ように作用する。

【００２４】（３）周波数検出器は、データ列信号のシ
ンク検出結果を基準としてと、シンク検出結果と、シン
クパタンの現れる周期に対応した周期のクロックとの周
波数差、及び位相差を検出し、これに基づいて、復調ク
ロックとデータ列信号との周波数差に応じたループの制
御を行うように作用する。

【００２５】（４）周波数引き込み判定手段が、電圧制
御発振回路の発振周波数が所定範囲内であるかどうかを
判定した結果に基づいて、周波数検出器は、電圧制御発
振回路の発振周波数が所定範囲外の場合には、データ列
信号にシンクパタンの現れる周期に対応した周期のクロ
ックを基準として、シンク検出結果と、シンクパタンの
現れる周期に対応した周期のクロックとの周波数差、及
び位相差を検出し、これに基づいて、復調クロックとデ
ータ列信号との周波数差に応じたループの制御を行うよ
うに作用し、電圧制御発振回路の発振周波数が所定範囲
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果と、シンクパタンの現れる周期に
対応した周期のクロックとの周波数差、及び位相差を検
出し、これに基づいて、復調クロックとデータ列信号と
の周波数差に応じたループの制御を行うように作用す
る。

【００２６】（５）周波数検出器は、電圧制御発振回路
の出力をタイムベースとしたクロックで、データ列信号
の反転周期を計数し、データ列信号の最大反転周期の期
待計数値Ｃ_MAXより大きい計数値が現れた場合に、電圧
制御発振回路の発振周波数が高いと判定し、これに基づ
いて、電圧制御発振回路の発振周波数を下げるように作
用する。

【００２７】（６）周波数検出器は、電圧制御発振回路
の出力をタイムベースとしたクロックで、データ列信号
の反転周期を計数し、データ列信号の最大反転周期の期
待計数値Ｃ_MAXより大きい計数値が、シンク期間以外に
現れた場合に、電圧制御発振回路の発振周波数が高いと
判定し、これに基づいて、電圧制御発振回路の発振周波
数を下げるように作用する。

【００２８】（７）周波数検出器は、電圧制御発振回路
の出力をタイムベースとしたクロックで、データ列信号
の反転周期を計数し、データ列信号の最小反転周期の期
待計数値Ｃ_MINより小さい計数値が現れた場合に、電圧
制御発振回路の発振周波数が低いと判定し、これに基づ
いて、電圧制御発振回路の発振周波数を上げるように作
用する。

【００２９】（８）シンク検出手段は、電圧制御発振回
路の出力をタイムベースとしたクロックで、データ列信
号の反転周期を計数し、データ列信号の最大反転周期の
期待計数値Ｃ_MAXより大きい計数値が現れた場合に、デ
ータ列信号のシンクパタンであると判定、検出し、周波
数検出器が、シンク検出結果と、シンクパタンの現れる
周期に対応した周期のクロックとの周波数差、及び位相
差を検出し、これに基づいて、復調クロックとデータ列
信号との周波数差に応じたループの制御を行うように作
用する。

【００３０】（９）シンク検出手段は、電圧制御発振回
路の出力をタイムベースとしたクロックで、データ列信
号の反転周期を計数し、データ列信号の最大反転周期の
期待計数値Ｃ_MAXより大きい計数値が、シンク検出停止
期間以外に現れた場合に、データ列信号のシンクパタン
であると判定、検出し、周波数検出器が、シンク検出結
果と、シンクパタンの現れる周期に対応した周期のクロ
ックとの周波数差、及び位相差を検出し、これに基づい
て、復調クロックとデータ列信号との周波数差に応じた
ループの制御を行うように作用する。

【００３１】（１０）周波数引き込み判定手段は、デー
タ列信号のシンク検出が正しい周期で行われているかど
うかを検出し、シンク検出が正しい周期で行われていな
い場合に、電圧制御発振回路の発振周波数が所定範囲外
であると判定、シンク検出が正しい周期で行われている
場合に、電圧制御発振回路の発振周波数が所定範囲内で
あると判定し、これに基づいて、周波数検出器は、電圧
制御発振回路の発振周波数が所定範囲外の場合には、デ
ータ列信号にシンクパタンの現れる周期に対応した周期
のクロックを基準として、シンク検出結果と、シンクパ
タンの現れる周期に対応した周期のクロックとの周波数
差、及び位相差を検出することによって、復調クロック
とデータ列信号との周波数差に応じたループの制御を行
うように作用し、電圧制御発振回路の発振周波数が所定
範囲内の場合には、データ列信号のシンク検出結果を基
準として、シンク検出結果と、シンクパタンの現れる周
期に対応した周期のクロックとの周波数差、及び位相差
を検出することによって、復調クロックとデータ列信号
との周波数差に応じたループの制御を行うように作用す
る。

【００３２】

【実施例】以下に、本発明の一実施例であるクロックが
重畳されたデータ列信号から、このデータ列信号に位相
と周波数が同期した復調クロックを発生させるＰＬＬ回
路について、図面とともに説明する。

【００３３】なお、本実施例では、簡単のため、ＤＡＩ
信号の反転周期を計数するクロック（比較クロック１５
１）を、復調クロック１５２と同じ周波数のクロックで
あるとして説明する。つまり、分周回路１５０は、電圧
制御発振回路の出力信号を分周して復調クロックを生成
し、これを比較クロック（ＳＤＴＣＫ）１５１、及び復
調クロック（ＰＣＫ）１５２として出力しているものと
する。ただし、本発明は本実施例に限ることはなく、Ｄ
ＡＩ信号の反転周期を計数するクロック（比較クロック
１５１）は、必ずしも復調クロック１５２と同じ周波数
のクロックである必要はない。

【００３４】図１は本発明の第１の実施例におけるＰＬ
Ｌ回路の構成を示すブロック図である。図１において、
１００はディジタル・オーディオ・インターフェースの
受信信号（ＲＸ）、１１０は受信信号１００と復調クロ
ック（ＰＣＫ）１５２との位相を比較する位相比較器、
１１１，１１２は位相比較器１１０の出力信号であり、
１１１は論理レベル“１”で復調クロックの位相遅れを
示す制御信号（ＵP）、１１２は論理レベル“１”で復
調クロックの位相進みを示す制御信号（ＤP）、１６０
は分周回路１５０の出力である比較クロック１５１（こ
こでは、復調クロック（ＰＣＫ）１５２と同一）と、デ
ータ列信号１００との関係から、電圧制御発振回路の発
振周波数の応じた信号を出力する周波数検出器、１６
１，１６２は周波数検出器１６０の出力であり、１６１
は論理レベル“１”で電圧制御発振回路１４０の発振周
波数ｆVCOが低いことを示す制御信号（ＵF）、１６２は
論理レベル“１”で電圧制御発振回路１４０の発振周波
数ｆVCOが高いことを示す制御信号（ＤF）、１２０は位
相比較器１１０の出力信号に、周波数検出器１６０の出
力信号を時分割多重する多重化手段、１２１は位相比較
出力、１３０は位相比較出力１２１の電圧変化を平滑化
し、電圧制御発振回路１４０に制御電圧を印加するルー
プ・フィルタ、１４０は電圧制御発振回路であり、詳細
な動作説明を以下に行う。

【００３５】図１のように構成したＰＬＬ回路は、復調
クロック（ＰＣＫ）１５２の周波数ｆ_PCKが、例えば、
ＰＬＬ回路の周波数引き込み範囲（キャプチャレンジ）
外である場合等、電圧制御発振回路１４０の発振周波数
ｆ_VCOが、目標とする周波数から大きく離れている場合
に、周波数検出器１６０の出力信号は、電圧制御発振回
路１４０の発振周波数を上げるよう制御する制御信号
（Ｕ_F）１６１、または、電圧制御発振回路１４０の発
振周波数ｆ_VCOを下げるよう制御する制御信号（Ｄ_F）１
６２のどちらか一方が論理レベル“１”となり、これに
基づいて、多重化手段１２０は位相比較器１１０の出力
信号１１１及び１１２に周波数検出器１６０の出力信号
を時分割多重し、位相比較出力１２１として出力する。

【００３６】上述の動作を、復調クロックの周波数ｆ
_PCKが、ＰＬＬ回路の周波数引き込み範囲（キャプチャ
レンジ）内となり、周波数検出器１６０の出力信号１６
１及び１６２に反映されるまで（すなわち、周波数検出
器１６０の出力信号１６１及び１６２の両方が定常的に
論理レベル“０”となるまで）繰り返す。

【００３７】こうして、復調クロックの周波数ｆ_PCKが
ＰＬＬ回路の周波数引き込み範囲（キャプチャレンジ）
内となれば、以降、従来の復調クロック発生用ＰＬＬ回
路と全く同様の動作をする。

【００３８】つまり、復調クロック１５２とデータ列信
号１００との位相差が減少するように動作し、位相差が
なくなるとループ・フィルタ１３０の出力直流電圧が一
定となり、この時点で復調クロック１５２は、データ列
信号１００の最大繰り返し周波数ｆ_MAXの２倍の周波数
で、かつ、データ列信号１００と所定の位相関係となっ
て安定する。

【００３９】図２は本発明の第２の実施例におけるＰＬ
Ｌ回路の構成を示すブロック図である。図２において、
１００はディジタル・オーディオ・インターフェースの
受信信号（ＲＸ）、１１０は受信信号１００と復調クロ
ック（ＰＣＫ）１５２との位相を比較する位相比較器、
１１１，１１２は位相比較器１１０の出力信号であり、
１１１は論理レベル“１”で復調クロック１５２の位相
遅れを示す制御信号（Ｕ_P）、１１２は論理レベル
“１”で復調クロック１５２の位相進みを示す制御信号
（Ｄ_P）、１６０は分周回路１５０の出力である比較ク
ロック１５１と、データ列信号１００との関係から、電
圧制御発振回路１４０の発振周波数ｆ_VCOに応じた信号
を出力する周波数検出器、１６１，１６２は周波数検出
器１６０の出力であり、１６１は論理レベル“１”で電
圧制御発振回路１５０の発振周波数ｆ _VCOが低いことを
示す制御信号（Ｕ_F）、１６２は論理レベル“１”で電
圧制御発振回路１５０の発振周波数ｆ_VCOが高いことを
示す制御信号（Ｄ_F）、２００は復調クロックの位相と
データ列信号の位相とが同期し、データの復調が可能で
あるかどうかを判定するロック検出手段、１２０はロッ
ク検出手段２００によってアンロック状態であると判定
された場合に、位相比較器１１０の出力信号に周波数検
出器１６０の出力信号を時分割多重して位相比較出力１
２１を生成し、ロック状態であると判定された場合に、
位相比較器１１０の出力信号によって位相比較出力１２
１を生成する多重化手段、１２１は位相比較出力、１３
０は位相比較出力１２１の電圧変化を平滑化し、電圧制
御発振回路１４０に制御電圧を印加するループ・フィル
タ、１４０は電圧制御発振回路であり、詳細な動作説明
を以下に行う。

【００４０】図２のように構成したＰＬＬ回路は、復調
クロック（ＰＣＫ）１５２の周波数ｆ_PCKが、例えば、
ＰＬＬ回路の周波数引き込み範囲（キャプチャレンジ）
外である場合等、電圧制御発振回路１４０の発振周波数
ｆ_VCOが目標とする周波数から大きく離れている場合
に、周波数検出器１６０の出力信号は、電圧制御発振回
路１４０の発振周波数ｆ_VCOを上げるよう制御する制御
信号（Ｕ_F）１６１、または、電圧制御発振回路１４０
の発振周波数ｆ_VCOを下げるよう制御する制御信号
（Ｄ_F）１６２のどちらか一方が論理レベル“１”とな
る。

【００４１】また、この場合に、ロック検出手段２００
はデータの復調が不可能であると判定し、これに基づい
て、多重化手段１２０は位相比較器１１０の出力信号１
１１，１１２に周波数検出器１６０の出力信号を時分割
多重し、位相比較出力１２１として出力する。

【００４２】上述の動作を、復調クロック１５２の周波
数ｆ_PCKがＰＬＬ回路の周波数引き込み範囲（キャプチ
ャレンジ）内となり、周波数検出器１６０の出力信号１
６１，１６２に反映されるまで（すなわち、周波数検出
器１６０の出力信号１６１，１６２の両方が定常的に論
理レベル“０”となるまで）繰り返す。

【００４３】こうして、復調クロック１５２の周波数ｆ
_PCKがＰＬＬ回路の周波数引き込み範囲（キャプチャレ
ンジ）内となれば、以降、従来の復調クロック発生用Ｐ
ＬＬ回路と全く同様の動作をする。

【００４４】つまり、復調クロック１５２とデータ列信
号１００との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ１３０の出力直流電圧が
一定となり、この時点で復調クロック１５２は、データ
列信号１００の最大繰り返し周波数ｆ_MAXの２倍の周波
数で、かつ、データ列信号１００と所定の位相関係とな
って安定する。

【００４５】また、この時点で、ロック検出手段２００
はデータの復調が可能であると判定し、多重化手段１２
０が位相比較器１１０の出力信号のみから位相比較出力
１２１を生成するよう制御する。

【００４６】これにより、ＰＬＬ回路がロック状態にな
ると、周波数検出器１６０の出力は位相比較出力１２１
に反映されず、受信信号１００にノイズがのる等の原因
で、周波数検出器１６０が誤動作してもＰＬＬは安定に
動作する。

【００４７】図３は図１，図２における周波数検出器１
６０の第１の内部構成例を示すブロック図である。図３
において、１００はディジタル・オーディオ・インター
フェースの受信信号（ＲＸ）であり、本実施例ではＩＥ
Ｃ−９５８規格に準拠したディジタル・オーディオ・イ
ンターフェース信号（ＤＡＩ信号）として以下説明す
る。

【００４８】１５１は比較クロック、３００は受信信号
に周期的に現れるシンクパタンを検出するシンク検出手
段、３０１はシンク検出結果信号（Ｒ３Ｔ）、３１０は
比較クロック１５１を分周し、データ列信号にシンクパ
タンの現れる周期に対応した周期のクロックを生成する
分周回路、３１１は分周回路の出力信号（２Ｆｓ）、３
２０はシンク検出結果信号３０１を基準として、シンク
検出結果信号３０１と２Ｆｓ３１１とを比較し、周波数
差及び位相差を検出する周波数位相比較器であり、詳細
な動作説明を以下に行う。

【００４９】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【００５０】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【００５１】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【００５２】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【００５３】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【００５４】このように、ＤＡＩ信号ではプリアンブル
部が周期的（１／２ｆｓ）に現れ、このプリアンブル部
にのみ３Ｔが使われているので、３Ｔを検出することに
より、シンク（プリアンブル）を検出することができ
る。

【００５５】シンク検出手段３００は、ＤＡＩ信号１０
０と比較クロック１５１との関係から３Ｔを検出し、シ
ンク検出結果信号３０１として出力する。

【００５６】また、分周回路３１０は、比較クロック１
５１（本実施例では、比較クロック＝復調クロックとし
ているので、比較クロックの周波数は、標本化周波数の
１２８倍である。）を６４分周し、ＤＡＩ信号にシンク
（プリアンブル）が現れる周期に対応した周期のクロッ
クを生成する。

【００５７】周波数位相比較器３２０は、基準入力（Ｒ
ｅｆ．）に与えられる信号と可変入力（Ｖａｒ．）に与
えられる信号の周波数及び位相を比較し、周波数及び位
相差に応じた出力信号を生成する。本実施例の場合に
は、シンク検出結果信号３０１を基準として、シンク検
出結果信号３０１と、分周回路３１０の出力信号（２Ｆ
ｓ）３１１との周波数及び位相を比較し、分周回路３１
０の出力信号（２Ｆｓ）の周波数が高い、あるいは、位
相が進んでいると判定された場合には、比較クロック１
５１の周波数ｆ_SDTCKが高いことを示し、電圧制御発振
回路１４０の発振周波数ｆ_VCOを下げるよう制御する制
御信号（Ｄ_F）１６２に論理レベル“１”を出力し、制
御信号（Ｕ_F）１６１は論理レベル“０”とする。

【００５８】また、分周回路３１０の出力信号（２Ｆ
ｓ）の周波数が低い、あるいは、位相が遅れていると判
定された場合には、比較クロック１５１の周波数ｆ
_SDTCKが低いことを示し、電圧制御発振回路１４０の発
振周波数ｆ_VCOを上げるよう制御する制御信号（Ｕ_F）１
６１に論理レベル“１”を出力し、制御信号（Ｄ_F）１
６２は論理レベル“０”とする。

【００５９】図４は図１，図２における周波数検出器１
６０の第２の内部構成例を示すブロック図である。図４
において、１００はディジタル・オーディオ・インター
フェースの受信信号（ＲＸ）、１５１は比較クロック、
３００は受信信号に周期的に現れるシンクパタンを検出
するシンク検出手段、３０１はシンク検出結果信号（Ｒ
３Ｔ）、３１０は比較クロック１５１を分周し、データ
列信号にシンクパタンの現れる周期に対応した周期のク
ロックを生成する分周回路、３１１は分周回路３１０の
出力信号（２Ｆｓ）、４００は電圧制御発振回路１４０
の発振周波数ｆ _VCOが所定範囲内であるかどうかを判定
する周波数引き込み判定手段、４０１は論理レベル
“１”で電圧制御発振回路１４０の発振周波数ｆ_VCOが
所定範囲外であることを示す周波数引き込み判定手段４
００の出力信号、４１０はセレクト信号４０１が論理レ
ベル“１”の場合に分周回路３１０の出力（２Ｆｓ）３
１１を選択出力し、論理レベル“０”の場合にシンク検
出手段３００の出力（Ｒ３Ｔ）３０１をに選択出力する
セレクタ、４１１はセレクタ４１０の選択出力、４２０
はセレクト信号４０１が論理レベル“１”の場合にシン
ク検出手段３００の出力（Ｒ３Ｔ）３０１を選択出力
し、論理レベル“０”の場合に分周回路３１０の出力
（２Ｆｓ）３１１を選択出力するセレクタ、４２１はセ
レクタ４２０の選択出力、３２０はセレクタ４１０の出
力４１１を基準として、基準入力４１１と可変入力４２
１とを比較し、周波数差及び位相差を検出する周波数位
相比較器であり、詳細な動作説明を以下に行う。

【００６０】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【００６１】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【００６２】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【００６３】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【００６４】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【００６５】このように、ＤＡＩ信号ではプリアンブル
部が周期的（１／２ｆｓ）に現れ、このプリアンブル部
にのみ３Ｔが使われているので、３Ｔを検出することに
より、シンク（プリアンブル）を検出することができ
る。

【００６６】シンク検出手段３００は、ＤＡＩ信号１０
０と比較クロック１５１との関係から３Ｔを検出し、シ
ンク検出結果信号３０１として出力する。

【００６７】また、分周回路３１０は、比較クロック１
５１（１２８ｆｓ）を６４分周し、ＤＡＩ信号にシンク
（プリアンブル）が現れる周期に対応した周期のクロッ
クを生成する。

【００６８】周波数引き込み判定手段４００は、ＤＡＩ
信号１００と比較クロック１５１との関係から、電圧制
御発振回路１４０の発振周波数ｆ_VCOが所定範囲内であ
るかどうかを判定し、所定範囲外である場合に論理レベ
ル“１”を、所定範囲内である場合に論理レベル“０”
を信号４０１に出力する。

【００６９】これによって、セレクタ４１０は、セレク
ト信号４０１が論理レベル“１”の場合、つまり電圧制
御発振回路１４０の発振周波数ｆ_VCOが所定範囲外であ
る場合に、分周回路３１０の出力信号（２Ｆｓ）３１１
を選択出力（４１１）し、セレクト信号４０１が論理レ
ベル“０”の場合、つまり電圧制御発振回路１４０の発
振周波数ｆ_VCOが所定範囲内である場合に、シンク検出
結果信号（Ｒ３Ｔ）３０１を選択出力（４１１）する。

【００７０】また、セレクタ４２０は、セレクト信号４
０１が論理レベル“１”の場合、つまり電圧制御発振回
路１４０の発振周波数ｆ_VCOが所定範囲外である場合
に、シンク検出結果信号（Ｒ３Ｔ）３０１を選択出力
（４２１）し、セレクト信号４０１が論理レベル“０”
の場合、つまり電圧制御発振回路１４０の発振周波数ｆ
_{VC O}が所定範囲内である場合に、分周回路３１０の出力
信号（２Ｆｓ）３１１を選択出力（４２１）する。

【００７１】よって、基準入力（Ｒｅｆ．）に与えられ
る信号と可変入力（Ｖａｒ．）に与えられる信号の周波
数及び位相を比較し、周波数及び位相差に応じた出力信
号を生成する周波数位相比較器３２０は、電圧制御発振
回路１４０の発振周波数ｆ_{VC O}が所定範囲外である場合
に、２Ｆｓを基準として、Ｒ３Ｔと２Ｆｓとの周波数及
び位相を比較し、Ｒ３Ｔの周波数が高い、あるいは、位
相が進んでいると判定された場合には、比較クロック１
５１の周波数ｆ_SDTCKが高いことを示し、電圧制御発振
回路１４０の発振周波数ｆ_VCOを下げるよう制御する制
御信号（Ｄ_F）１６２に論理レベル“１”を出力し、制
御信号（Ｕ_F）１６１は論理レベル“０”とする。

【００７２】また、Ｒ３Ｔの周波数が低い、あるいは、
位相が遅れていると判定された場合には、比較クロック
１５１の周波数ｆ_SDTCKが低いことを示し、電圧制御発
振回路１４０の発振周波数ｆ_VCOを上げるよう制御する
制御信号（Ｕ_F）１６１に論理レベル“１”を出力し、
制御信号（Ｄ_F）１６２は論理レベル“０”とする。

【００７３】一方、電圧制御発振回路１４０の発振周波
数ｆ_VCOが所定範囲内である場合に、周波数位相比較器
３２０は、Ｒ３Ｔを基準として、Ｒ３Ｔと２Ｆｓとの周
波数及び位相を比較し、２Ｆｓの周波数が高い、あるい
は、位相が進んでいると判定された場合には、比較クロ
ック１５１の周波数ｆ_SDTCKが高いことを示し、電圧制
御発振回路１４０の発振周波数ｆ_VCOを下げるよう制御
する制御信号（Ｄ_F）１６２に論理レベル“１”を出力
し、制御信号（Ｕ_F）１６１は論理レベル“０”とす
る。

【００７４】また、２Ｆｓの周波数が低い、あるいは、
位相が遅れていると判定された場合には、比較クロック
１５１の周波数ｆ_SDTCKが低いことを示し、電圧制御発
振回路１４０の発振周波数ｆ_VCOを上げるよう制御する
制御信号（Ｕ_F）１６１に論理レベル“１”を出力し、
制御信号（Ｄ_F）１６２は論理レベル“０”とする。

【００７５】図５は図１，図２における周波数検出器１
６０の第３の内部構成例を示すブロック図である。図５
において、１００はディジタル・オーディオ・インター
フェースの受信信号（ＲＸ）、１５１は比較クロック、
５００は比較クロック１５１で受信信号１００の反転周
期を計数する計数手段、５０１は計数値データ、５１０
は受信信号の最大反転周期（３Ｔ）の期待計数値Ｃ_MAX
より大きい計数値が現れた場合に、電圧制御発振回路１
４０の発振周波数ｆ_VCOが高いと判定するＣ_MAX＜検出手
段であり、詳細な動作説明を以下に行う。

【００７６】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【００７７】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【００７８】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【００７９】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【００８０】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【００８１】さて、上述したＤＡＩ信号の反転周期を比
較クロック１５１で計数すると、ＤＡＩ信号の３Ｔにお
いて、計数手段５００による計数値５０１が最大とな
り、また、１Ｔにおいて、計数手段５００による計数値
５０１が最小となる。

【００８２】また、比較クロック１５１の周波数が高く
なれば計数値は大きくなり、比較クロック１５１の周波
数が低くなれば計数値は小さくなるが、ＰＬＬがロック
した場合には、比較クロック１５１を生成する分周回路
１５０の分周数によって、最大計数値及び最小計数値は
一義的に決まる。

【００８３】上述したように、ＰＬＬがロック状態にお
ける最大計数値は一義的に決まり、これを、ＤＡＩ信号
の最大反転周期の期待計数値Ｃ_MAXと定義する。例え
ば、比較クロックに復調クロックを選んだ場合、Ｃ_MAX
は３である（図１２に示したＤＡＩ信号と復調クロック
のタイミング図参照。）。

【００８４】同様に、ＰＬＬがロック状態における最小
計数値は一義的に決まり、これを、ＤＡＩ信号の最小反
転周期の期待計数値Ｃ_MINと定義する。例えば、比較ク
ロックに復調クロックを選んだ場合、Ｃ_MINは１である
（図１２に示したＤＡＩ信号と復調クロックのタイミン
グ図参照。）。

【００８５】Ｃ_MAX＜検出手段５１０は、ＤＡＩ信号の
最大反転周期の期待計数値Ｃ_MAXより大きい値が現れた
場合に、電圧制御発振回路１４０の発振周波数ｆ_VCOが
高いと判定し、電圧制御発振回路１４０の発振周波数ｆ
_VCOを下げるよう制御する制御信号（Ｄ_F）１６２に論理
レベル“１”を出力する。

【００８６】図６は図１，図２における周波数検出器１
６０の第４の内部構成例を示すブロック図である。図６
において、１００はディジタル・オーディオ・インター
フェースの受信信号（ＲＸ）、１５１は比較クロック、
５００は比較クロック１５１で受信信号１００の反転周
期を計数する計数手段、５０１は計数値データ、３００
は受信信号に周期的に現れるシンクパタンを検出するシ
ンク検出手段、３０１はシンク検出結果信号（Ｒ３
Ｔ）、６００はシンク検出手段３００によってシンクが
検出されると直ちに計数値がリセットされ、比較クロッ
ク１５１で計数し、計数値が０から予め定められた値と
なるまでの期間を、シンク期間であることを示す信号を
生成するシンク窓信号生成手段、６０１はシンク窓信
号、６１０は受信信号の最大反転周期（３Ｔ）の期待計
数値Ｃ_MAXより大きい計数値が、シンク期間以外に現れ
た場合に、電圧制御発振回路１４０の発振周波数ｆ_VCO
が高いと判定するＣ_MAX＜検出手段であり、詳細な動作
説明を以下に行う。

【００８７】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【００８８】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【００８９】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【００９０】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【００９１】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【００９２】さて、上述したＤＡＩ信号の反転周期を比
較クロック１５１で計数すると、ＤＡＩ信号の３Ｔにお
いて、計数手段５００による計数値５０１が最大とな
り、また、１Ｔにおいて、計数手段５００による計数値
５０１が最小となる。

【００９３】また、比較クロック１５１の周波数ｆ
_SDTCKが高くなれば計数値は大きくなり、比較クロック
１５１の周波数ｆ_SDTCKが低くなれば計数値は小さくな
るが、ＰＬＬがロックした場合には、比較クロック１５
１を生成する分周回路１５０の分周数によって、最大計
数値及び最小計数値は一義的に決まる。

【００９４】上述したように、ＰＬＬがロック状態にお
ける最大計数値は一義的に決まり、これを、ＤＡＩ信号
の最大反転周期の期待計数値Ｃ_MAXと定義する。例え
ば、比較クロックに復調クロックを選んだ場合、Ｃ_MAX
は３である（図１２に示したＤＡＩ信号と復調クロック
のタイミング図参照。）。

【００９５】同様に、ＰＬＬがロック状態における最小
計数値は一義的に決まり、これを、ＤＡＩ信号の最小反
転周期の期待計数値Ｃ_MINと定義する。例えば、比較ク
ロックに復調クロックを選んだ場合、Ｃ_MINは１である
（図１２に示したＤＡＩ信号と復調クロックのタイミン
グ図参照。）。

【００９６】３００はシンク検出手段であるが、図３の
実施例で説明したように、ＤＡＩ信号ではプリアンブル
部が周期的（１／２ｆｓ）に現れ、このプリアンブル部
にのみ３Ｔが使われているので、３Ｔを検出することに
より、シンク（プリアンブル）を検出することができ
る。

【００９７】シンク検出手段３００は、ＤＡＩ信号１０
０と比較クロック１５１との関係から３Ｔを検出し、シ
ンク検出結果信号３０１として出力する。

【００９８】シンク窓信号生成手段６００は、シンク検
出結果３０１と復調クロック１５２をもとに、ＤＡＩ信
号のプリアンブル期間（シンク期間）を示す区間信号を
生成し、シンク窓信号６０１としてＣ_MAX＜検出手段６
１０に供給する。

【００９９】Ｃ_MAX＜検出手段６１０は、ＤＡＩ信号の
最大反転周期の期待計数値Ｃ_MAXより大きい値が、シン
ク窓信号６０１によって示されるシンク期間以外に現れ
た場合に、電圧制御発振回路１４０の発振周波数ｆ_VCO
が高いと判定し、電圧制御発振回路１４０の発振周波数
ｆ_VCOを下げるよう制御する制御信号（Ｄ_F）１６２に論
理レベル“１”を出力する。

【０１００】図７は図１，図２における周波数検出器１
６０の第５の内部構成例を示すブロック図である。図７
において、１００はディジタル・オーディオ・インター
フェースの受信信号（ＲＸ）、１５１は比較クロック、
５００は比較クロック１５１で受信信号１００の反転周
期を計数する計数手段、５０１は計数値データ、７００
は受信信号の最小反転周期（１Ｔ）の期待計数値Ｃ_MIN
より小さい計数値が現れた場合に、電圧制御発振回路１
４０の発振周波数ｆ_VCOが低いと判定するＣ_MIN＞検出手
段であり、詳細な動作説明を以下に行う。

【０１０１】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【０１０２】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【０１０３】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【０１０４】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【０１０５】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【０１０６】さて、上述したＤＡＩ信号の反転周期を比
較クロック１５１で計数すると、ＤＡＩ信号の３Ｔにお
いて、計数手段５００による計数値５０１が最大とな
り、また、１Ｔにおいて、計数手段５００による計数値
５０１が最小となる。

【０１０７】また、比較クロック１５１の周波数が高く
なれば計数値は大きくなり、比較クロック１５１の周波
数が低くなれば計数値は小さくなるが、ＰＬＬがロック
した場合には、比較クロック１５１を生成する分周回路
１５０の分周数によって、最大計数値及び最小計数値は
一義的に決まる。

【０１０８】上述したように、ＰＬＬがロック状態にお
ける最大計数値は一義的に決まり、これを、ＤＡＩ信号
の最大反転周期の期待計数値Ｃ_MAXと定義する。例え
ば、比較クロックに復調クロックを選んだ場合、Ｃ_MAX
は３である（図１２に示したＤＡＩ信号と復調クロック
のタイミング図参照。）。

【０１０９】同様に、ＰＬＬがロック状態における最小
計数値は一義的に決まり、これを、ＤＡＩ信号の最小反
転周期の期待計数値Ｃ_MINと定義する。例えば、比較ク
ロックに復調クロックを選んだ場合、Ｃ_MINは１である
（図１２に示したＤＡＩ信号と復調クロックのタイミン
グ図参照。）。

【０１１０】Ｃ_MIN＞検出手段７００は、ＤＡＩ信号の
最小反転周期の期待計数値Ｃ_MINより小さい値が現れた
場合に、電圧制御発振回路１４０の発振周波数ｆ_VCOが
低いと判定し、電圧制御発振回路１４０の発振周波数ｆ
_VCOを上げるよう制御する制御信号（Ｄ_F）１６２に論理
レベル“１”を出力する。

【０１１１】図８は図３，図４におけるシンク検出手段
３００の第１の内部構成例を示すブロック図である。図
８において、１００はディジタル・オーディオ・インタ
ーフェースの受信信号（ＲＸ）、１５１は比較クロッ
ク、８００は比較クロック１５１で受信信号１００の反
転周期を計数する計数手段、８０１は計数値データ、８
１０は受信信号の最大反転周期（３Ｔ）の期待計数値Ｃ
_MAX以上の計数値が現れた場合に、データ列信号のシン
クパタンであると判定するＣ_MAX≦検出手段であり、詳
細な動作説明を以下に行う。

【０１１２】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【０１１３】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【０１１４】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【０１１５】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【０１１６】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【０１１７】このように、ＤＡＩ信号ではプリアンブル
部が周期的（１／２ｆｓ）に現れ、このプリアンブル部
にのみ３Ｔが使われているので、３Ｔを検出することに
より、シンク（プリアンブル）を検出することができ
る。

【０１１８】さて、上述したＤＡＩ信号の反転周期を比
較クロック１５１で計数すると、ＤＡＩ信号の３Ｔにお
いて、計数手段８００による計数値８０１が最大とな
り、また、１Ｔにおいて、計数手段８００による計数値
８０１が最小となる。

【０１１９】また、比較クロック１５１の周波数ｆ
_SDTCKが高くなれば計数値は大きくなり、比較クロック
１５１の周波数ｆ_SDTCKが低くなれば計数値は小さくな
るが、ＰＬＬがロックした場合には、比較クロック１５
１を生成する分周回路１５０の分周数によって、最大計
数値及び最小計数値は一義的に決まる。

【０１２０】上述したように、ＰＬＬがロック状態にお
ける最大計数値は一義的に決まり、これを、ＤＡＩ信号
の最大反転周期の期待計数値Ｃ_MAXと定義する。例え
ば、比較クロックに復調クロックを選んだ場合、Ｃ_MAX
は３である（図１２に示したＤＡＩ信号と復調クロック
のタイミング図参照。）。

【０１２１】ＰＬＬがロック状態であれば、Ｃ_MAX（＝
３）は３Ｔにおいてのみ、つまりプリアンブル部にのみ
現れる。

【０１２２】同様に、ＰＬＬがロック状態における最小
計数値は一義的に決まり、これを、ＤＡＩ信号の最小反
転周期の期待計数値Ｃ_MINと定義する。例えば、比較ク
ロックに復調クロックを選んだ場合、Ｃ_MINは１である
（図１２に示したＤＡＩ信号と復調クロックのタイミン
グ図参照。）。

【０１２３】Ｃ_MAX≦検出手段８１０は、ＤＡＩ信号の
最大反転周期の期待計数値Ｃ_MAX以上の値が現れた場合
に、ＤＡＩ信号のシンクパタン（プリアンブル）である
と判定し、シンク検出結果信号（Ｒ３Ｔ）３０１に論理
レベル“１”を出力する。

【０１２４】図９は図３，図４におけるシンク検出手段
３００の第２の内部構成例を示すブロック図である。図
９において、１００はディジタル・オーディオ・インタ
ーフェースの受信信号（ＲＸ）、１５１は比較クロッ
ク、８００は比較クロック１５１で受信信号１００の反
転周期を計数する計数手段、８０１は計数値データ、９
００はシンクが検出されると直ちに計数値がリセットさ
れ、比較クロック１５１で計数し、計数値が０から予め
定められた値となるまでの期間を、シンク検出停止期間
であることを示す信号を生成するマスク信号生成手段、
９０１はマスク信号、９１０は、受信信号の最大反転周
期（３Ｔ）の期待計数値Ｃ_MAX以上の計数値が、シンク
検出停止期間以外に現れた場合に、データ列信号のシン
クパタンであると判定するＣ_MAX≦検出手段であり、詳
細な動作説明を以下に行う。

【０１２５】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【０１２６】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【０１２７】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【０１２８】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【０１２９】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【０１３０】このように、ＤＡＩ信号ではプリアンブル
部が周期的（１／２ｆｓ）に現れ、このプリアンブル部
にのみ３Ｔが使われているので、３Ｔを検出することに
より、シンク（プリアンブル）を検出することができ
る。

【０１３１】さて、上述したＤＡＩ信号の反転周期を比
較クロック１５１で計数すると、ＤＡＩ信号の３Ｔにお
いて、計数手段８００による計数値８０１が最大とな
り、また、１Ｔにおいて、計数手段８００による計数値
８０１が最小となる。

【０１３２】また、比較クロック１５１の周波数ｆ
_SDTCKが高くなれば計数値は大きくなり、比較クロック
１５１の周波数ｆ_SDTCKが低くなれば計数値は小さくな
るが、ＰＬＬがロックした場合には、比較クロック１５
１を生成する分周回路１５０の分周数によって、最大計
数値及び最小計数値は一義的に決まる。

【０１３３】上述したように、ＰＬＬがロック状態にお
ける最大計数値は一義的に決まり、これを、ＤＡＩ信号
の最大反転周期の期待計数値Ｃ_MAXと定義する。例え
ば、比較クロックに復調クロックを選んだ場合、Ｃ_MAX
は３である（図１２に示したＤＡＩ信号と復調クロック
のタイミング図参照。）。

【０１３４】ＰＬＬがロック状態であれば、Ｃ_MAX（＝
３）は３Ｔにおいてのみ、つまりプリアンブル部にのみ
現れる。

【０１３５】同様に、ＰＬＬがロック状態における最小
計数値は一義的に決まり、これを、ＤＡＩ信号の最小反
転周期の期待計数値Ｃ_MINと定義する。例えば、比較ク
ロックに復調クロックを選んだ場合、Ｃ_MINは１である
（図１２に示したＤＡＩ信号と復調クロックのタイミン
グ図参照。）。

【０１３６】マスク信号生成手段９００は、シンク検出
結果３０１と比較クロック１５１をもとに、シンク検出
停止期間を示す区間信号（マスク信号）９０１として、
Ｃ_{MA X}≦検出手段９１０に供給する。

【０１３７】Ｃ_MAX≦検出手段９１０は、ＤＡＩ信号の
最大反転周期の期待計数値Ｃ_MAX以上の値が、マスク信
号９０１によって示されるシンク検出停止期間以外に現
れた場合に、ＤＡＩ信号のシンクパタン（プリアンブ
ル）であると判定し、シンク検出結果信号（Ｒ３Ｔ）３
０１に論理レベル“１”を出力する。

【０１３８】図１０は図４における周波数引き込み判定
手段４００の内部構成例を示すブロック図である。図１
０において、１００はディジタル・オーディオ・インタ
ーフェースの受信信号（ＲＸ）、１５１は比較クロッ
ク、３００は受信信号に周期的に現れるシンクパタンを
検出するシンク検出手段、３０１はシンク検出結果信号
（Ｒ３Ｔ）、１０００はシンク検出結果信号（Ｒ３Ｔ）
３０１に基づき比較クロック１５１を分周し、データ列
信号にシンクパタンの現れる周期（シンク検出結果信号
（Ｒ３Ｔ）３０１の周期）に対応した周期のクロックを
生成する分周回路、１００１は分周回路１０００の出力
信号（２Ｆｓ）、１０１０は分周回路１０００の出力信
号（２Ｆｓ）１００１の１周期中に、シンクがいくつ検
出されたかを計数し、計数値が予め定められた範囲内
（即ち、シンク検出が正しい周期で行われている場合）
であれば、出力信号４０１を論理レベル“１”にして、
周波数引き込みが完了したこと（即ち、電圧制御発振回
路１４０の発振周波数が所定範囲内であること）を示す
３Ｔ計数手段であり、詳細な説明を以下に行う。

【０１３９】ＤＡＩ信号１００は図１２に示すように、
ディジタル・オーディオデータをバイフェーズ符号化し
たものであり、データは１Ｔ，２Ｔの２種類の信号で構
成される。

【０１４０】ここで、Ｔ＝１／１２８ｆｓであり、ま
た、ｆｓはオーディオデータのサンプリング周波数（標
本化周波数）である。

【０１４１】但し、各チャンネル（チャンネル１，チャ
ンネル２）の区切りを示すプリアンブル（同期信号）に
のみ３Ｔが使われている。

【０１４２】図１２ではＤＡＴの例を示しており、一方
のチャンネルがオーディオデータのＬチャンネルであ
り、他方のデータがオーディオデータのＲチャンネルで
ある。

【０１４３】２チャンネルの信号は３種類のプリアンブ
ル“Ｂ”，“Ｍ”及び“Ｗ”によってフレームが構成さ
れ、１９２フレームを１ブロックとして伝送される。

【０１４４】このように、ＤＡＩ信号ではプリアンブル
部が周期的（１／２ｆｓ）に現れ、このプリアンブル部
にのみ３Ｔが使われているので、３Ｔを検出することに
より、シンク（プリアンブル）を検出することができ
る。

【０１４５】さて、上述したＤＡＩ信号の反転周期を比
較クロック１５１で計数すると、ＤＡＩ信号の３Ｔにお
いて、計数手段８００による計数値８０１が最大とな
り、また、１Ｔにおいて、計数手段８００による計数値
８０１が最小となる。

【０１４６】また、比較クロック１５１の周波数ｆ
_SDTCKが高くなれば計数値は大きくなり、比較クロック
１５１の周波数ｆ_SDTCKが低くなれば計数値は小さくな
るが、ＰＬＬがロックした場合には、比較クロック１５
１を生成する分周回路１５０の分周数によって、最大計
数値及び最小計数値は一義的に決まる。

【０１４７】上述したように、ＰＬＬがロック状態にお
ける最大計数値は一義的に決まり、これを、ＤＡＩ信号
の最大反転周期の期待計数値Ｃ_MAXと定義する。

【０１４８】比較クロックに復調クロックを選んだ場
合、Ｃ_MAXは３である（図１２に示したＤＡＩ信号と復
調クロックのタイミング図参照。）。

【０１４９】ＰＬＬがロック状態であれば、Ｃ_MAX（＝
３）は３Ｔにおいてのみ、つまりプリアンブル部にのみ
現れる。

【０１５０】シンク検出手段３００は、実施例８で説明
したように、Ｃ_MAX（＝３）以上の計数値データを検出
しシンクと判定する。

【０１５１】さて、ＤＡＩ信号は図１２に示すように、
３種類のプリアンブル（“Ｂ”，“Ｍ”及び“Ｗ”）を
有しているが、それぞれのプリアンブルには、３Ｔが２
ないし１回現れるので、ＰＬＬがロックした状態であれ
ば、分周回路１０００の出力信号（２Ｆｓ）の１周期
に、３Ｔが２ないし１回検出される。

【０１５２】３Ｔ計数手段１０１０は、分周回路１００
０の出力信号（２Ｆｓ）の１周期に、計数値が１または
２の場合に出力信号４０１を論理レベル“１”にする。

【０１５３】よって、電圧制御発振回路１４０の周波数
ｆ_VCO（比較クロック１５１の周波数ｆ_VCO）が目標値と
なれば、プリアンブルが周期的に正しく検出されるの
で、３Ｔ計数手段１０１０の出力信号４０１は常に論理
レベル“１”となり、ＰＬＬの周波数引き込みが完了し
たことを示す。

【０１５４】

【発明の効果】以上説明したように、データ列信号の最
大繰り返し周波数と、復調クロックの周波数との周波数
差がＰＬＬ回路の周波数引き込み範囲（キャプチャレン
ジ）外である場合に、周波数検出器がこれを検出し、周
波数検出器による周波数引き込み動作を行って、データ
列信号の最大繰り返し周波数と、復調クロックの周波数
との周波数差がＰＬＬ回路の周波数引き込み範囲内とな
るよう動作するので、実質的な周波数引き込み範囲を拡
大することが可能となる。

【０１５５】また、周波数検出器はデータ列信号と復調
クロックの相対比較を行う構成となっているため、デー
タ列信号のピッチが大きく変化しても比較を誤ることな
く、ＰＬＬ回路はこれに追従し周波数引き込み動作を行
うことができる。

【０１５６】加えて、ＰＬＬ回路がロック状態になると
周波数検出器の出力は、ループを制御する位相比較出力
に反映されない構成としているため、仮に受信信号（Ｄ
ＡＩ信号）にノイズがのる等の原因で周波数検出器が誤
動作したとしても、ＰＬＬはこの影響を一切受けること
無く安定に動作する。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるＰＬＬ回路の構
成を示すブロック図

【図２】本発明の第２の実施例におけるＰＬＬ回路の構
成を示すブロック図

【図３】図１，図２における周波数検出器１６０の第１
の内部構成例を示すブロック図

【図４】図１，図２における周波数検出器１６０の第２
の内部構成例を示すブロック図

【図５】図１，図２における周波数検出器１６０の第３
の内部構成例を示すブロック図

【図６】図１，図２における周波数検出器１６０の第４
の内部構成例を示すブロック図

【図７】図１，図２における周波数検出器１６０の第５
の内部構成例を示すブロック図

【図８】図３，図４におけるシンク検出手段３００の第
１の内部構成例を示すブロック図

【図９】図３，図４におけるシンク検出手段３００の第
２の内部構成例を示すブロック図

【図１０】図４における周波数引き込み判定手段４００
の内部構成例を示すブロック図

【図１１】従来のＰＬＬ回路の一例を示すブロック図

【図１２】ＤＡＩ信号のフォーマットを示すタイミング
図

【符号の説明】

１００ ＤＡＩ信号 １１０ 位相比較器 １２０ 多重化手段 １３０ ループ・フィルタ １４０ 電圧制御発振回路 １５０，３１０，１０００ 分周回路 １６０ 周波数検出器 ２００ ロック検出手段 ３００ シンク検出手段 ３２０ 周波数位相比較器 ４００ 周波数引き込み判定手段 ４１０，４２０ セレクタ ５００，８００ 計数手段 ５１０ Ｃ_MAX＜検出手段 ６００ シンク窓信号生成手段 ６１０ Ｃ_MAX＜検出手段 ７００ Ｃ_MIN＞検出手段 ８１０，９１０ Ｃ_MAX≦検出手段 ９００ マスク信号生成手段 １０１０ ３Ｔ計数手段

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号を平滑するループ・フィルタ
   と、 前記ループ・フィルタの出力により発振周波数を制御す
   る電圧制御発振回路と、 前記電圧制御発振回路の出力信号をタイムベースとした
   復調クロックを可変入力とし、データ列信号を基準入力
   として両者の位相を比較し、位相差に応じた信号を出力
   する位相比較器と、 前記電圧制御発振回路の出力信号をタイムベースとした
   クロックと、前記データ列信号との関係から、前記電圧
   制御発振回路の発振周波数に応じた信号を出力する周波
   数検出器と、 前記位相比較器の出力信号に前記周波数検出器の出力信
   号を時分割多重し、前記ループ・フィルタの入力信号と
   する多重化手段とを備え、 前記周波数検出器は、データ列信号に周期的に現れるデ
   ータのパタンを検出するシンク検出手段と、 前記電圧制御発振回路の出力信号を分周し、前記データ
   列信号にシンクパタンの現れる周期に対応した周期のク
   ロックを生成する分周回路と、 前記分周回路の出力信号を可変入力とし、前記シンク検
   出手段の出力信号を基準入力として両者の周波数と位相
   を比較する周波数位相比較器とから構成され、 前記分周回路の出力信号と前記シンク検出手段の出力信
   号との周波数及び位相差に応じた信号を出力する ＰＬＬ
   回路。
2. 【請求項２】 請求項１記載のＰＬＬ回路における周波
   数検出器に代えて、電圧制御発振回路の出力信号をタイ
   ムベースとしたクロックと、データ列信号との関係か
   ら、前記電圧制御発振回路の発振周波数に応じた信号を
   出力する周波数検出器は、 データ列信号に周期的に現れるデータのパタンを検出す
   るシンク検出手段と、 電圧制御発振回路の出力信号を分周し、前記データ列信
   号にシンクパタンの現れる周期に対応した周期のクロッ
   クを生成する分周回路と、 前記分周回路の出力信号と、前記シンク検出手段の出力
   信号のどちらか一方を可変入力とし、他方を基準入力と
   して両者の周波数と位相を比較する周波数位相 比較器
   と、 前記電圧制御発振回路の発振周波数が所定範囲内である
   かどうかを判定する周波数引き込み判定手段とから構成
   され、 前記周波数引き込み判定手段によって前記電圧制御発振
   回路の発振周波数が所定範囲外であると判定された場合
   は、前記周波数位相比較器の可変入力として前記シンク
   検出手段の出力信号を、また、前記周波数位相比較器の
   基準入力として前記分周回路の出力信号をそれぞれ選択
   し、 前記周波数引き込み判定手段によって前記電圧制御発振
   回路の発振周波数が所定範囲内であると判定された場合
   は、前記周波数位相比較器の可変入力として前記分周回
   路の出力信号を、また、前記周波数位相比較器の基準入
   力として前記シンク検出手段の出力信号をそれぞれ選択
   し、 前記分周回路の出力信号と、前記シンク検出手段の出力
   信号との周波数及び位相差に応じた信号を出力するＰＬ
   Ｌ回路。
3. 【請求項３】 請求項１記載のＰＬＬ回路における周波
   数検出器に代えて、電圧制御発振回路の出力信号をタイ
   ムベースとしたクロックと、データ列信号との関係か
   ら、前記電圧制御発振回路の発振周波数に応じた信号を
   出力する周波数検出器は、 前記電圧制御発振回路の出力信号をタイムベースとした
   クロックで、データ列信号の反転周期を計数する計数手
   段を備え、 前記データ列信号の最大反転周期の期待計数値Ｃ _MAX よ
   り大きい計数値が現れた場合に、前記電圧制御発振回路
   の発振周波数が高いと判定し、前記電圧制御発振回路の
   発振周波数を下げるための信号を出力するＰＬＬ回路。
4. 【請求項４】 請求項１記載のＰＬＬ回路における周波
   数検出器に代えて、電圧制御発振回路の出力信号をタイ
   ムベースとしたクロックと、データ列信号との関係か
   ら、前記電圧制御発振回路の発振周波数に応じた信号を
   出力する周波数検出器は、 前記電圧制御発振回路の出力信号をタイムベースとした
   クロックで、データ列信号の反転周期を計数する計数手
   段と、 シンク検出手段によってシンクが検出されると直ちに計
   数値がリセットされ、 前記電圧制御発振回路の出力信号
   をタイムベースとしたクロックで計数し、計数値が０か
   ら予め定められた値となるまでの期間を、シンク期間で
   あることを示す信号を生成するシンク窓信号生成手段と
   を備え、 前記データ列信号の最大反転周期の期待計数値Ｃ _MAX よ
   り大きい計数値が、シンク期間以外に現れた場合に、前
   記電圧制御発振回路の発振周波数が高いと判定し、前記
   電圧制御発振回路の発振周波数を下げるための信号を出
   力するＰＬＬ回路。
5. 【請求項５】 請求項１記載のＰＬＬ回路における周波
   数検出器に代えて、電圧制御発振回路の出力信号をタイ
   ムベースとしたクロックと、データ列信号との関係か
   ら、前記電圧制御発振回路の発振周波数に応じた信号を
   出力する周波数検出器は、 前記電圧制御発振回路の出力信号をタイムベースとした
   クロックで、データ列信号の反転周期を計数する計数手
   段を備え、 前記データ列信号の最小反転周期の期待計数値Ｃ _MIN よ
   り小さい計数値が現れた場合に、前記電圧制御発振回路
   の発振周波数が低いと判定し、前記電圧制御発振回路の
   発振周波数を上げるための信号を出力するＰＬＬ回路。
6. 【請求項６】 入力信号を平滑するループ・フィルタ
   と、 前記ループ・フィルタの出力により発振周波数を制御す
   る電圧制御発振回路と、 前記電圧制御発振回路の出力信号をタイムベースとした
   復調クロックを可変入力とし、データ列信号を基準入力
   として両者の位相を比較し、位相差に応じた信号を出力
   する位相比較器と、 前記電圧制御発振回路の出力信号をタイムベースとした
   クロックと、前記データ列信号との関係から、前記電圧
   制御発振回路の発振周波数に応じた信号を出力する周波
   数検出器と、 前記復調クロックの位相と前記データ列信号の位相とが
   ロックし、データの復調が可能であるかどうかを判定す
   るロック検出手段と、 前記ロック検出手段によってロック状態であると判定さ
   れた場合は前記位相比較器の出力信号を、アンロック状
   態であると判定された場合は前記位相比較器の出力信号
   に前記周波数検出器の出力信号を時分割多重した出力を
   前記ループ・フィルタの入力信号とする多重化手段とを
   備えたＰＬＬ回路。
7. 【請求項７】 周波数検出器は、データ列信号に周期的
   に現れるデータのパタンを検出するシンク検出手段と、 電圧制御発振回路の出力信号を分周し、前記データ列信
   号にシンクパタンの現れる周期に対応した周期のクロッ
   クを生成する分周回路と、 前記分周回路の出力信号を可変入力とし、前記シンク検
   出手段の出力信号を基準入力として両者の周波数と位相
   を比較する周波数位相比較器とから構成され、 前記分周回路の出力信号と前記シンク検出手段の出力信
   号との周波数及び位相差に応じた信号を出力する請求項
   ６記載のＰＬＬ回路。
8. 【請求項８】 周波数検出器は、 データ列信号に周期的に現れるデータのパタンを検出す
   るシンク検出手段と、 電圧制御発振回路の出力信号を分周し、前記データ列信
   号にシンクパタンの現れる周期に対応した周期のクロッ
   クを生成する分周回路と、 前記分周回路の出力信号と、前記シンク検出手段の出力
   信号のどちらか一方を可変入力とし、他方を基準入力と
   して両者の周波数と位相を比較する周波数位相比較器
   と、 前記電圧制御発振回路の発振周波数が所定範囲内である
   かどうかを判定する周波数引き込み判定手段とから構成
   され、 前記周波数引き込み判定手段によって前記電圧制御発振
   回路の発振周波数が所定範囲外であると判定された場合
   は、前記周波数位相比較器の可変入力として前記シンク
   検出手段の出力信号を、また、前記周波数位相比較器の
   基準入力として前記分周回路の出力信号をそれぞれ選択
   し、 前記周波数引き込み判定手段によって前記電圧制御発振
   回路の発振周波数が所定範囲内であると判定された場合
   は、前記周波数位相比較器の可変入力として前記分周回
   路の出力信号を、また、前記周波数位相比較器の基準入
   力として前記シンク検出手段の出力信号をそれぞれ選択
   し、 前記分周回路の出力信号と、前記シンク検出手段の出力
   信号との周波数及び位相差に応じた信号を出力する請求
   項６記載のＰＬＬ回路。
9. 【請求項９】 周波数検出器は、 電圧制御発振回路の出力信号をタイムベースとしたクロ
   ックで、データ列信号の反転周期を計数する計数手段を
   備え、 前記データ列信号の最大反転周期の期待計数値Ｃ_MAXよ
   り大きい計数値が現れた場合に、前記電圧制御発振回路
   の発振周波数が高いと判定し、前記電圧制御発振回路の
   発振周波数を下げるための信号を出力する請求項６記載
   のＰＬＬ回路。
10. 【請求項１０】 周波数検出器は、 電圧制御発振回路の出力信号をタイムベースとしたクロ
    ックで、データ列信号の反転周期を計数する計数手段
    と、 シンク検出手段によってシンクが検出されると直ちに計
    数値がリセットされ、 前記電圧制御発振回路の出力信号をタイムベースとした
    クロックで計数し、計数値が０から予め定められた値と
    なるまでの期間を、シンク期間であることを示す信号を
    生成するシンク窓信号生成手段とを備え、 前記データ列信号の最大反転周期の期待計数値Ｃ_MAXよ
    り大きい計数値が、シンク期間以外に現れた場合に、前
    記電圧制御発振回路の発振周波数が高いと判定し、前記
    電圧制御発振回路の発振周波数を下げるための信号を出
    力する請求項６記載のＰＬＬ回路。
11. 【請求項１１】 周波数検出器は、 電圧制御発振回路の出力信号をタイムベースとしたクロ
    ックで、データ列信号の反転周期を計数する計数手段を
    備え、 前記データ列信号の最小反転周期の期待計数値Ｃ_MINよ
    り小さい計数値が現れた場合に、前記電圧制御発振回路
    の発振周波数が低いと判定し、前記電圧制御発振回路の
    発振周波数を上げるための信号を出力する請求項６記載
    のＰＬＬ回路。
12. 【請求項１２】 シンク検出手段は、 電圧制御発振回路の出力信号をタイムベースとしたクロ
    ックで、データ列信号の反転周期を計数する計数手段を
    備え、 前記データ列信号の最大反転周期の期待計数値Ｃ_MAX以
    上の計数値が現れた場合に、前記データ列信号のシンク
    パタンであると判定、検出する請求項１、２、７または
    ８のいずれかに記載のＰＬＬ回路。
13. 【請求項１３】 シンク検出手段は、 電圧制御発振回路の出力信号をタイムベースとしたクロ
    ックで、データ列信号の反転周期を計数する計数手段
    と、 シンク検出時に計数値がリセットされ、前記電圧制御発
    振回路の出力信号をタイムベースとしたクロックで計数
    し、計数値が０から予め定められた値となるまでの期間
    を、シンク検出停止期間であることを示す信号を生成す
    るマスク信号生成手段とを備え、 前記データ列信号の最大反転周期の期待計数値Ｃ_MAX以
    上の計数値が、シンク検出停止期間以外に現れた場合
    に、前記データ列信号のシンクパタンであると判定、検
    出する請求項１、２、７または８のいずれかに記載のＰ
    ＬＬ回路。
14. 【請求項１４】 周波数引き込み判定手段は、データ列
    信号のシンク検出が正しい周期で行われているかどうか
    を検出し、 シンク検出が正しい周期で行われていない場合に、電圧
    制御発振回路の発振周波数が所定範囲外であると判定
    し、 シンク検出が正しい周期で行われている場合に、前記電
    圧制御発振回路の発振周波数が所定範囲内であると判定
    する請求項２または８記載のＰＬＬ回路。