JPH08191247A - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JPH08191247A JPH08191247A JP7002307A JP230795A JPH08191247A JP H08191247 A JPH08191247 A JP H08191247A JP 7002307 A JP7002307 A JP 7002307A JP 230795 A JP230795 A JP 230795A JP H08191247 A JPH08191247 A JP H08191247A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- oscillation
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 キャプチャレンジが拡大でき、擬似ロック防
止ができるPLL回路を提供する。 【構成】 データ列信号100から復調クロック152
を抽出する際には、周波数検出器160は、電圧制御発
振回路140の出力信号に基づく比較クロック151と
データ列信号100とから電圧制御発振回路140の発
振周波数に応じた信号を出力し、所定の制御信号DTF
Sが多重化の禁止を指示する場合には位相比較器110
の出力信号のみによってループを制御し、制御信号DT
FSが多重化を指示する場合には、ロック検出手段20
0の判定結果により、アンロック時には周波数検出器1
60の出力信号を位相比較器110の出力信号に多重化
してループを制御し、ロック時には位相比較器110の
出力信号によってループを制御する。
止ができるPLL回路を提供する。 【構成】 データ列信号100から復調クロック152
を抽出する際には、周波数検出器160は、電圧制御発
振回路140の出力信号に基づく比較クロック151と
データ列信号100とから電圧制御発振回路140の発
振周波数に応じた信号を出力し、所定の制御信号DTF
Sが多重化の禁止を指示する場合には位相比較器110
の出力信号のみによってループを制御し、制御信号DT
FSが多重化を指示する場合には、ロック検出手段20
0の判定結果により、アンロック時には周波数検出器1
60の出力信号を位相比較器110の出力信号に多重化
してループを制御し、ロック時には位相比較器110の
出力信号によってループを制御する。
Description
【0001】
【産業上の利用分野】本発明は、信号を、位相の水準に
よって、基準となる信号に合わせこむPLL回路に関す
るものである。
よって、基準となる信号に合わせこむPLL回路に関す
るものである。
【0002】
【従来の技術】PLLは、Phase Locked Loop の略で、
信号を位相の水準で、基準となる信号に合わせこむ手法
である。
信号を位相の水準で、基準となる信号に合わせこむ手法
である。
【0003】PLLは、基本的には、(1)位相比較
器、(2)ループ・フィルタ、(3)VCOの3つの要
素の閉ループであり、周波数と位相のネガティブ・フィ
ードバック・ループになっている。
器、(2)ループ・フィルタ、(3)VCOの3つの要
素の閉ループであり、周波数と位相のネガティブ・フィ
ードバック・ループになっている。
【0004】位相比較器は2つの信号の位相差を検出す
る誤差検出器である。ループフィルタは、位相比較器の
出力に含まれる高周波成分や雑音を取り除き、また、P
LLのロックを保持する機能を持っている。位相比較器
には2つの信号が加えられ、その2者の差の分だけ、つ
まり誤差信号が出力される。
る誤差検出器である。ループフィルタは、位相比較器の
出力に含まれる高周波成分や雑音を取り除き、また、P
LLのロックを保持する機能を持っている。位相比較器
には2つの信号が加えられ、その2者の差の分だけ、つ
まり誤差信号が出力される。
【0005】その後、ループフィルタを通って、補正値
としてVCOに与えられる。VCOは、補正値によっ
て、基準信号に近づくように周波数が制御され、この動
作が少しずつ繰り返されて、最終的にVCOは、基準信
号に、正確に位相の合うクロックを生成する。この状態
をロックと呼んでいる。
としてVCOに与えられる。VCOは、補正値によっ
て、基準信号に近づくように周波数が制御され、この動
作が少しずつ繰り返されて、最終的にVCOは、基準信
号に、正確に位相の合うクロックを生成する。この状態
をロックと呼んでいる。
【0006】そして、ロック中でも何らかの原因でVC
Oが落ちつかなくなっても、再び合うように動作を続け
る。このようなPLLの手法に従って、PLL回路は、
クロックが重畳されたデータ列信号(例えばCD,M
D,DAT,DCC等のディジタル・オーディオ機器間
でのデータ信号の授受に用いられるディジタル・オーデ
ィオ・インターフェース信号(DAI信号)等)を受信
し、これを復調するために、受信データ列信号に位相と
周波数が同期した復調クロックを発生する。
Oが落ちつかなくなっても、再び合うように動作を続け
る。このようなPLLの手法に従って、PLL回路は、
クロックが重畳されたデータ列信号(例えばCD,M
D,DAT,DCC等のディジタル・オーディオ機器間
でのデータ信号の授受に用いられるディジタル・オーデ
ィオ・インターフェース信号(DAI信号)等)を受信
し、これを復調するために、受信データ列信号に位相と
周波数が同期した復調クロックを発生する。
【0007】以下、従来のPLL回路の一例について、
図面を参照しながら説明する。図15は従来の復調クロ
ック発生用のPLL回路の例を示す図である。図15に
おいて、140は電圧制御発振回路であり、印加される
電圧に応じた周波数の信号を発生する。
図面を参照しながら説明する。図15は従来の復調クロ
ック発生用のPLL回路の例を示す図である。図15に
おいて、140は電圧制御発振回路であり、印加される
電圧に応じた周波数の信号を発生する。
【0008】1510は電圧制御発振回路140の出力
を分周する分周回路であり、この分周回路1510の出
力が復調クロック152である。110は位相比較器で
あり、受信したデータ列信号100を基準入力とし、分
周回路1510の出力である復調クロック152を可変
入力として両者の位相を比較し、データ列信号100に
対して復調クロック152の位相が進んだ場合に制御信
号DP 112を出力し、逆に、データ列信号100に対
して復調クロック152の位相が遅れた場合に制御信号
UP 111を出力する。
を分周する分周回路であり、この分周回路1510の出
力が復調クロック152である。110は位相比較器で
あり、受信したデータ列信号100を基準入力とし、分
周回路1510の出力である復調クロック152を可変
入力として両者の位相を比較し、データ列信号100に
対して復調クロック152の位相が進んだ場合に制御信
号DP 112を出力し、逆に、データ列信号100に対
して復調クロック152の位相が遅れた場合に制御信号
UP 111を出力する。
【0009】1500はチャージ・ポンプであり、位相
比較器110の出力である制御信号UP 111によっ
て、電圧制御発振回路140の制御電圧131を上げる
ように動作し、一方、位相比較器110の出力である制
御信号DP 112によって、電圧制御発振回路140の
制御電圧131を下げるように動作する。
比較器110の出力である制御信号UP 111によっ
て、電圧制御発振回路140の制御電圧131を上げる
ように動作し、一方、位相比較器110の出力である制
御信号DP 112によって、電圧制御発振回路140の
制御電圧131を下げるように動作する。
【0010】130はループ・フィルタであり、チャー
ジ・ポンプ1500の動作による電圧変化を平滑化し、
電圧制御発振回路140に直流電圧を制御電圧131と
して印加する。
ジ・ポンプ1500の動作による電圧変化を平滑化し、
電圧制御発振回路140に直流電圧を制御電圧131と
して印加する。
【0011】上述のように構成された復調クロック発生
用のPLL回路は、データ列信号100に対して復調ク
ロック152の位相が遅れた時には、位相比較器110
の制御信号UP 111が出力され、これによって、チャ
ージ・ポンプ1500は電圧制御発振回路140の制御
電圧131を上げるよう動作する。
用のPLL回路は、データ列信号100に対して復調ク
ロック152の位相が遅れた時には、位相比較器110
の制御信号UP 111が出力され、これによって、チャ
ージ・ポンプ1500は電圧制御発振回路140の制御
電圧131を上げるよう動作する。
【0012】ループ・フィルタ130はチャージ・ポン
プ1500の動作による急激な電圧上昇変化を平滑化し
て電圧制御発振回路140への制御電圧131を上昇さ
せ、これによって、電圧制御発振回路140の発振周波
数が上がり、復調クロック152の位相が進むように動
作する。
プ1500の動作による急激な電圧上昇変化を平滑化し
て電圧制御発振回路140への制御電圧131を上昇さ
せ、これによって、電圧制御発振回路140の発振周波
数が上がり、復調クロック152の位相が進むように動
作する。
【0013】逆に、データ列信号100に対して復調ク
ロック152の位相が進んだ時には、位相比較器110
の制御信号DP 112が出力され、これによって、チャ
ージ・ポンプ1500は電圧制御発振回路140の制御
電圧131を下げるように動作する。
ロック152の位相が進んだ時には、位相比較器110
の制御信号DP 112が出力され、これによって、チャ
ージ・ポンプ1500は電圧制御発振回路140の制御
電圧131を下げるように動作する。
【0014】ループ・フィルタ130はチャージ・ポン
プ1500の動作による急激な電圧下降変化を平滑化し
て電圧制御発振回路140への制御電圧131を下降さ
せ、これによって、電圧制御発振回路140の発振周波
数が下がり、復調クロック152の位相が遅れるように
動作する。
プ1500の動作による急激な電圧下降変化を平滑化し
て電圧制御発振回路140への制御電圧131を下降さ
せ、これによって、電圧制御発振回路140の発振周波
数が下がり、復調クロック152の位相が遅れるように
動作する。
【0015】このように、復調クロック152とデータ
列信号100との位相差が減少するように動作し、位相
差がなくなるとループ・フィルタ130の出力直流電圧
が一定となる。この状態をロック状態と呼び、ロック状
態に引き込まれるまでの過程で、位相差が変化している
状態をアンロック状態と呼ぶ。
列信号100との位相差が減少するように動作し、位相
差がなくなるとループ・フィルタ130の出力直流電圧
が一定となる。この状態をロック状態と呼び、ロック状
態に引き込まれるまでの過程で、位相差が変化している
状態をアンロック状態と呼ぶ。
【0016】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のPLL回路では、以下のような問題点を有し
ていた。
うな従来のPLL回路では、以下のような問題点を有し
ていた。
【0017】IEC−958規格「Digital audio inte
rface 」で規定されたディジタル・オーディオ・インタ
ーフェース信号(DAI信号)のように、クロックが重
畳された受信データ列信号(自己同期伝送方式の信号)
を復調するには、データ列信号からクロック成分を抽出
し、抽出したクロック成分に基づいて発生した復調クロ
ックによりデータを読み取る必要がある。
rface 」で規定されたディジタル・オーディオ・インタ
ーフェース信号(DAI信号)のように、クロックが重
畳された受信データ列信号(自己同期伝送方式の信号)
を復調するには、データ列信号からクロック成分を抽出
し、抽出したクロック成分に基づいて発生した復調クロ
ックによりデータを読み取る必要がある。
【0018】一方、データを読み取るには、一般的に、
データ列信号の最大繰り返し周波数の2倍の周波数で、
かつ、データ列信号と所定の位相関係の復調クロックが
必要となる。
データ列信号の最大繰り返し周波数の2倍の周波数で、
かつ、データ列信号と所定の位相関係の復調クロックが
必要となる。
【0019】このために、PLL回路の位相比較器に対
して、基準入力としてデータ列信号を入力し、また、可
変入力として、電圧制御発振回路の出力信号をデータ列
信号の最大繰り返し周波数の2倍の周波数となるよう分
周した復調クロックを入力し、位相比較器の出力により
チャージ・ポンプ及びローパス・フィルタを介して電圧
制御発振回路を制御し、データ列信号に位相の一致した
復調クロックを電圧制御発振回路に発生させることが行
われている。
して、基準入力としてデータ列信号を入力し、また、可
変入力として、電圧制御発振回路の出力信号をデータ列
信号の最大繰り返し周波数の2倍の周波数となるよう分
周した復調クロックを入力し、位相比較器の出力により
チャージ・ポンプ及びローパス・フィルタを介して電圧
制御発振回路を制御し、データ列信号に位相の一致した
復調クロックを電圧制御発振回路に発生させることが行
われている。
【0020】ところが、位相比較器の基準入力であるデ
ータ列信号の周波数と可変入力である復調クロックの周
波数とが離れ過ぎることにより、両周波数の差が周波数
引き込み範囲(キャプチャレンジ)と呼ばれる所定範囲
内でなくなった場合、位相比較器による電圧制御発振回
路の制御は、復調クロックとデータ列信号との位相差が
減少する方向に行われなくなり、いつまでもPLL回路
は位相ロック状態にならないという問題点を有してい
た。
ータ列信号の周波数と可変入力である復調クロックの周
波数とが離れ過ぎることにより、両周波数の差が周波数
引き込み範囲(キャプチャレンジ)と呼ばれる所定範囲
内でなくなった場合、位相比較器による電圧制御発振回
路の制御は、復調クロックとデータ列信号との位相差が
減少する方向に行われなくなり、いつまでもPLL回路
は位相ロック状態にならないという問題点を有してい
た。
【0021】以上のような問題は、PLL回路の周波数
引き込み範囲(キャプチャレンジ)を拡大することによ
って解決することができるが、従来のように位相比較器
のみで制御を行うPLL回路には、これを満足させるの
に十分な周波数引き込み能力を持ったものが無かった。
引き込み範囲(キャプチャレンジ)を拡大することによ
って解決することができるが、従来のように位相比較器
のみで制御を行うPLL回路には、これを満足させるの
に十分な周波数引き込み能力を持ったものが無かった。
【0022】本発明は、上記従来の問題点を解決するも
のであり、周波数引き込み能力を向上させて、従来に比
べて、実質的なキャプチャレンジを拡大することがで
き、位相ロック状態になるデータ列信号と復調クロック
との周波数差を拡大することができるPLL回路を提供
することを目的とする。
のであり、周波数引き込み能力を向上させて、従来に比
べて、実質的なキャプチャレンジを拡大することがで
き、位相ロック状態になるデータ列信号と復調クロック
との周波数差を拡大することができるPLL回路を提供
することを目的とする。
【0023】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に記載のPLL回路は、位相比較
器により、入力されたデータ列信号と電圧制御発振回路
の発振周波数を基に生成された復調クロックとの位相を
比較し、検出した位相差に基づいて、前記電圧制御発振
回路の発振を制御し、前記データ列信号に位相と周波数
が同期した前記復調クロックを出力するPLL回路にお
いて、前記電圧制御発振回路の発振周波数を基に生成さ
れ前記復調クロックとは別の比較クロックと前記データ
列信号とに基づいて、前記電圧制御発振回路の発振周波
数に応じた信号を出力する周波数検出器と、前記位相比
較器の出力信号と前記周波数検出器の出力信号とを多重
化する多重化手段とを設け、前記多重化手段を、前記多
重化により得られた前記復調クロックとデータ列信号と
の周波数差および位相差に応じて、前記電圧制御発振回
路の発振を制御するよう構成する。
に、本発明の請求項1に記載のPLL回路は、位相比較
器により、入力されたデータ列信号と電圧制御発振回路
の発振周波数を基に生成された復調クロックとの位相を
比較し、検出した位相差に基づいて、前記電圧制御発振
回路の発振を制御し、前記データ列信号に位相と周波数
が同期した前記復調クロックを出力するPLL回路にお
いて、前記電圧制御発振回路の発振周波数を基に生成さ
れ前記復調クロックとは別の比較クロックと前記データ
列信号とに基づいて、前記電圧制御発振回路の発振周波
数に応じた信号を出力する周波数検出器と、前記位相比
較器の出力信号と前記周波数検出器の出力信号とを多重
化する多重化手段とを設け、前記多重化手段を、前記多
重化により得られた前記復調クロックとデータ列信号と
の周波数差および位相差に応じて、前記電圧制御発振回
路の発振を制御するよう構成する。
【0024】請求項2に記載のPLL回路は、位相比較
器により、入力されたデータ列信号と電圧制御発振回路
の発振周波数を基に生成された復調クロックとの位相を
比較し、検出した位相差に基づいて、前記電圧制御発振
回路の発振を制御し、前記データ列信号に位相と周波数
が同期した前記復調クロックを出力するPLL回路にお
いて、前記電圧制御発振回路の発振周波数を基に生成さ
れ前記復調クロックとは別の比較クロックと前記データ
列信号とに基づいて、前記電圧制御発振回路の発振周波
数に応じた信号を出力する周波数検出器と、前記復調ク
ロックとデータ列信号との位相が同期したことを検出し
て、データの復調が可能なロック状態であると判定する
ロック検出手段と、前記ロック検出手段の判定に基づい
て、前記位相比較器の出力信号と前記周波数検出器の出
力信号とを多重化する多重化手段とを設け、前記多重化
手段を、前記ロック検出手段が前記ロック状態と判定し
た場合には、前記多重化を行わず、前記復調クロックと
データ列信号との位相差に応じた前記位相比較器の出力
信号によって、前記電圧制御発振回路の発振を制御する
よう構成し、前記ロック検出手段が前記ロック状態とは
逆のアンロック状態と判定した場合には、前記多重化を
行い、前記復調クロックとデータ列信号との周波数差お
よび位相差に応じて、前記電圧制御発振回路の発振を制
御するよう構成する。
器により、入力されたデータ列信号と電圧制御発振回路
の発振周波数を基に生成された復調クロックとの位相を
比較し、検出した位相差に基づいて、前記電圧制御発振
回路の発振を制御し、前記データ列信号に位相と周波数
が同期した前記復調クロックを出力するPLL回路にお
いて、前記電圧制御発振回路の発振周波数を基に生成さ
れ前記復調クロックとは別の比較クロックと前記データ
列信号とに基づいて、前記電圧制御発振回路の発振周波
数に応じた信号を出力する周波数検出器と、前記復調ク
ロックとデータ列信号との位相が同期したことを検出し
て、データの復調が可能なロック状態であると判定する
ロック検出手段と、前記ロック検出手段の判定に基づい
て、前記位相比較器の出力信号と前記周波数検出器の出
力信号とを多重化する多重化手段とを設け、前記多重化
手段を、前記ロック検出手段が前記ロック状態と判定し
た場合には、前記多重化を行わず、前記復調クロックと
データ列信号との位相差に応じた前記位相比較器の出力
信号によって、前記電圧制御発振回路の発振を制御する
よう構成し、前記ロック検出手段が前記ロック状態とは
逆のアンロック状態と判定した場合には、前記多重化を
行い、前記復調クロックとデータ列信号との周波数差お
よび位相差に応じて、前記電圧制御発振回路の発振を制
御するよう構成する。
【0025】請求項3に記載のPLL回路は、請求項1
または請求項2に記載の周波数検出器を、データ列信号
に周期的に現れるデータのシンクパタンを検出するシン
ク検出手段と、電圧制御発振回路の出力信号を分周し、
前記データ列信号にシンクパタンの現れる周期に対応し
た周期のクロックを生成する分周回路と、前記分周回路
の出力信号を可変入力とし前記シンク検出手段の出力信
号を基準入力として、両者の周波数と位相を比較する周
波数位相比較器とで構成し、前記周波数位相比較器を、
前記分周回路の出力信号と前記シンク検出手段の出力信
号との周波数差および位相差に応じた信号を出力するよ
う構成する。
または請求項2に記載の周波数検出器を、データ列信号
に周期的に現れるデータのシンクパタンを検出するシン
ク検出手段と、電圧制御発振回路の出力信号を分周し、
前記データ列信号にシンクパタンの現れる周期に対応し
た周期のクロックを生成する分周回路と、前記分周回路
の出力信号を可変入力とし前記シンク検出手段の出力信
号を基準入力として、両者の周波数と位相を比較する周
波数位相比較器とで構成し、前記周波数位相比較器を、
前記分周回路の出力信号と前記シンク検出手段の出力信
号との周波数差および位相差に応じた信号を出力するよ
う構成する。
【0026】請求項4に記載のPLL回路は、請求項1
または請求項2に記載の周波数検出器を、データ列信号
に周期的に現れるデータのシンクパタンを検出するシン
ク検出手段と、電圧制御発振回路の出力信号を分周し、
前記データ列信号にシンクパタンの現れる周期に対応し
た周期のクロックを生成する分周回路と、前記分周回路
の出力信号と前記シンク検出手段の出力信号のどちらか
一方を可変入力とし他方を基準入力として、両者の周波
数と位相を比較する周波数位相比較器と、前記電圧制御
発振回路の発振周波数が所定範囲内であるかどうかを判
定する周波数引き込み判定手段とで構成し、前記周波数
位相比較器を、前記周波数引き込み判定手段が前記電圧
制御発振回路の発振周波数が所定範囲外であると判定し
た場合には、前記シンク検出手段の出力信号を前記可変
入力とするとともに前記分周回路の出力信号を前記基準
入力とし、前記周波数引き込み判定手段が前記電圧制御
発振回路の発振周波数が所定範囲内であると判定した場
合には、前記分周回路の出力信号を前記可変入力とする
とともに前記シンク検出手段の出力信号を前記基準入力
として、前記分周回路の出力信号と前記シンク検出手段
の出力信号との周波数差および位相差に応じた信号を出
力するよう構成する。
または請求項2に記載の周波数検出器を、データ列信号
に周期的に現れるデータのシンクパタンを検出するシン
ク検出手段と、電圧制御発振回路の出力信号を分周し、
前記データ列信号にシンクパタンの現れる周期に対応し
た周期のクロックを生成する分周回路と、前記分周回路
の出力信号と前記シンク検出手段の出力信号のどちらか
一方を可変入力とし他方を基準入力として、両者の周波
数と位相を比較する周波数位相比較器と、前記電圧制御
発振回路の発振周波数が所定範囲内であるかどうかを判
定する周波数引き込み判定手段とで構成し、前記周波数
位相比較器を、前記周波数引き込み判定手段が前記電圧
制御発振回路の発振周波数が所定範囲外であると判定し
た場合には、前記シンク検出手段の出力信号を前記可変
入力とするとともに前記分周回路の出力信号を前記基準
入力とし、前記周波数引き込み判定手段が前記電圧制御
発振回路の発振周波数が所定範囲内であると判定した場
合には、前記分周回路の出力信号を前記可変入力とする
とともに前記シンク検出手段の出力信号を前記基準入力
として、前記分周回路の出力信号と前記シンク検出手段
の出力信号との周波数差および位相差に応じた信号を出
力するよう構成する。
【0027】請求項5に記載のPLL回路は、請求項1
または請求項2に記載の周波数検出器に、電圧制御発振
回路の出力信号に基づく比較クロックにより、データ列
信号の反転周期を計数する計数手段を設け、前記周波数
検出器を、前記計数手段による計数値が、前記データ列
信号の最大反転周期における期待計数値より大きい場合
には、前記電圧制御発振回路の発振周波数を下げるため
の信号を出力するよう構成する。
または請求項2に記載の周波数検出器に、電圧制御発振
回路の出力信号に基づく比較クロックにより、データ列
信号の反転周期を計数する計数手段を設け、前記周波数
検出器を、前記計数手段による計数値が、前記データ列
信号の最大反転周期における期待計数値より大きい場合
には、前記電圧制御発振回路の発振周波数を下げるため
の信号を出力するよう構成する。
【0028】請求項6に記載のPLL回路は、請求項1
または請求項2に記載の周波数検出器に、電圧制御発振
回路の出力信号に基づく比較クロックにより、データ列
信号の反転周期を計数する計数手段と、シンク検出手段
によるシンクパタンの検出により計数値がリセットさ
れ、前記比較クロックにより計数し、前記計数値が0か
ら予め定められた値となるまでの期間をシンク期間と
し、このシンク期間を示す信号を生成するシンク窓信号
生成手段とを設け、前記周波数検出器を、前記計数手段
による計数値が、前記シンク期間以外で前記データ列信
号の最大反転周期における期待計数値より大きい場合に
は、前記電圧制御発振回路の発振周波数を下げるための
信号を出力するよう構成する。
または請求項2に記載の周波数検出器に、電圧制御発振
回路の出力信号に基づく比較クロックにより、データ列
信号の反転周期を計数する計数手段と、シンク検出手段
によるシンクパタンの検出により計数値がリセットさ
れ、前記比較クロックにより計数し、前記計数値が0か
ら予め定められた値となるまでの期間をシンク期間と
し、このシンク期間を示す信号を生成するシンク窓信号
生成手段とを設け、前記周波数検出器を、前記計数手段
による計数値が、前記シンク期間以外で前記データ列信
号の最大反転周期における期待計数値より大きい場合に
は、前記電圧制御発振回路の発振周波数を下げるための
信号を出力するよう構成する。
【0029】請求項7に記載のPLL回路は、請求項1
または請求項2に記載の周波数検出器に、電圧制御発振
回路の出力信号に基づく比較クロックにより、データ列
信号の反転周期を計数する計数手段を設け、前記周波数
検出器を、前記計数手段による計数値が、前記データ列
信号の最小反転周期における期待計数値より小さい場合
には、前記電圧制御発振回路の発振周波数を上げるため
の信号を出力するよう構成する。
または請求項2に記載の周波数検出器に、電圧制御発振
回路の出力信号に基づく比較クロックにより、データ列
信号の反転周期を計数する計数手段を設け、前記周波数
検出器を、前記計数手段による計数値が、前記データ列
信号の最小反転周期における期待計数値より小さい場合
には、前記電圧制御発振回路の発振周波数を上げるため
の信号を出力するよう構成する。
【0030】請求項8に記載のPLL回路は、請求項3
または請求項4に記載のシンク検出手段に、電圧制御発
振回路の出力信号に基づく比較クロックにより、データ
列信号の反転周期を計数する計数手段を設け、前記シン
ク検出手段を、前記計数手段による計数値が、前記デー
タ列信号の最大反転周期における期待計数値以上の場合
には、前記データ列信号のシンクパタンであると判定し
て、このシンクパタンを検出するよう構成する。
または請求項4に記載のシンク検出手段に、電圧制御発
振回路の出力信号に基づく比較クロックにより、データ
列信号の反転周期を計数する計数手段を設け、前記シン
ク検出手段を、前記計数手段による計数値が、前記デー
タ列信号の最大反転周期における期待計数値以上の場合
には、前記データ列信号のシンクパタンであると判定し
て、このシンクパタンを検出するよう構成する。
【0031】請求項9に記載のPLL回路は、請求項3
または請求項4に記載のシンク検出手段に、電圧制御発
振回路の出力信号に基づく比較クロックにより、データ
列信号の反転周期を計数する計数手段と、シンク検出時
に計数値がリセットされ、前記比較クロックにより計数
し、前記計数値が0から予め定められた値となるまでの
期間をシンク検出停止期間とし、このシンク検出停止期
間を示す信号を生成するマスク信号生成手段とを設け、
前記シンク検出手段を、前記計数手段による計数値が、
前記シンク検出停止期間以外で前記データ列信号の最大
反転周期における期待計数値以上の場合には、前記デー
タ列信号のシンクパタンであると判定して、このシンク
パタンを検出するよう構成する。
または請求項4に記載のシンク検出手段に、電圧制御発
振回路の出力信号に基づく比較クロックにより、データ
列信号の反転周期を計数する計数手段と、シンク検出時
に計数値がリセットされ、前記比較クロックにより計数
し、前記計数値が0から予め定められた値となるまでの
期間をシンク検出停止期間とし、このシンク検出停止期
間を示す信号を生成するマスク信号生成手段とを設け、
前記シンク検出手段を、前記計数手段による計数値が、
前記シンク検出停止期間以外で前記データ列信号の最大
反転周期における期待計数値以上の場合には、前記デー
タ列信号のシンクパタンであると判定して、このシンク
パタンを検出するよう構成する。
【0032】請求項10に記載のPLL回路は、請求項
4に記載の周波数引き込み判定手段を、データ列信号の
シンクパタンの検出が正しい周期で行われているかどう
かを検出し、前記シンクパタンの検出が正しい周期で行
われていない場合には、電圧制御発振回路の発振周波数
が所定範囲外であると判定し、前記シンクパタンの検出
が正しい周期で行われている場合には、電圧制御発振回
路の発振周波数が所定範囲内であると判定するよう構成
する。
4に記載の周波数引き込み判定手段を、データ列信号の
シンクパタンの検出が正しい周期で行われているかどう
かを検出し、前記シンクパタンの検出が正しい周期で行
われていない場合には、電圧制御発振回路の発振周波数
が所定範囲外であると判定し、前記シンクパタンの検出
が正しい周期で行われている場合には、電圧制御発振回
路の発振周波数が所定範囲内であると判定するよう構成
する。
【0033】請求項11に記載のPLL回路は、請求項
4に記載の周波数引き込み判定手段に、電圧制御発振回
路の出力信号に基づく比較クロックにより、データ列信
号の反転周期を計数する計数手段を備え、前記周波数引
き込み判定手段を、前記計数手段による計数値が、前記
データ列信号の最大反転周期における期待計数値より大
きい場合には、前記電圧制御発振回路の発振周波数が所
定の周波数より高いと判定し、前記計数手段による計数
値が、前記データ列信号の最小反転周期における期待計
数値より小さい場合には、前記電圧制御発振回路の発振
周波数が所定の周波数より低いと判定して、前記電圧制
御発振回路の発振周波数が所定範囲外であると判定する
よう構成する。
4に記載の周波数引き込み判定手段に、電圧制御発振回
路の出力信号に基づく比較クロックにより、データ列信
号の反転周期を計数する計数手段を備え、前記周波数引
き込み判定手段を、前記計数手段による計数値が、前記
データ列信号の最大反転周期における期待計数値より大
きい場合には、前記電圧制御発振回路の発振周波数が所
定の周波数より高いと判定し、前記計数手段による計数
値が、前記データ列信号の最小反転周期における期待計
数値より小さい場合には、前記電圧制御発振回路の発振
周波数が所定の周波数より低いと判定して、前記電圧制
御発振回路の発振周波数が所定範囲外であると判定する
よう構成する。
【0034】請求項12に記載のPLL回路は、請求項
4に記載の周波数引き込み判定手段に、電圧制御発振回
路の出力信号に基づく比較クロックにより、データ列信
号の反転周期を計数する計数手段と、シンク検出手段に
よるシンクパタンの検出により計数値がリセットされ、
前記比較ロックにより計数し、前記計数値が0から予め
定められた値となるまでの期間をシンク期間とし、この
シンク期間を示す信号を生成するシンク窓信号生成手段
とを備え、前記周波数引き込み判定手段を、前記計数手
段による計数値が、前記シンク期間以外で前記データ列
信号の最大反転周期における期待計数値より大きい場合
には、前記電圧制御発振回路の発振周波数が所定の周波
数より高いと判定し、前記計数手段による計数値が、前
記シンク期間以外で前記データ列信号の最小反転周期に
おける期待計数値より小さい場合には、前記電圧制御発
振回路の発振周波数が所定の周波数より低いと判定し
て、前記電圧制御発振回路の発振周波数が所定範囲外で
あると判定するよう構成する。
4に記載の周波数引き込み判定手段に、電圧制御発振回
路の出力信号に基づく比較クロックにより、データ列信
号の反転周期を計数する計数手段と、シンク検出手段に
よるシンクパタンの検出により計数値がリセットされ、
前記比較ロックにより計数し、前記計数値が0から予め
定められた値となるまでの期間をシンク期間とし、この
シンク期間を示す信号を生成するシンク窓信号生成手段
とを備え、前記周波数引き込み判定手段を、前記計数手
段による計数値が、前記シンク期間以外で前記データ列
信号の最大反転周期における期待計数値より大きい場合
には、前記電圧制御発振回路の発振周波数が所定の周波
数より高いと判定し、前記計数手段による計数値が、前
記シンク期間以外で前記データ列信号の最小反転周期に
おける期待計数値より小さい場合には、前記電圧制御発
振回路の発振周波数が所定の周波数より低いと判定し
て、前記電圧制御発振回路の発振周波数が所定範囲外で
あると判定するよう構成する。
【0035】請求項13に記載のPLL回路は、請求項
1に記載の多重化手段を、所定の制御信号の指示に基づ
き、前記制御信号が多重化の禁止を指示する場合には、
復調クロックとデータ列信号との位相差に応じた位相比
較器の出力信号のみによって、電圧制御発振回路の発振
を制御し、前記制御信号が多重化を指示する場合には、
前記位相比較器の出力信号と前記周波数検出器の出力信
号とを多重化して、前記復調クロックとデータ列信号と
の周波数差および位相差に応じて、電圧制御発振回路の
発振を制御するよう構成する。
1に記載の多重化手段を、所定の制御信号の指示に基づ
き、前記制御信号が多重化の禁止を指示する場合には、
復調クロックとデータ列信号との位相差に応じた位相比
較器の出力信号のみによって、電圧制御発振回路の発振
を制御し、前記制御信号が多重化を指示する場合には、
前記位相比較器の出力信号と前記周波数検出器の出力信
号とを多重化して、前記復調クロックとデータ列信号と
の周波数差および位相差に応じて、電圧制御発振回路の
発振を制御するよう構成する。
【0036】請求項14に記載のPLL回路は、請求項
2に記載の多重化手段を、所定の制御信号の指示に基づ
き、前記制御信号が多重化の禁止を指示する場合には、
復調クロックとデータ列信号との位相差に応じた位相比
較器の出力信号のみによって、電圧制御発振回路の発振
を制御し、前記制御信号が多重化を指示する場合には、
ロック検出手段の判定結果に基づいて、アンロック時に
は、前記位相比較器の出力信号と前記周波数検出器の出
力信号とを多重化して、前記電圧制御発振回路の発振を
制御し、ロック時には、前記位相比較器の出力信号によ
って、前記電圧制御発振回路の発振を制御するよう構成
する。
2に記載の多重化手段を、所定の制御信号の指示に基づ
き、前記制御信号が多重化の禁止を指示する場合には、
復調クロックとデータ列信号との位相差に応じた位相比
較器の出力信号のみによって、電圧制御発振回路の発振
を制御し、前記制御信号が多重化を指示する場合には、
ロック検出手段の判定結果に基づいて、アンロック時に
は、前記位相比較器の出力信号と前記周波数検出器の出
力信号とを多重化して、前記電圧制御発振回路の発振を
制御し、ロック時には、前記位相比較器の出力信号によ
って、前記電圧制御発振回路の発振を制御するよう構成
する。
【0037】
【作用】請求項1の構成によると、位相比較器の出力信
号に周波数検出器の出力信号を多重化し、位相比較器の
出力信号によって、復調クロックとデータ列信号との位
相差に応じたループの制御を行い、周波数検出器の出力
信号によって、復調クロックとデータ列信号との周波数
差に応じたループの制御を行う。
号に周波数検出器の出力信号を多重化し、位相比較器の
出力信号によって、復調クロックとデータ列信号との位
相差に応じたループの制御を行い、周波数検出器の出力
信号によって、復調クロックとデータ列信号との周波数
差に応じたループの制御を行う。
【0038】請求項2の構成によると、ロック検出手段
の判定結果に基づいて、アンロック状態であると判定さ
れた場合には、位相比較器の出力信号に周波数検出器の
出力信号を多重化し、位相比較器の出力信号によって、
復調クロックとデータ列信号との位相差に応じたループ
の制御を行い、周波数検出器の出力信号によって、復調
クロックとデータ列信号との周波数差に応じたループの
制御を行う。
の判定結果に基づいて、アンロック状態であると判定さ
れた場合には、位相比較器の出力信号に周波数検出器の
出力信号を多重化し、位相比較器の出力信号によって、
復調クロックとデータ列信号との位相差に応じたループ
の制御を行い、周波数検出器の出力信号によって、復調
クロックとデータ列信号との周波数差に応じたループの
制御を行う。
【0039】ロック検出手段の判定結果に基づいて、ロ
ック状態であると判定された場合には、位相比較器の出
力信号のみによって、復調クロックとデータ列信号との
位相差に応じたループの制御を行う。
ック状態であると判定された場合には、位相比較器の出
力信号のみによって、復調クロックとデータ列信号との
位相差に応じたループの制御を行う。
【0040】請求項3の構成によると、請求項1または
請求項2の周波数検出器が、データ列信号のシンク検出
結果を基準として、シンク検出結果とシンクパタンの現
れる周期に対応した周期のクロックとの周波数差及び位
相差を検出し、これに基づいて、復調クロックとデータ
列信号との周波数差に応じたループの制御を行う。
請求項2の周波数検出器が、データ列信号のシンク検出
結果を基準として、シンク検出結果とシンクパタンの現
れる周期に対応した周期のクロックとの周波数差及び位
相差を検出し、これに基づいて、復調クロックとデータ
列信号との周波数差に応じたループの制御を行う。
【0041】請求項4の構成によると、請求項1または
請求項2の周波数検出器が、周波数引き込み判定手段に
より、電圧制御発振回路の発振周波数が所定範囲内であ
るかどうかを判定した結果に基づいて、電圧制御発振回
路の発振周波数が所定範囲外の場合には、データ列信号
にシンクパタンの現れる周期に対応した周期のクロック
を基準として、シンク検出結果とシンクパタンの現れる
周期に対応した周期のクロックとの周波数差及び位相差
を検出し、これに基づいて、復調クロックとデータ列信
号との周波数差に応じたループの制御を行う。
請求項2の周波数検出器が、周波数引き込み判定手段に
より、電圧制御発振回路の発振周波数が所定範囲内であ
るかどうかを判定した結果に基づいて、電圧制御発振回
路の発振周波数が所定範囲外の場合には、データ列信号
にシンクパタンの現れる周期に対応した周期のクロック
を基準として、シンク検出結果とシンクパタンの現れる
周期に対応した周期のクロックとの周波数差及び位相差
を検出し、これに基づいて、復調クロックとデータ列信
号との周波数差に応じたループの制御を行う。
【0042】電圧制御発振回路の発振周波数が所定範囲
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出
し、これに基づいて、復調クロックとデータ列信号との
周波数差に応じたループの制御を行う。
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出
し、これに基づいて、復調クロックとデータ列信号との
周波数差に応じたループの制御を行う。
【0043】請求項5の構成によると、請求項1または
請求項2の周波数検出器が、電圧制御発振回路の出力を
タイムベースとしたクロックで、データ列信号の反転周
期を計数し、データ列信号の最大反転周期における期待
計数値CMAX より大きい計数値が現れた場合に、電圧制
御発振回路の発振周波数が高いと判定し、これに基づい
て、電圧制御発振回路の発振周波数を下げる。
請求項2の周波数検出器が、電圧制御発振回路の出力を
タイムベースとしたクロックで、データ列信号の反転周
期を計数し、データ列信号の最大反転周期における期待
計数値CMAX より大きい計数値が現れた場合に、電圧制
御発振回路の発振周波数が高いと判定し、これに基づい
て、電圧制御発振回路の発振周波数を下げる。
【0044】請求項6の構成によると、請求項1または
請求項2の周波数検出器が、電圧制御発振回路の出力を
タイムベースとしたクロックで、データ列信号の反転周
期を計数し、データ列信号の最大反転周期における期待
計数値CMAX より大きい計数値がシンク期間以外に現れ
た場合に、電圧制御発振回路の発振周波数が高いと判定
し、これに基づいて、電圧制御発振回路の発振周波数を
下げる。
請求項2の周波数検出器が、電圧制御発振回路の出力を
タイムベースとしたクロックで、データ列信号の反転周
期を計数し、データ列信号の最大反転周期における期待
計数値CMAX より大きい計数値がシンク期間以外に現れ
た場合に、電圧制御発振回路の発振周波数が高いと判定
し、これに基づいて、電圧制御発振回路の発振周波数を
下げる。
【0045】請求項7の構成によると、請求項1または
請求項2の周波数検出器が、電圧制御発振回路の出力を
タイムベースとしたクロックで、データ列信号の反転周
期を計数し、データ列信号の最小反転周期における期待
計数値CMIN より小さい計数値が現れた場合に、電圧制
御発振回路の発振周波数が低いと判定し、これに基づい
て、電圧制御発振回路の発振周波数を上げる。
請求項2の周波数検出器が、電圧制御発振回路の出力を
タイムベースとしたクロックで、データ列信号の反転周
期を計数し、データ列信号の最小反転周期における期待
計数値CMIN より小さい計数値が現れた場合に、電圧制
御発振回路の発振周波数が低いと判定し、これに基づい
て、電圧制御発振回路の発振周波数を上げる。
【0046】請求項8の構成によると、請求項3または
請求項4のシンク検出手段が、電圧制御発振回路の出力
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値が現れた場合に、デー
タ列信号のシンクパタンであると判定して検出し、周波
数検出器が、シンク検出結果とシンクパタンの現れる周
期に対応した周期のクロックとの周波数差及び位相差を
検出し、これに基づいて、復調クロックとデータ列信号
との周波数差に応じたループの制御を行う。
請求項4のシンク検出手段が、電圧制御発振回路の出力
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値が現れた場合に、デー
タ列信号のシンクパタンであると判定して検出し、周波
数検出器が、シンク検出結果とシンクパタンの現れる周
期に対応した周期のクロックとの周波数差及び位相差を
検出し、これに基づいて、復調クロックとデータ列信号
との周波数差に応じたループの制御を行う。
【0047】請求項9の構成によると、請求項3または
請求項4のシンク検出手段が、電圧制御発振回路の出力
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値が、シンク検出停止期
間以外に現れた場合に、データ列信号のシンクパタンで
あると判定して検出し、周波数検出器が、シンク検出結
果とシンクパタンの現れる周期に対応した周期のクロッ
クとの周波数差及び位相差を検出し、これに基づいて、
復調クロックとデータ列信号との周波数差に応じたルー
プの制御を行う。
請求項4のシンク検出手段が、電圧制御発振回路の出力
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値が、シンク検出停止期
間以外に現れた場合に、データ列信号のシンクパタンで
あると判定して検出し、周波数検出器が、シンク検出結
果とシンクパタンの現れる周期に対応した周期のクロッ
クとの周波数差及び位相差を検出し、これに基づいて、
復調クロックとデータ列信号との周波数差に応じたルー
プの制御を行う。
【0048】請求項10の構成によると、請求項4の周
波数引き込み判定手段が、データ列信号のシンク検出が
正しい周期で行われているかどうかを検出し、シンク検
出が正しい周期で行われていない場合には、電圧制御発
振回路の発振周波数が所定範囲外であると判定する。
波数引き込み判定手段が、データ列信号のシンク検出が
正しい周期で行われているかどうかを検出し、シンク検
出が正しい周期で行われていない場合には、電圧制御発
振回路の発振周波数が所定範囲外であると判定する。
【0049】シンク検出が正しい周期で行われている場
合には、電圧制御発振回路の発振周波数が所定範囲内で
あると判定する。これに基づいて、周波数検出器が、電
圧制御発振回路の発振周波数が所定範囲外の場合には、
データ列信号にシンクパタンの現れる周期に対応した周
期のクロックを基準として、シンク検出結果とシンクパ
タンの現れる周期に対応した周期のクロックとの周波数
差及び位相差を検出することによって、復調クロックと
データ列信号との周波数差に応じたループの制御を行
う。
合には、電圧制御発振回路の発振周波数が所定範囲内で
あると判定する。これに基づいて、周波数検出器が、電
圧制御発振回路の発振周波数が所定範囲外の場合には、
データ列信号にシンクパタンの現れる周期に対応した周
期のクロックを基準として、シンク検出結果とシンクパ
タンの現れる周期に対応した周期のクロックとの周波数
差及び位相差を検出することによって、復調クロックと
データ列信号との周波数差に応じたループの制御を行
う。
【0050】電圧制御発振回路の発振周波数が所定範囲
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出す
ることによって、復調クロックとデータ列信号との周波
数差に応じたループの制御を行う。
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出す
ることによって、復調クロックとデータ列信号との周波
数差に応じたループの制御を行う。
【0051】請求項11の構成によると、請求項4の周
波数引き込み判定手段が、電圧制御発振回路の出力信号
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値が検出された場合、あ
るいは、データ列信号の最小反転周期における期待計数
値CMIN より小さい計数値が検出された場合に、電圧制
御発振回路の発振周波数が所定範囲外であると判定し、
データ列信号の最大反転周期における期待計数値CMAX
より大きい計数値が検出されず、かつ、データ列信号の
最小反転間隔における期待計数値CMIN より小さい計数
値も検出されない場合に、電圧制御発振回路の発振周波
数が所定範囲内であると判定する。
波数引き込み判定手段が、電圧制御発振回路の出力信号
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値が検出された場合、あ
るいは、データ列信号の最小反転周期における期待計数
値CMIN より小さい計数値が検出された場合に、電圧制
御発振回路の発振周波数が所定範囲外であると判定し、
データ列信号の最大反転周期における期待計数値CMAX
より大きい計数値が検出されず、かつ、データ列信号の
最小反転間隔における期待計数値CMIN より小さい計数
値も検出されない場合に、電圧制御発振回路の発振周波
数が所定範囲内であると判定する。
【0052】これに基づいて、周波数検出器が、電圧制
御発振回路の発振周波数が所定範囲外の場合には、デー
タ列信号にシンクパタンの現れる周期に対応した周期の
クロックを基準として、シンク検出結果とシンクパタン
の現れる周期に対応した周期のクロックとの周波数差及
び位相差を検出することによって、復調クロックとデー
タ列信号との周波数差に応じたループの制御を行う。
御発振回路の発振周波数が所定範囲外の場合には、デー
タ列信号にシンクパタンの現れる周期に対応した周期の
クロックを基準として、シンク検出結果とシンクパタン
の現れる周期に対応した周期のクロックとの周波数差及
び位相差を検出することによって、復調クロックとデー
タ列信号との周波数差に応じたループの制御を行う。
【0053】電圧制御発振回路の発振周波数が所定範囲
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出す
ることによって、復調クロックとデータ列信号との周波
数差に応じたループの制御を行う。
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出す
ることによって、復調クロックとデータ列信号との周波
数差に応じたループの制御を行う。
【0054】請求項12の構成によると、請求項4の周
波数引き込み判定手段が、電圧制御発振回路の出力信号
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値がシンク期間以外で検
出された場合、あるいは、データ列信号の最小反転周期
における期待計数値CMIN より小さい計数値が検出され
た場合に、電圧制御発振回路の発振周波数が所定範囲外
であると判定し、データ列信号の最大反転周期における
期待計数値CMAX より大きい計数値がシンク期間以外で
は検出されず、かつ、データ列信号の最小反転間隔にお
ける期待計数値CMIN より小さい計数値も検出されない
場合に、電圧制御発振回路の発振周波数が所定範囲内で
あると判定する。
波数引き込み判定手段が、電圧制御発振回路の出力信号
をタイムベースとしたクロックで、データ列信号の反転
周期を計数し、データ列信号の最大反転周期における期
待計数値CMAX より大きい計数値がシンク期間以外で検
出された場合、あるいは、データ列信号の最小反転周期
における期待計数値CMIN より小さい計数値が検出され
た場合に、電圧制御発振回路の発振周波数が所定範囲外
であると判定し、データ列信号の最大反転周期における
期待計数値CMAX より大きい計数値がシンク期間以外で
は検出されず、かつ、データ列信号の最小反転間隔にお
ける期待計数値CMIN より小さい計数値も検出されない
場合に、電圧制御発振回路の発振周波数が所定範囲内で
あると判定する。
【0055】これに基づいて、周波数検出器が、電圧制
御発振回路の発振周波数が所定範囲外の場合には、デー
タ列信号にシンクパタンの現れる周期に対応した周期の
クロックを基準として、シンク検出結果とシンクパタン
の現れる周期に対応した周期のクロックとの周波数差及
び位相差を検出することによって、復調クロックとデー
タ列信号との周波数差に応じたループの制御を行う。
御発振回路の発振周波数が所定範囲外の場合には、デー
タ列信号にシンクパタンの現れる周期に対応した周期の
クロックを基準として、シンク検出結果とシンクパタン
の現れる周期に対応した周期のクロックとの周波数差及
び位相差を検出することによって、復調クロックとデー
タ列信号との周波数差に応じたループの制御を行う。
【0056】電圧制御発振回路の発振周波数が所定範囲
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出す
ることによって、復調クロックとデータ列信号との周波
数差に応じたループの制御を行う。
内の場合には、データ列信号のシンク検出結果を基準と
して、シンク検出結果とシンクパタンの現れる周期に対
応した周期のクロックとの周波数差及び位相差を検出す
ることによって、復調クロックとデータ列信号との周波
数差に応じたループの制御を行う。
【0057】請求項13の構成によると、請求項1の多
重化手段が、制御信号が多重化の禁止を指示する場合に
は、位相比較器の出力信号によって、位相差に応じたル
ープの制御を行い、制御信号が多重化を指示する場合に
は、位相比較器の出力信号に、周波数検出器の出力信号
を多重化する。
重化手段が、制御信号が多重化の禁止を指示する場合に
は、位相比較器の出力信号によって、位相差に応じたル
ープの制御を行い、制御信号が多重化を指示する場合に
は、位相比較器の出力信号に、周波数検出器の出力信号
を多重化する。
【0058】位相比較器の出力信号によって、位相差に
応じたループの制御を行い、周波数検出器の出力信号に
よって、周波数差に応じたループの制御を行う。請求項
14の構成によると、請求項2の多重化手段が、制御信
号が多重化の禁止を指示する場合には、位相比較器の出
力信号によって、位相差に応じたループの制御を行い、
制御信号が多重化を指示する場合には、ロック検出手段
の判定結果に基づいて、アンロック状態であると判定さ
れた場合には、位相比較器の出力信号に、周波数検出器
の出力信号を多重化し、位相比較器の出力信号によっ
て、復調クロックとデータ列信号との位相差に応じたル
ープの制御を行い、周波数検出器の出力信号によって、
復調クロックとデータ列信号との周波数差に応じたルー
プの制御を行う。
応じたループの制御を行い、周波数検出器の出力信号に
よって、周波数差に応じたループの制御を行う。請求項
14の構成によると、請求項2の多重化手段が、制御信
号が多重化の禁止を指示する場合には、位相比較器の出
力信号によって、位相差に応じたループの制御を行い、
制御信号が多重化を指示する場合には、ロック検出手段
の判定結果に基づいて、アンロック状態であると判定さ
れた場合には、位相比較器の出力信号に、周波数検出器
の出力信号を多重化し、位相比較器の出力信号によっ
て、復調クロックとデータ列信号との位相差に応じたル
ープの制御を行い、周波数検出器の出力信号によって、
復調クロックとデータ列信号との周波数差に応じたルー
プの制御を行う。
【0059】ロック状態であると判定された場合には、
位相比較器の出力信号によって、復調クロックとデータ
列信号との位相差に応じたループの制御を行う。
位相比較器の出力信号によって、復調クロックとデータ
列信号との位相差に応じたループの制御を行う。
【0060】
【実施例】以下、本発明の実施例のPLL回路につい
て、図面とともに説明する。以下に図面とともに説明す
るPLL回路は、クロックが重畳されたデータ列信号か
ら、このデータ列信号に位相と周波数が同期した復調ク
ロックを抽出する場合に用いられる。
て、図面とともに説明する。以下に図面とともに説明す
るPLL回路は、クロックが重畳されたデータ列信号か
ら、このデータ列信号に位相と周波数が同期した復調ク
ロックを抽出する場合に用いられる。
【0061】尚、本実施例では、簡単のため、例えば図
1において、DAI信号の反転周期を計数する比較クロ
ック(SDTCK)151を、復調クロック(PCK)
152と同じ周波数のクロックであるとして説明する。
1において、DAI信号の反転周期を計数する比較クロ
ック(SDTCK)151を、復調クロック(PCK)
152と同じ周波数のクロックであるとして説明する。
【0062】つまり、分周回路150は、電圧制御発振
回路140の出力信号141を分周して復調クロックを
生成し、これを比較クロック151及び復調クロック1
52として出力しているものとする。ただし、本発明は
本実施例に限ることはなく、DAI信号の反転周期を計
数する比較クロック151は、必ずしも、復調クロック
152と同じ周波数のクロックである必要はない。
回路140の出力信号141を分周して復調クロックを
生成し、これを比較クロック151及び復調クロック1
52として出力しているものとする。ただし、本発明は
本実施例に限ることはなく、DAI信号の反転周期を計
数する比較クロック151は、必ずしも、復調クロック
152と同じ周波数のクロックである必要はない。
【0063】本発明の第1の実施例としてのPLL回路
について説明する。図1は第1の実施例のPLL回路の
構成図である。図1において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、110は、データ列信号1
00と、復調クロック(PCK)152との位相を比較
する位相比較器、111、112は、位相比較器110
の出力信号であり、111は、論理レベル“1”で復調
クロック152の位相遅れを示す制御信号(UP )、1
12は、論理レベル“1”で復調クロック152の位相
進みを示す制御信号(DP )、160は、分周回路15
0の出力である比較クロック151と、データ列信号1
00との関係から、電圧制御発振回路140の発振周波
数に応じた信号を出力する周波数検出器、161、16
2は、周波数検出器160の出力であり、161は、論
理レベル“1”で電圧制御発振回路140の発振周波数
fVCO が低いことを示す制御信号(UF )、162は、
論理レベル“1”で電圧制御発振回路140の発振周波
数fVCO が高いことを示す制御信号(DF )、120
は、位相比較器110の出力信号に、周波数検出器16
0の出力信号を多重化する多重化手段、121は位相比
較出力、130は、位相比較出力121の電圧変化を平
滑化し、電圧制御発振回路140に制御電圧を印加する
ループ・フィルタ、140は電圧制御発振回路である。
について説明する。図1は第1の実施例のPLL回路の
構成図である。図1において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、110は、データ列信号1
00と、復調クロック(PCK)152との位相を比較
する位相比較器、111、112は、位相比較器110
の出力信号であり、111は、論理レベル“1”で復調
クロック152の位相遅れを示す制御信号(UP )、1
12は、論理レベル“1”で復調クロック152の位相
進みを示す制御信号(DP )、160は、分周回路15
0の出力である比較クロック151と、データ列信号1
00との関係から、電圧制御発振回路140の発振周波
数に応じた信号を出力する周波数検出器、161、16
2は、周波数検出器160の出力であり、161は、論
理レベル“1”で電圧制御発振回路140の発振周波数
fVCO が低いことを示す制御信号(UF )、162は、
論理レベル“1”で電圧制御発振回路140の発振周波
数fVCO が高いことを示す制御信号(DF )、120
は、位相比較器110の出力信号に、周波数検出器16
0の出力信号を多重化する多重化手段、121は位相比
較出力、130は、位相比較出力121の電圧変化を平
滑化し、電圧制御発振回路140に制御電圧を印加する
ループ・フィルタ、140は電圧制御発振回路である。
【0064】このように構成されたPLL回路につい
て、詳細な動作説明を以下に行う。図1に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振回路140
の発振周波数fVCO が、目標とする周波数から大きく離
れている場合に、周波数検出器160の出力信号は、電
圧制御発振回路140の発振周波数を上げるように制御
する制御信号(UF )161、または、電圧制御発振回
路140の発振周波数を下げるように制御する制御信号
(DF )162のどちらか一方が論理レベル“1”とな
り、これに基づいて、多重化手段120は、位相比較器
110の出力信号111、112に、周波数検出器16
0の出力信号161、162を多重化し、位相比較出力
121を出力する。
て、詳細な動作説明を以下に行う。図1に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振回路140
の発振周波数fVCO が、目標とする周波数から大きく離
れている場合に、周波数検出器160の出力信号は、電
圧制御発振回路140の発振周波数を上げるように制御
する制御信号(UF )161、または、電圧制御発振回
路140の発振周波数を下げるように制御する制御信号
(DF )162のどちらか一方が論理レベル“1”とな
り、これに基づいて、多重化手段120は、位相比較器
110の出力信号111、112に、周波数検出器16
0の出力信号161、162を多重化し、位相比較出力
121を出力する。
【0065】上述の動作を、復調クロック152の周波
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器160の出力信号
161、162に反映されるまで(即ち、周波数検出器
160の出力信号161、162の両方が定常的に論理
レベル“0”となるまで)繰り返す。
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器160の出力信号
161、162に反映されるまで(即ち、周波数検出器
160の出力信号161、162の両方が定常的に論理
レベル“0”となるまで)繰り返す。
【0066】こうして、復調クロック152の周波数f
PCK が、PLL回路の周波数引き込み範囲(キャプチャ
レンジ)内となれば、以降、従来の復調クロック発生用
のPLL回路と全く同様の動作をする。
PCK が、PLL回路の周波数引き込み範囲(キャプチャ
レンジ)内となれば、以降、従来の復調クロック発生用
のPLL回路と全く同様の動作をする。
【0067】つまり、復調クロック152とデータ列信
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧1
31が一定となり、この時点で復調クロック152は、
データ列信号100の最大繰り返し周波数fMAX の2倍
の周波数で、かつ、データ列信号100と所定の位相関
係となって安定する。
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧1
31が一定となり、この時点で復調クロック152は、
データ列信号100の最大繰り返し周波数fMAX の2倍
の周波数で、かつ、データ列信号100と所定の位相関
係となって安定する。
【0068】本発明の第2の実施例としてのPLL回路
について説明する。図2は第2の実施例のPLL回路の
構成図である。図2において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、110は、データ列信号1
00と、復調クロック(PCK)152との位相を比較
する位相比較器、111、112は、位相比較器110
の出力信号であり、111は、論理レベル“1”で復調
クロック152の位相遅れを示す制御信号(UP )、1
12は、論理レベル“1”で復調クロック152の位相
進みを示す制御信号(DP )、160は、分周回路15
0の出力である比較クロック151と、データ列信号1
00との関係から、電圧制御発振回路140の発振周波
数に応じた信号を出力する周波数検出器、161、16
2は、周波数検出器160の出力であり、161は、論
理レベル“1”で電圧制御発振回路140の発振周波数
fVCO が低いことを示す制御信号(UF )、162は、
論理レベル“1”で電圧制御発振回路140の発振周波
数fVCO が高いことを示す制御信号(DF )、200
は、復調クロック152の位相とデータ列信号100の
位相とが同期し、データの復調が可能であるかどうかを
判定するロック検出手段、210は、ロック検出手段2
00によってアンロック状態であると判定された場合
に、位相比較器110の出力信号111、1112に、
周波数検出器160の出力信号161、162を多重化
して位相比較出力121を生成し、ロック状態であると
判定された場合に、位相比較器110の出力信号11
1、112によって位相比較出力121を生成する多重
化手段、121は位相比較出力、130は、位相比較出
力121の電圧変化を平滑化し、電圧制御発振回路14
0に制御電圧を印加するループ・フィルタ、140は電
圧制御発振回路である。
について説明する。図2は第2の実施例のPLL回路の
構成図である。図2において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、110は、データ列信号1
00と、復調クロック(PCK)152との位相を比較
する位相比較器、111、112は、位相比較器110
の出力信号であり、111は、論理レベル“1”で復調
クロック152の位相遅れを示す制御信号(UP )、1
12は、論理レベル“1”で復調クロック152の位相
進みを示す制御信号(DP )、160は、分周回路15
0の出力である比較クロック151と、データ列信号1
00との関係から、電圧制御発振回路140の発振周波
数に応じた信号を出力する周波数検出器、161、16
2は、周波数検出器160の出力であり、161は、論
理レベル“1”で電圧制御発振回路140の発振周波数
fVCO が低いことを示す制御信号(UF )、162は、
論理レベル“1”で電圧制御発振回路140の発振周波
数fVCO が高いことを示す制御信号(DF )、200
は、復調クロック152の位相とデータ列信号100の
位相とが同期し、データの復調が可能であるかどうかを
判定するロック検出手段、210は、ロック検出手段2
00によってアンロック状態であると判定された場合
に、位相比較器110の出力信号111、1112に、
周波数検出器160の出力信号161、162を多重化
して位相比較出力121を生成し、ロック状態であると
判定された場合に、位相比較器110の出力信号11
1、112によって位相比較出力121を生成する多重
化手段、121は位相比較出力、130は、位相比較出
力121の電圧変化を平滑化し、電圧制御発振回路14
0に制御電圧を印加するループ・フィルタ、140は電
圧制御発振回路である。
【0069】このように構成されたPLL回路につい
て、詳細な動作説明を以下に行う。図2に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振回路140
の発振周波数fVCO が、目標とする周波数から大きく離
れている場合に、周波数検出器160の出力信号は、電
圧制御発振回路140の発振周波数を上げるように制御
する制御信号(UF )161、または、電圧制御発振回
路140の発振周波数を下げるように制御する制御信号
(DF )162のどちらか一方が論理レベル“1”とな
る。
て、詳細な動作説明を以下に行う。図2に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振回路140
の発振周波数fVCO が、目標とする周波数から大きく離
れている場合に、周波数検出器160の出力信号は、電
圧制御発振回路140の発振周波数を上げるように制御
する制御信号(UF )161、または、電圧制御発振回
路140の発振周波数を下げるように制御する制御信号
(DF )162のどちらか一方が論理レベル“1”とな
る。
【0070】また、この場合に、ロック検出手段200
はデータの復調が不可能であると判定し、これに基づい
て、多重化手段210は、位相比較器110の出力信号
111、112に、周波数検出器160の出力信号16
1、162を多重化し、位相比較出力121を出力す
る。
はデータの復調が不可能であると判定し、これに基づい
て、多重化手段210は、位相比較器110の出力信号
111、112に、周波数検出器160の出力信号16
1、162を多重化し、位相比較出力121を出力す
る。
【0071】上述の動作を、復調クロック152の周波
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器160の出力信号
161、162に反映されるまで(即ち、周波数検出器
の出力信号161、162の両方が定常的に論理レベル
“0”となるまで)繰り返す。
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器160の出力信号
161、162に反映されるまで(即ち、周波数検出器
の出力信号161、162の両方が定常的に論理レベル
“0”となるまで)繰り返す。
【0072】こうして、復調クロック152の周波数f
PCK が、PLL回路の周波数引き込み範囲(キャプチャ
レンジ)内となれば、以降、従来の復調クロック発生用
のPLL回路と全く同様の動作をする。
PCK が、PLL回路の周波数引き込み範囲(キャプチャ
レンジ)内となれば、以降、従来の復調クロック発生用
のPLL回路と全く同様の動作をする。
【0073】つまり、復調クロック152とデータ列信
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧1
31が一定となり、この時点で復調クロック152は、
データ列信号100の最大繰り返し周波数fMAX の2倍
の周波数で、かつ、データ列信号100と所定の位相関
係となって安定する。
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧1
31が一定となり、この時点で復調クロック152は、
データ列信号100の最大繰り返し周波数fMAX の2倍
の周波数で、かつ、データ列信号100と所定の位相関
係となって安定する。
【0074】また、この時点で、ロック検出手段200
はデータの復調が可能であると判定し、多重化手段21
0が、位相比較器110の出力信号111、112のみ
から位相比較出力121を生成するように制御する。
はデータの復調が可能であると判定し、多重化手段21
0が、位相比較器110の出力信号111、112のみ
から位相比較出力121を生成するように制御する。
【0075】これにより、PLL回路がロック状態にな
ると、周波数検出器160の出力161、162は、位
相比較出力121に反映されず、受信されたデータ列信
号100にノイズがのる等の原因で、周波数検出器16
0が誤動作してもPLLは安定に動作する。
ると、周波数検出器160の出力161、162は、位
相比較出力121に反映されず、受信されたデータ列信
号100にノイズがのる等の原因で、周波数検出器16
0が誤動作してもPLLは安定に動作する。
【0076】本発明の第3の実施例としての周波数検出
器について説明する。図3は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図3において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)であり、本実施例ではIEC−958規
格に準拠したディジタル・オーディオ・インターフェー
ス信号(DAI信号)として説明する。
器について説明する。図3は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図3において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)であり、本実施例ではIEC−958規
格に準拠したディジタル・オーディオ・インターフェー
ス信号(DAI信号)として説明する。
【0077】151は比較クロック、300は、受信さ
れたデータ列信号100に周期的に現れるシンクパタン
を検出するシンク検出手段、301はシンク検出結果信
号(R3T)、310は、比較クロック151を分周
し、データ列信号100にシンクパタンの現れる周期に
対応した周期のクロックを生成する分周回路、311は
分周回路310の出力信号(2Fs)、320は、シン
ク検出結果信号301を基準として、シンク検出結果信
号301と、2Fs311とを比較し、周波数差、及び
位相差を検出する周波数位相比較器である。
れたデータ列信号100に周期的に現れるシンクパタン
を検出するシンク検出手段、301はシンク検出結果信
号(R3T)、310は、比較クロック151を分周
し、データ列信号100にシンクパタンの現れる周期に
対応した周期のクロックを生成する分周回路、311は
分周回路310の出力信号(2Fs)、320は、シン
ク検出結果信号301を基準として、シンク検出結果信
号301と、2Fs311とを比較し、周波数差、及び
位相差を検出する周波数位相比較器である。
【0078】このように構成された周波数検出器160
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0079】ここで、TはT=1/128fsであり、
また、fsはオーディオデータのサンプリング周波数
(標本化周波数)である。但し、各チャンネル(チャン
ネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
また、fsはオーディオデータのサンプリング周波数
(標本化周波数)である。但し、各チャンネル(チャン
ネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0080】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。2チャンネルの信号は3種類のプリアンブル
“B”、“M”、及び“W”によってフレームが構成さ
れ、192フレームを1ブロックとして伝送される。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。2チャンネルの信号は3種類のプリアンブル
“B”、“M”、及び“W”によってフレームが構成さ
れ、192フレームを1ブロックとして伝送される。
【0081】このように、DAI信号100では、プリ
アンブル部が周期的(1/2fs)に現れ、このプリア
ンブル部にのみ3Tが使われているので、3Tを検出す
ることにより、シンク(プリアンブル)を検出すること
ができる。
アンブル部が周期的(1/2fs)に現れ、このプリア
ンブル部にのみ3Tが使われているので、3Tを検出す
ることにより、シンク(プリアンブル)を検出すること
ができる。
【0082】シンク検出手段300は、DAI信号10
0と比較クロック151との関係から3Tを検出し、シ
ンク検出結果信号301として出力する。また、分周回
路310は、比較クロック151(本実施例では、比較
クロック=復調クロックとしているので、比較クロック
151の周波数は、標本化周波数の128倍である。)
を64分周し、DAI信号100にシンク(プリアンブ
ル)が現れる周期に対応した周期のクロック(2Fs)
を生成する。
0と比較クロック151との関係から3Tを検出し、シ
ンク検出結果信号301として出力する。また、分周回
路310は、比較クロック151(本実施例では、比較
クロック=復調クロックとしているので、比較クロック
151の周波数は、標本化周波数の128倍である。)
を64分周し、DAI信号100にシンク(プリアンブ
ル)が現れる周期に対応した周期のクロック(2Fs)
を生成する。
【0083】周波数位相比較器320は、基準入力(R
ef.)に与えられる信号と可変入力(Var.)に与
えられる信号の周波数及び位相を比較し、周波数差及び
位相差に応じた出力信号を生成する。
ef.)に与えられる信号と可変入力(Var.)に与
えられる信号の周波数及び位相を比較し、周波数差及び
位相差に応じた出力信号を生成する。
【0084】本実施例の場合には、シンク検出結果信号
301を基準として、シンク検出結果信号301と分周
回路310の出力信号(2Fs)311との周波数と位
相を比較し、分周回路310の出力信号(2Fs)31
1の周波数が高い、あるいは、位相が進んでいると判定
された場合には、復調クロック152の周波数fPCKが
高いことを示し、電圧制御発振回路140の発振周波数
を下げるよう制御する制御信号(DF )162に論理レ
ベル“1”を出力し、制御信号(UF )161は論理レ
ベル“0”とする。
301を基準として、シンク検出結果信号301と分周
回路310の出力信号(2Fs)311との周波数と位
相を比較し、分周回路310の出力信号(2Fs)31
1の周波数が高い、あるいは、位相が進んでいると判定
された場合には、復調クロック152の周波数fPCKが
高いことを示し、電圧制御発振回路140の発振周波数
を下げるよう制御する制御信号(DF )162に論理レ
ベル“1”を出力し、制御信号(UF )161は論理レ
ベル“0”とする。
【0085】また、分周回路310の出力信号(2F
s)311の周波数が低い、あるいは、位相が遅れてい
ると判定された場合には、復調クロック152の周波数
fPCKが低いことを示し、電圧制御発振回路140の発
振周波数を上げるよう制御する制御信号(UF )161
に論理レベル“1”を出力し、制御信号(DF )162
は論理レベル“0”とする。
s)311の周波数が低い、あるいは、位相が遅れてい
ると判定された場合には、復調クロック152の周波数
fPCKが低いことを示し、電圧制御発振回路140の発
振周波数を上げるよう制御する制御信号(UF )161
に論理レベル“1”を出力し、制御信号(DF )162
は論理レベル“0”とする。
【0086】本発明の第4の実施例としての周波数検出
器について説明する。図4は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図4において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、300は、受
信されたデータ列信号100に周期的に現れるシンクパ
タンを検出するシンク検出手段、301はシンク検出結
果信号(R3T)、310は、比較クロック151を分
周し、データ列信号100にシンクパタンの現れる周期
に対応した周期のクロックを生成する分周回路、311
は分周回路310の出力信号(2Fs)、400は、電
圧制御発振回路140の発振周波数が所定範囲内である
かどうかを判定する周波数引き込み判定手段、401
は、論理レベル“1”で電圧制御発振回路140の発振
周波数が所定範囲外であることを示す周波数引き込み判
定手段の出力信号、410は、セレクト信号401が、
論理レベル“1”の場合に、2Fs311を411に選
択出力し、論理レベル“0”の場合に、R3T301を
411に選択出力するセレクタ、411はセレクタ41
0の選択出力、420は、セレクト信号401が、論理
レベル“1”の場合に、R3T301を421に選択出
力し、論理レベル“0”の場合に、2Fs311を42
1に選択出力するセレクタ、320は、基準入力411
を基準として、基準入力411と可変入力421とを比
較し、周波数差、及び位相差を検出する、周波数位相比
較器である。
器について説明する。図4は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図4において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、300は、受
信されたデータ列信号100に周期的に現れるシンクパ
タンを検出するシンク検出手段、301はシンク検出結
果信号(R3T)、310は、比較クロック151を分
周し、データ列信号100にシンクパタンの現れる周期
に対応した周期のクロックを生成する分周回路、311
は分周回路310の出力信号(2Fs)、400は、電
圧制御発振回路140の発振周波数が所定範囲内である
かどうかを判定する周波数引き込み判定手段、401
は、論理レベル“1”で電圧制御発振回路140の発振
周波数が所定範囲外であることを示す周波数引き込み判
定手段の出力信号、410は、セレクト信号401が、
論理レベル“1”の場合に、2Fs311を411に選
択出力し、論理レベル“0”の場合に、R3T301を
411に選択出力するセレクタ、411はセレクタ41
0の選択出力、420は、セレクト信号401が、論理
レベル“1”の場合に、R3T301を421に選択出
力し、論理レベル“0”の場合に、2Fs311を42
1に選択出力するセレクタ、320は、基準入力411
を基準として、基準入力411と可変入力421とを比
較し、周波数差、及び位相差を検出する、周波数位相比
較器である。
【0087】このように構成された周波数検出器160
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0088】ここで、TはT=1/128fsであり、
また、fsはオーディオデータのサンプリング周波数
(標本化周波数)である。但し、各チャンネル(チャン
ネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
また、fsはオーディオデータのサンプリング周波数
(標本化周波数)である。但し、各チャンネル(チャン
ネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0089】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。2チャンネルの信号は3種類のプリアンブル
“B”、“M”、及び“W”によってフレームが構成さ
れ、192フレームを1ブロックとして伝送される。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。2チャンネルの信号は3種類のプリアンブル
“B”、“M”、及び“W”によってフレームが構成さ
れ、192フレームを1ブロックとして伝送される。
【0090】このように、DAI信号100ではプリア
ンブル部が周期的(1/2fs)に現れ、このプリアン
ブル部にのみ3Tが使われているので、3Tを検出する
ことにより、シンク(プリアンブル)を検出することが
できる。
ンブル部が周期的(1/2fs)に現れ、このプリアン
ブル部にのみ3Tが使われているので、3Tを検出する
ことにより、シンク(プリアンブル)を検出することが
できる。
【0091】シンク検出手段300は、DAI信号10
0と比較クロック151との関係から3Tを検出し、シ
ンク検出結果信号301として出力する。また、分周回
路310は、比較クロック151(128fs)を64
分周し、DAI信号にシンク(プリアンブル)が現れる
周期に対応した周期のクロックを生成する。
0と比較クロック151との関係から3Tを検出し、シ
ンク検出結果信号301として出力する。また、分周回
路310は、比較クロック151(128fs)を64
分周し、DAI信号にシンク(プリアンブル)が現れる
周期に対応した周期のクロックを生成する。
【0092】周波数引き込み判定手段400は、DAI
信号100と比較クロック151との関係から、電圧制
御発振回路140の発振周波数が所定範囲内であるかど
うかを判定し、所定範囲外である場合に論理レベル
“1”を、所定範囲内である場合に論理レベル“0”を
信号401に出力する。
信号100と比較クロック151との関係から、電圧制
御発振回路140の発振周波数が所定範囲内であるかど
うかを判定し、所定範囲外である場合に論理レベル
“1”を、所定範囲内である場合に論理レベル“0”を
信号401に出力する。
【0093】これによって、セレクタ410は、セレク
ト信号401が論理レベル“1”の場合、つまり電圧制
御発振回路140の発振周波数が所定範囲外である場合
に、分周回路310の出力信号(2Fs)311を41
1に選択出力し、セレクト信号401が論理レベル
“0”の場合、つまり電圧制御発振回路140の発振周
波数が所定範囲内である場合に、シンク検出結果信号
(R3T)301を411に選択出力する。
ト信号401が論理レベル“1”の場合、つまり電圧制
御発振回路140の発振周波数が所定範囲外である場合
に、分周回路310の出力信号(2Fs)311を41
1に選択出力し、セレクト信号401が論理レベル
“0”の場合、つまり電圧制御発振回路140の発振周
波数が所定範囲内である場合に、シンク検出結果信号
(R3T)301を411に選択出力する。
【0094】また、セレクタ420は、セレクト信号4
01が論理レベル“1”の場合、つまり電圧制御発振回
路140の発振周波数が所定範囲外である場合に、シン
ク検出結果信号(R3T)301を421に選択出力
し、セレクト信号401が論理レベル“0”の場合、つ
まり電圧制御発振回路140の発振周波数が所定範囲内
である場合に、分周回路310の出力信号(2Fs)3
11を421に選択出力する。
01が論理レベル“1”の場合、つまり電圧制御発振回
路140の発振周波数が所定範囲外である場合に、シン
ク検出結果信号(R3T)301を421に選択出力
し、セレクト信号401が論理レベル“0”の場合、つ
まり電圧制御発振回路140の発振周波数が所定範囲内
である場合に、分周回路310の出力信号(2Fs)3
11を421に選択出力する。
【0095】よって、基準入力(Ref.)に与えられ
る信号と可変入力(Var.)に与えられる信号の周波
数及び位相を比較し、周波数差及び位相差に応じた出力
信号を生成する周波数位相比較器320は、電圧制御発
振回路140の発振周波数が所定範囲外である場合に、
2Fsを基準として、R3Tと2Fsの周波数と位相を
比較し、R3Tの周波数が高い、あるいは、位相が進ん
でいると判定された場合には、復調クロック152の周
波数fPCK が高いことを示し、電圧制御発振回路140
の発振周波数を下げるよう制御する制御信号(DF )1
62に論理レベル“1”を出力し、制御信号(UF )1
61は論理レベル“0”とする。
る信号と可変入力(Var.)に与えられる信号の周波
数及び位相を比較し、周波数差及び位相差に応じた出力
信号を生成する周波数位相比較器320は、電圧制御発
振回路140の発振周波数が所定範囲外である場合に、
2Fsを基準として、R3Tと2Fsの周波数と位相を
比較し、R3Tの周波数が高い、あるいは、位相が進ん
でいると判定された場合には、復調クロック152の周
波数fPCK が高いことを示し、電圧制御発振回路140
の発振周波数を下げるよう制御する制御信号(DF )1
62に論理レベル“1”を出力し、制御信号(UF )1
61は論理レベル“0”とする。
【0096】また、R3Tの周波数が低い、あるいは、
位相が遅れていると判定された場合には、復調クロック
152の周波数fPCK が低いことを示し、電圧制御発振
回路140の発振周波数を上げるよう制御する制御信号
(UF )161に論理レベル“1”を出力し、制御信号
(DF )162は論理レベル“0”とする。
位相が遅れていると判定された場合には、復調クロック
152の周波数fPCK が低いことを示し、電圧制御発振
回路140の発振周波数を上げるよう制御する制御信号
(UF )161に論理レベル“1”を出力し、制御信号
(DF )162は論理レベル“0”とする。
【0097】一方、電圧制御発振回路140の発振周波
数が所定範囲内である場合に、周波数位相比較器320
は、R3Tを基準として、R3Tと2Fsの周波数と位
相を比較し、2Fsの周波数が高い、あるいは、位相が
進んでいると判定された場合には、復調クロック152
の周波数fPCK が高いことを示し、電圧制御発振回路1
40の発振周波数を下げるよう制御する制御信号(D
F )162に論理レベル“1”を出力し、制御信号(U
F )161は論理レベル“0”とする。
数が所定範囲内である場合に、周波数位相比較器320
は、R3Tを基準として、R3Tと2Fsの周波数と位
相を比較し、2Fsの周波数が高い、あるいは、位相が
進んでいると判定された場合には、復調クロック152
の周波数fPCK が高いことを示し、電圧制御発振回路1
40の発振周波数を下げるよう制御する制御信号(D
F )162に論理レベル“1”を出力し、制御信号(U
F )161は論理レベル“0”とする。
【0098】また、2Fsの周波数が低い、あるいは、
位相が遅れていると判定された場合には、復調クロック
152の周波数fPCK が低いことを示し、電圧制御発振
回路140の発振周波数を上げるよう制御する制御信号
(UF )161に論理レベル“1”を出力し、制御信号
(DF )162は論理レベル“0”とする。
位相が遅れていると判定された場合には、復調クロック
152の周波数fPCK が低いことを示し、電圧制御発振
回路140の発振周波数を上げるよう制御する制御信号
(UF )161に論理レベル“1”を出力し、制御信号
(DF )162は論理レベル“0”とする。
【0099】本発明の第5の実施例としての周波数検出
器について説明する。図5は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図5において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、500は、比
較クロック151により、受信されたデータ列信号10
0の反転周期を計数する計数手段、501は計数値デー
タ、510は、受信されたデータ列信号100の最大反
転周期(3T)の期待計数値CMAX より大きい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
高いと判定するCMAX <検出手段である。
器について説明する。図5は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図5において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、500は、比
較クロック151により、受信されたデータ列信号10
0の反転周期を計数する計数手段、501は計数値デー
タ、510は、受信されたデータ列信号100の最大反
転周期(3T)の期待計数値CMAX より大きい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
高いと判定するCMAX <検出手段である。
【0100】このように構成された周波数検出器160
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0101】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0102】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。2チャンネルの信号は3種類のプリアンブル
“B”、“M”、及び“W”によってフレームが構成さ
れ、192フレームを1ブロックとして伝送される。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。2チャンネルの信号は3種類のプリアンブル
“B”、“M”、及び“W”によってフレームが構成さ
れ、192フレームを1ブロックとして伝送される。
【0103】さて、上述したDAI信号100の反転周
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
500による計数値501が最大となり、また、1Tに
おいて、計数手段500による計数値501が最小とな
る。
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
500による計数値501が最大となり、また、1Tに
おいて、計数手段500による計数値501が最小とな
る。
【0104】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0105】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。比較クロック151に復調クロック152を選ん
だ場合、CMAX は3である。(図16、図17に示した
DAI信号100と復調クロック152のタイミング図
参照。)同様に、PLLがロック状態における最小計数
値は一義的に決まり、これを、DAI信号100の最小
反転周期における期待計数値CMIN と定義する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。比較クロック151に復調クロック152を選ん
だ場合、CMAX は3である。(図16、図17に示した
DAI信号100と復調クロック152のタイミング図
参照。)同様に、PLLがロック状態における最小計数
値は一義的に決まり、これを、DAI信号100の最小
反転周期における期待計数値CMIN と定義する。
【0106】比較クロック151に復調クロック152
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。)CMAX <検出手段は、DAI信号100
の最大反転周期における期待計数値C MAX より大きい値
が現れた場合に、電圧制御発振回路140の発振周波数
が高いと判定し、電圧制御発振回路140の発振周波数
を下げるよう制御する制御信号(DF )162に論理レ
ベル“1”を出力する。
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。)CMAX <検出手段は、DAI信号100
の最大反転周期における期待計数値C MAX より大きい値
が現れた場合に、電圧制御発振回路140の発振周波数
が高いと判定し、電圧制御発振回路140の発振周波数
を下げるよう制御する制御信号(DF )162に論理レ
ベル“1”を出力する。
【0107】本発明の第6の実施例としての周波数検出
器について説明する。図6は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図6において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、500は、比
較クロック151により、受信されたデータ列信号10
0の反転周期を計数する計数手段、501は計数値デー
タ、300は、受信されたデータ列信号100に周期的
に現れるシンクパタンを検出するシンク検出手段、30
1はシンク検出結果信号(R3T)、600は、シンク
検出手段300によってシンクが検出されると直ちに計
数値がリセットされ、比較クロック151により計数
し、計数値が0から予め定められた値となるまでの期間
を、シンク期間であることを示す信号を生成するシンク
窓信号生成手段、601はシンク窓信号、610は、受
信されたデータ列信号100の最大反転周期(3T)の
期待計数値CMA X より大きい計数値が、シンク期間以外
に現れた場合に、電圧制御発振回路140の発振周波数
が高いと判定するCMAX <検出手段である。
器について説明する。図6は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図6において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、500は、比
較クロック151により、受信されたデータ列信号10
0の反転周期を計数する計数手段、501は計数値デー
タ、300は、受信されたデータ列信号100に周期的
に現れるシンクパタンを検出するシンク検出手段、30
1はシンク検出結果信号(R3T)、600は、シンク
検出手段300によってシンクが検出されると直ちに計
数値がリセットされ、比較クロック151により計数
し、計数値が0から予め定められた値となるまでの期間
を、シンク期間であることを示す信号を生成するシンク
窓信号生成手段、601はシンク窓信号、610は、受
信されたデータ列信号100の最大反転周期(3T)の
期待計数値CMA X より大きい計数値が、シンク期間以外
に現れた場合に、電圧制御発振回路140の発振周波数
が高いと判定するCMAX <検出手段である。
【0108】このように構成された周波数検出器160
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0109】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0110】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0111】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
【0112】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0113】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0114】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
【0115】比較クロック151に復調クロック152
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 300はシンク検出手段であるが、実施例3で説明した
ように、DAI信号100ではプリアンブル部が周期的
(1/2fs)に現れ、このプリアンブル部にのみ3T
が使われているので、3Tを検出することにより、シン
ク(プリアンブル)を検出することができる。
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 300はシンク検出手段であるが、実施例3で説明した
ように、DAI信号100ではプリアンブル部が周期的
(1/2fs)に現れ、このプリアンブル部にのみ3T
が使われているので、3Tを検出することにより、シン
ク(プリアンブル)を検出することができる。
【0116】シンク検出手段300は、DAI信号10
0と比較クロック151との関係から、3Tを検出し、
シンク検出結果信号301として出力する。シンク窓信
号生成手段600は、シンク検出結果301と、比較ク
ロック151をもとに、DAI信号100のプリアンブ
ル期間(シンク期間)を示す区間信号を生成し、シンク
窓信号601として、CMAX <検出手段に供給する。
0と比較クロック151との関係から、3Tを検出し、
シンク検出結果信号301として出力する。シンク窓信
号生成手段600は、シンク検出結果301と、比較ク
ロック151をもとに、DAI信号100のプリアンブ
ル期間(シンク期間)を示す区間信号を生成し、シンク
窓信号601として、CMAX <検出手段に供給する。
【0117】CMAX <検出手段は、DAI信号100の
最大反転周期における期待計数値C MAX より大きい値
が、シンク窓信号601によって示されるシンク期間以
外に現れた場合に、電圧制御発振回路140の発振周波
数が高いと判定し、電圧制御発振回路140の発振周波
数を下げるよう制御する制御信号(DF )162に論理
レベル“1”を出力する。
最大反転周期における期待計数値C MAX より大きい値
が、シンク窓信号601によって示されるシンク期間以
外に現れた場合に、電圧制御発振回路140の発振周波
数が高いと判定し、電圧制御発振回路140の発振周波
数を下げるよう制御する制御信号(DF )162に論理
レベル“1”を出力する。
【0118】本発明の第7の実施例としての周波数検出
器について説明する。図7は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図7において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、500は、比
較クロック151により、受信されたデータ列信号10
0の反転周期を計数する計数手段、501は計数値デー
タ、700は、受信されたデータ列信号100の最小反
転周期(1T)の期待計数値CMIN より小さい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定するCMIN >検出手段である。
器について説明する。図7は第1および第2の実施例の
PLL回路における周波数検出器160の構成図であ
る。図7において、100はディジタル・オーディオ・
インターフェース(DAI)を通じて受信されたデータ
列信号(RX)、151は比較クロック、500は、比
較クロック151により、受信されたデータ列信号10
0の反転周期を計数する計数手段、501は計数値デー
タ、700は、受信されたデータ列信号100の最小反
転周期(1T)の期待計数値CMIN より小さい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定するCMIN >検出手段である。
【0119】このように構成された周波数検出器160
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0120】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0121】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0122】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
【0123】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0124】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0125】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
【0126】比較クロック151に復調クロック152
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) CMIN >検出手段は、DAI信号100の最小反転周期
における期待計数値C MIN より小さい値が現れた場合
に、電圧制御発振回路140の発振周波数が低いと判定
し、電圧制御発振回路140の発振周波数を上げるよう
制御する制御信号(DF )162に論理レベル“1”を
出力する。
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) CMIN >検出手段は、DAI信号100の最小反転周期
における期待計数値C MIN より小さい値が現れた場合
に、電圧制御発振回路140の発振周波数が低いと判定
し、電圧制御発振回路140の発振周波数を上げるよう
制御する制御信号(DF )162に論理レベル“1”を
出力する。
【0127】本発明の第8の実施例としてのシンク検出
手段について説明する。図8は第3および第4の実施例
の周波数検出器160におけるシンク検出手段300の
構成図である。図8において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、151は比較クロック、8
00は、比較クロック151により、受信されたデータ
列信号100の反転周期を計数する計数手段、801は
計数値データ、810は、受信されたデータ列信号10
0の最大反転周期(3T)の期待計数値CMAX 以上の計
数値が現れた場合に、データ列信号100のシンクパタ
ンであると判定するCMAX≦検出手段である。
手段について説明する。図8は第3および第4の実施例
の周波数検出器160におけるシンク検出手段300の
構成図である。図8において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、151は比較クロック、8
00は、比較クロック151により、受信されたデータ
列信号100の反転周期を計数する計数手段、801は
計数値データ、810は、受信されたデータ列信号10
0の最大反転周期(3T)の期待計数値CMAX 以上の計
数値が現れた場合に、データ列信号100のシンクパタ
ンであると判定するCMAX≦検出手段である。
【0128】このように構成されたシンク検出手段30
0について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
0について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0129】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0130】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0131】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
このように、DAI信号100ではプリアンブル部が周
期的(1/2fs)に現れ、このプリアンブル部にのみ
3Tが使われているので、3Tを検出することにより、
シンク(プリアンブル)を検出することができる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
このように、DAI信号100ではプリアンブル部が周
期的(1/2fs)に現れ、このプリアンブル部にのみ
3Tが使われているので、3Tを検出することにより、
シンク(プリアンブル)を検出することができる。
【0132】さて、上述したDAI信号100の反転周
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
800による計数値801が最大となり、また、1Tに
おいて、計数手段800による計数値801が最小とな
る。
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
800による計数値801が最大となり、また、1Tに
おいて、計数手段800による計数値801が最小とな
る。
【0133】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0134】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0135】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) PLLがロック状態であれば、CMAX (=3)は3Tに
おいてのみ、つまりプリアンブル部にのみ現れる。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) PLLがロック状態であれば、CMAX (=3)は3Tに
おいてのみ、つまりプリアンブル部にのみ現れる。
【0136】同様に、PLLがロック状態における最小
計数値は一義的に決まり、これを、DAI信号100の
最小反転周期における期待計数値CMIN と定義する。比
較クロック151に復調クロック152を選んだ場合、
CMIN は1である。(図16、図17に示したDAI信
号100と復調クロック152のタイミング図参照。) CMAX ≦検出手段は、DAI信号100の最大反転周期
における期待計数値C MAX 以上の値が現れた場合に、D
AI信号100のシンクパタン(プリアンブル)である
と判定し、シンク検出結果信号(R3T)301に論理
レベル“1”を出力する。
計数値は一義的に決まり、これを、DAI信号100の
最小反転周期における期待計数値CMIN と定義する。比
較クロック151に復調クロック152を選んだ場合、
CMIN は1である。(図16、図17に示したDAI信
号100と復調クロック152のタイミング図参照。) CMAX ≦検出手段は、DAI信号100の最大反転周期
における期待計数値C MAX 以上の値が現れた場合に、D
AI信号100のシンクパタン(プリアンブル)である
と判定し、シンク検出結果信号(R3T)301に論理
レベル“1”を出力する。
【0137】本発明の第9の実施例としてのシンク検出
手段について説明する。図9は第3および第4の実施例
の周波数検出器160におけるシンク検出手段300の
構成図である。図9において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、151は比較クロック、8
00は、比較クロック151により、受信されたデータ
列信号100の反転周期を計数する計数手段、801は
計数値データ、900は、シンクが検出されると直ちに
計数値がリセットされ、比較クロック151により計数
し、計数値が0から予め定められた値となるまでの期間
を、シンク検出停止期間であることを示す信号を生成す
るマスク信号生成手段、901はマスク信号、910
は、受信されたデータ列信号100の最大反転周期(3
T)の期待計数値CMA X 以上の計数値が、シンク検出停
止期間以外に現れた場合に、データ列信号100のシン
クパタンであると判定するCMAX ≦検出手段である。
手段について説明する。図9は第3および第4の実施例
の周波数検出器160におけるシンク検出手段300の
構成図である。図9において、100はディジタル・オ
ーディオ・インターフェース(DAI)を通じて受信さ
れたデータ列信号(RX)、151は比較クロック、8
00は、比較クロック151により、受信されたデータ
列信号100の反転周期を計数する計数手段、801は
計数値データ、900は、シンクが検出されると直ちに
計数値がリセットされ、比較クロック151により計数
し、計数値が0から予め定められた値となるまでの期間
を、シンク検出停止期間であることを示す信号を生成す
るマスク信号生成手段、901はマスク信号、910
は、受信されたデータ列信号100の最大反転周期(3
T)の期待計数値CMA X 以上の計数値が、シンク検出停
止期間以外に現れた場合に、データ列信号100のシン
クパタンであると判定するCMAX ≦検出手段である。
【0138】このように構成されたシンク検出手段30
0について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
0について、詳細な動作説明を以下に行う。DAI信号
(データ列信号)100は、図16に示すように、ディ
ジタル・オーディオデータをバイフェーズ符号化したも
のであり、データは1T,2Tの2種類の信号で構成さ
れる。
【0139】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0140】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0141】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
このように、DAI信号100ではプリアンブル部が周
期的(1/2fs)に現れ、このプリアンブル部にのみ
3Tが使われているので、3Tを検出することにより、
シンク(プリアンブル)を検出することができる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
このように、DAI信号100ではプリアンブル部が周
期的(1/2fs)に現れ、このプリアンブル部にのみ
3Tが使われているので、3Tを検出することにより、
シンク(プリアンブル)を検出することができる。
【0142】さて、上述したDAI信号100の反転周
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
800による計数値801が最大となり、また、1Tに
おいて、計数手段800による計数値801が最小とな
る。
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
800による計数値801が最大となり、また、1Tに
おいて、計数手段800による計数値801が最小とな
る。
【0143】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0144】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0145】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) PLLがロック状態であれば、CMAX (=3)は3Tに
おいてのみ、つまりプリアンブル部にのみ現れる。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) PLLがロック状態であれば、CMAX (=3)は3Tに
おいてのみ、つまりプリアンブル部にのみ現れる。
【0146】同様に、PLLがロック状態における最小
計数値は一義的に決まり、これを、DAI信号100の
最小反転周期における期待計数値CMIN と定義する。比
較クロック151に復調クロック152を選んだ場合、
CMIN は1である。(図16、図17に示したDAI信
号100と復調クロック152のタイミング図参照。) マスク信号生成手段900は、シンク検出結果301
と、比較クロック151をもとに、シンク検出停止期間
を示す区間信号(マスク信号)901として、C MAX ≦
検出手段に供給する。
計数値は一義的に決まり、これを、DAI信号100の
最小反転周期における期待計数値CMIN と定義する。比
較クロック151に復調クロック152を選んだ場合、
CMIN は1である。(図16、図17に示したDAI信
号100と復調クロック152のタイミング図参照。) マスク信号生成手段900は、シンク検出結果301
と、比較クロック151をもとに、シンク検出停止期間
を示す区間信号(マスク信号)901として、C MAX ≦
検出手段に供給する。
【0147】CMAX ≦検出手段は、DAI信号100の
最大反転周期における期待計数値C MAX 以上の値が、マ
スク信号901によって示されるシンク検出停止期間以
外に現れた場合に、DAI信号100のシンクパタン
(プリアンブル)であると判定し、シンク検出結果信号
(R3T)301に論理レベル“1”を出力する。
最大反転周期における期待計数値C MAX 以上の値が、マ
スク信号901によって示されるシンク検出停止期間以
外に現れた場合に、DAI信号100のシンクパタン
(プリアンブル)であると判定し、シンク検出結果信号
(R3T)301に論理レベル“1”を出力する。
【0148】本発明の第10の実施例としての周波数引
き込み判定手段について説明する。図10は第4の実施
例の周波数検出器160における周波数引き込み判定手
段400の構成図である。図10において、100はデ
ィジタル・オーディオ・インターフェース(DAI)を
通じて受信されたデータ列信号(RX)、151は比較
クロック、300は、受信されたデータ列信号100に
周期的に現れるシンクパタンを検出するシンク検出手
段、301はシンク検出結果信号(R3T)、1000
は、比較クロック151を分周し、データ列信号100
にシンクパタンの現れる周期に対応した周期のクロック
を生成する分周回路、1001は分周回路の出力信号
(2Fs)、1010は、分周回路の出力信号(2F
s)1001の1周期中に、シンクがいくつ検出された
かを計数し、計数値が予め定められた範囲内であれば、
出力信号401を論理レベル“0”にして、周波数引き
込みが完了したことを示すI3T計数手段である。
き込み判定手段について説明する。図10は第4の実施
例の周波数検出器160における周波数引き込み判定手
段400の構成図である。図10において、100はデ
ィジタル・オーディオ・インターフェース(DAI)を
通じて受信されたデータ列信号(RX)、151は比較
クロック、300は、受信されたデータ列信号100に
周期的に現れるシンクパタンを検出するシンク検出手
段、301はシンク検出結果信号(R3T)、1000
は、比較クロック151を分周し、データ列信号100
にシンクパタンの現れる周期に対応した周期のクロック
を生成する分周回路、1001は分周回路の出力信号
(2Fs)、1010は、分周回路の出力信号(2F
s)1001の1周期中に、シンクがいくつ検出された
かを計数し、計数値が予め定められた範囲内であれば、
出力信号401を論理レベル“0”にして、周波数引き
込みが完了したことを示すI3T計数手段である。
【0149】このように構成された周波数引き込み判定
手段400について、詳細な動作説明を以下に行う。D
AI信号(データ列信号)100は、図16に示すよう
に、ディジタル・オーディオデータをバイフェーズ符号
化したものであり、データは1T,2Tの2種類の信号
で構成される。
手段400について、詳細な動作説明を以下に行う。D
AI信号(データ列信号)100は、図16に示すよう
に、ディジタル・オーディオデータをバイフェーズ符号
化したものであり、データは1T,2Tの2種類の信号
で構成される。
【0150】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0151】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0152】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
このように、DAI信号100ではプリアンブル部が周
期的(1/2fs)に現れ、このプリアンブル部にのみ
3Tが使われているので、3Tを検出することにより、
シンク(プリアンブル)を検出することができる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
このように、DAI信号100ではプリアンブル部が周
期的(1/2fs)に現れ、このプリアンブル部にのみ
3Tが使われているので、3Tを検出することにより、
シンク(プリアンブル)を検出することができる。
【0153】さて、上述したDAI信号100の反転周
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
800による計数値801が最大となり、また、1Tに
おいて、計数手段800による計数値801が最小とな
る。
期を比較クロック151により計数すると、図17に示
すように、DAI信号100の3Tにおいて、計数手段
800による計数値801が最大となり、また、1Tに
おいて、計数手段800による計数値801が最小とな
る。
【0154】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0155】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0156】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) PLLがロック状態であれば、CMAX (=3)は3Tに
おいてのみ、つまりプリアンブル部にのみ現れる。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) PLLがロック状態であれば、CMAX (=3)は3Tに
おいてのみ、つまりプリアンブル部にのみ現れる。
【0157】シンク検出手段300は、実施例8で説明
したように、CMAX (=3)以上の計数値データを検出
しシンクと判定する。さて、DAI信号100は、図1
6に示すように、3種類のプリアンブル(“B”、
“M”、及び“W”)を有しているが、それぞれのプリ
アンブルには、3Tが2ないし1回現れるので、PLL
がロックした状態であれば、分周回路1000の出力信
号(2Fs)の1周期に、3Tが2ないし1回検出され
る。
したように、CMAX (=3)以上の計数値データを検出
しシンクと判定する。さて、DAI信号100は、図1
6に示すように、3種類のプリアンブル(“B”、
“M”、及び“W”)を有しているが、それぞれのプリ
アンブルには、3Tが2ないし1回現れるので、PLL
がロックした状態であれば、分周回路1000の出力信
号(2Fs)の1周期に、3Tが2ないし1回検出され
る。
【0158】3T計数手段1010は、分周回路100
0の出力信号(2Fs)の1周期に、計数値が1または
2の場合に出力信号401を論理レベル“0”にする。
よって、電圧制御発振回路140の周波数(比較クロッ
ク151の周波数)が目標値となれば、プリアンブルが
周期的に正しく検出されるので、I3T計数手段の出力
信号401は常に論理レベル“0”となり、PLLの周
波数引き込みが完了したことを示す。
0の出力信号(2Fs)の1周期に、計数値が1または
2の場合に出力信号401を論理レベル“0”にする。
よって、電圧制御発振回路140の周波数(比較クロッ
ク151の周波数)が目標値となれば、プリアンブルが
周期的に正しく検出されるので、I3T計数手段の出力
信号401は常に論理レベル“0”となり、PLLの周
波数引き込みが完了したことを示す。
【0159】本発明の第11の実施例としての周波数引
き込み判定手段について説明する。図11は第4の実施
例の周波数検出器160における周波数引き込み判定手
段400の構成図である。図11において、100はデ
ィジタル・オーディオ・インターフェース(DAI)を
通じて受信されたデータ列信号(RX)、151は比較
クロック、500は、比較クロック151により、受信
されたデータ列信号100の反転周期を計数する計数手
段、501は計数値データ、510は、受信されたデー
タ列信号100の最大反転周期(3T)の期待計数値C
MAX より大きい計数値が現れた場合に、電圧制御発振回
路140の発振周波数が高いと判定するCMAX <検出手
段、700は、受信されたデータ列信号100の最小反
転周期(1T)の期待計数値CMIN より小さい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定するCMIN >検出手段、1110は、CMAX
<検出手段の出力信号とCMIN >検出手段の出力信号と
の論理和をとるORゲートである。
き込み判定手段について説明する。図11は第4の実施
例の周波数検出器160における周波数引き込み判定手
段400の構成図である。図11において、100はデ
ィジタル・オーディオ・インターフェース(DAI)を
通じて受信されたデータ列信号(RX)、151は比較
クロック、500は、比較クロック151により、受信
されたデータ列信号100の反転周期を計数する計数手
段、501は計数値データ、510は、受信されたデー
タ列信号100の最大反転周期(3T)の期待計数値C
MAX より大きい計数値が現れた場合に、電圧制御発振回
路140の発振周波数が高いと判定するCMAX <検出手
段、700は、受信されたデータ列信号100の最小反
転周期(1T)の期待計数値CMIN より小さい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定するCMIN >検出手段、1110は、CMAX
<検出手段の出力信号とCMIN >検出手段の出力信号と
の論理和をとるORゲートである。
【0160】このように構成された周波数引き込み判定
手段400について、詳細な動作説明を以下に行う。D
AI信号(データ列信号)100は、図16に示すよう
に、ディジタル・オーディオデータをバイフェーズ符号
化したものであり、データは1T,2Tの2種類の信号
で構成される。
手段400について、詳細な動作説明を以下に行う。D
AI信号(データ列信号)100は、図16に示すよう
に、ディジタル・オーディオデータをバイフェーズ符号
化したものであり、データは1T,2Tの2種類の信号
で構成される。
【0161】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0162】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0163】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
【0164】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0165】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0166】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
【0167】比較クロック151に復調クロック152
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) CMAX <検出手段は、DAI信号100の最大反転周期
における期待計数値C MAX より大きい値が現れた場合
に、電圧制御発振回路140の発振周波数が高いと判定
し論理レベル“1”を出力する。
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) CMAX <検出手段は、DAI信号100の最大反転周期
における期待計数値C MAX より大きい値が現れた場合
に、電圧制御発振回路140の発振周波数が高いと判定
し論理レベル“1”を出力する。
【0168】CMIN >検出手段は、DAI信号100の
最小反転周期における期待計数値C MIN より小さい値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定し、“1”を出力する。
最小反転周期における期待計数値C MIN より小さい値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定し、“1”を出力する。
【0169】ORゲート1110は、CMAX <検出手段
の出力信号とCMIN >検出手段の出力信号との論理和を
とるので、DAI信号100の最大反転周期における期
待計数値CMAX より大きい値が現れた場合、あるいは、
DAI信号100の最小反転周期における期待計数値C
MIN より小さい値が現れた場合に、論理“1”を出力し
て、電圧制御発振回路140の発振周波数が所定範囲外
であることを示し、DAI信号100の最大反転周期に
おける期待計数値CMAX より大きい値が現れず、かつ、
DAI信号100の最小反転周期における期待計数値C
MIN より小さい値が現れない場合に、論理“0”を出力
して、電圧制御発振回路140の発振周波数が所定範囲
内であることを示す。
の出力信号とCMIN >検出手段の出力信号との論理和を
とるので、DAI信号100の最大反転周期における期
待計数値CMAX より大きい値が現れた場合、あるいは、
DAI信号100の最小反転周期における期待計数値C
MIN より小さい値が現れた場合に、論理“1”を出力し
て、電圧制御発振回路140の発振周波数が所定範囲外
であることを示し、DAI信号100の最大反転周期に
おける期待計数値CMAX より大きい値が現れず、かつ、
DAI信号100の最小反転周期における期待計数値C
MIN より小さい値が現れない場合に、論理“0”を出力
して、電圧制御発振回路140の発振周波数が所定範囲
内であることを示す。
【0170】電圧制御発振回路140の周波数(比較ク
ロック151の周波数)が所定範囲内となれば、ORゲ
ート1110の出力信号は、常に論理レベル“0”とな
り、PLLの周波数引き込みが完了したことを示す。
ロック151の周波数)が所定範囲内となれば、ORゲ
ート1110の出力信号は、常に論理レベル“0”とな
り、PLLの周波数引き込みが完了したことを示す。
【0171】本発明の第12の実施例としての周波数引
き込み判定手段について説明する。図12は第4の実施
例の周波数検出器160における周波数引き込み判定手
段400の構成図である。図12において、100はデ
ィジタル・オーディオ・インターフェース(DAI)を
通じて受信されたデータ列信号(RX)、151は比較
クロック、500は、比較クロック151により、受信
されたデータ列信号100の反転周期を計数する計数手
段、501は計数値データ、300は、受信されたデー
タ列信号100に周期的に現れるシンクパタンを検出す
るシンク検出手段、301はシンク検出結果信号(R3
T)、600は、シンク検出手段300によってシンク
が検出されると直ちに計数値がリセットされ、比較クロ
ック151により計数し、計数値が0から予め定められ
た値となるまでの期間を、シンク期間であることを示す
信号を生成するシンク窓信号生成手段、601はシンク
窓信号、610は、受信されたデータ列信号100の最
大反転周期(3T)の期待計数値CMAX より大きい計数
値が、シンク期間以外に現れた場合に、電圧制御発振回
路140の発振周波数が高いと判定するCMAX <検出手
段、700は、受信されたデータ列信号100の最小反
転周期(1T)の期待計数値CMIN より小さい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定するCMIN >検出手段、1110は、CMAX
<検出手段の出力信号とCMIN >検出手段の出力信号と
の論理和をとるORゲートである。
き込み判定手段について説明する。図12は第4の実施
例の周波数検出器160における周波数引き込み判定手
段400の構成図である。図12において、100はデ
ィジタル・オーディオ・インターフェース(DAI)を
通じて受信されたデータ列信号(RX)、151は比較
クロック、500は、比較クロック151により、受信
されたデータ列信号100の反転周期を計数する計数手
段、501は計数値データ、300は、受信されたデー
タ列信号100に周期的に現れるシンクパタンを検出す
るシンク検出手段、301はシンク検出結果信号(R3
T)、600は、シンク検出手段300によってシンク
が検出されると直ちに計数値がリセットされ、比較クロ
ック151により計数し、計数値が0から予め定められ
た値となるまでの期間を、シンク期間であることを示す
信号を生成するシンク窓信号生成手段、601はシンク
窓信号、610は、受信されたデータ列信号100の最
大反転周期(3T)の期待計数値CMAX より大きい計数
値が、シンク期間以外に現れた場合に、電圧制御発振回
路140の発振周波数が高いと判定するCMAX <検出手
段、700は、受信されたデータ列信号100の最小反
転周期(1T)の期待計数値CMIN より小さい計数値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定するCMIN >検出手段、1110は、CMAX
<検出手段の出力信号とCMIN >検出手段の出力信号と
の論理和をとるORゲートである。
【0172】このように構成された周波数引き込み判定
手段400について、詳細な動作説明を以下に行う。D
AI信号(データ列信号)100は、図16に示すよう
に、ディジタル・オーディオデータをバイフェーズ符号
化したものであり、データは1T,2Tの2種類の信号
で構成される。
手段400について、詳細な動作説明を以下に行う。D
AI信号(データ列信号)100は、図16に示すよう
に、ディジタル・オーディオデータをバイフェーズ符号
化したものであり、データは1T,2Tの2種類の信号
で構成される。
【0173】ここで、Tは、T=1/128fsであ
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
り、また、fsはオーディオデータのサンプリング周波
数(標本化周波数)である。但し、各チャンネル(チャ
ンネル1、チャンネル2)の区切りを示すプリアンブル
(同期信号)にのみ3Tが使われている。
【0174】図16ではDATの例を示しており、一方
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
のチャンネルがオーディオデータのLチャンネルであ
り、他方のチャンネルがオーディオデータのRチャンネ
ルである。
【0175】2チャンネルの信号は3種類のプリアンブ
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
ル“B”、“M”、及び“W”によってフレームが構成
され、192フレームを1ブロックとして伝送される。
さて、上述したDAI信号100の反転周期を比較クロ
ック151により計数すると、図17に示すように、D
AI信号100の3Tにおいて、計数手段500による
計数値501が最大となり、また、1Tにおいて、計数
手段500による計数値501が最小となる。
【0176】また、比較クロック151の周波数が高く
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
なれば計数値は大きくなり、比較クロック151の周波
数が低くなれば計数値は小さくなるが、PLLがロック
した場合には、比較クロック151を生成する分周回路
150の分周数によって、最大計数値及び最小計数値は
一義的に決まる。
【0177】上述したように、PLLがロック状態にお
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
ける最大計数値は一義的に決まり、これを、DAI信号
100の最大反転周期における期待計数値CMAX と定義
する。
【0178】比較クロック151に復調クロック152
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
を選んだ場合、CMAX は3である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 同様に、PLLがロック状態における最小計数値は一義
的に決まり、これを、DAI信号100の最小反転周期
における期待計数値CMIN と定義する。
【0179】比較クロック151に復調クロック152
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 300はシンク検出手段であるが、実施例3で説明した
ように、DAI信号100ではプリアンブル部が周期的
(1/2fs)に現れ、このプリアンブル部にのみ3T
が使われているので、3Tを検出することにより、シン
ク(プリアンブル)を検出することができる。
を選んだ場合、CMIN は1である。(図16、図17に
示したDAI信号100と復調クロック152のタイミ
ング図参照。) 300はシンク検出手段であるが、実施例3で説明した
ように、DAI信号100ではプリアンブル部が周期的
(1/2fs)に現れ、このプリアンブル部にのみ3T
が使われているので、3Tを検出することにより、シン
ク(プリアンブル)を検出することができる。
【0180】シンク検出手段300は、DAI信号10
0と比較クロック151との関係から、3Tを検出し、
シンク検出結果信号301として出力する。シンク窓信
号生成手段600は、シンク検出結果301と、比較ク
ロック151をもとに、DAI信号100のプリアンブ
ル期間(シンク期間)を示す区間信号を生成し、シンク
窓信号601として、CMAX <検出手段に供給する。
0と比較クロック151との関係から、3Tを検出し、
シンク検出結果信号301として出力する。シンク窓信
号生成手段600は、シンク検出結果301と、比較ク
ロック151をもとに、DAI信号100のプリアンブ
ル期間(シンク期間)を示す区間信号を生成し、シンク
窓信号601として、CMAX <検出手段に供給する。
【0181】CMAX <検出手段は、DAI信号100の
最大反転周期における期待計数値C MAX より大きい値
が、シンク窓信号601によって示されるシンク期間以
外に現れた場合に、電圧制御発振回路140の発振周波
数が高いと判定し、論理レベル“1”を出力する。
最大反転周期における期待計数値C MAX より大きい値
が、シンク窓信号601によって示されるシンク期間以
外に現れた場合に、電圧制御発振回路140の発振周波
数が高いと判定し、論理レベル“1”を出力する。
【0182】CMIN >検出手段は、DAI信号100の
最小反転周期における期待計数値C MIN より小さい値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定し、“1”を出力する。
最小反転周期における期待計数値C MIN より小さい値が
現れた場合に、電圧制御発振回路140の発振周波数が
低いと判定し、“1”を出力する。
【0183】ORゲート1110は、CMAX <検出手段
の出力信号とCMIN >検出手段の出力信号との論理和を
とるので、DAI信号100の最大反転周期における期
待計数値CMAX より大きい値がシンク期間以外に現れた
場合、あるいは、DAI信号100の最小反転周期にお
ける期待計数値CMIN より小さい値が現れた場合に、論
理“1”を出力して、電圧制御発振回路140の発振周
波数が所定範囲外であることを示し、DAI信号100
の最大反転周期における期待計数値CMAX より大きい値
がシンク期間以外に現れず、かつ、DAI信号100の
最小反転周期における期待計数値CMIN より小さい値が
現れない場合に、論理“0”を出力して、電圧制御発振
回路140の発振周波数が所定範囲内であることを示
す。
の出力信号とCMIN >検出手段の出力信号との論理和を
とるので、DAI信号100の最大反転周期における期
待計数値CMAX より大きい値がシンク期間以外に現れた
場合、あるいは、DAI信号100の最小反転周期にお
ける期待計数値CMIN より小さい値が現れた場合に、論
理“1”を出力して、電圧制御発振回路140の発振周
波数が所定範囲外であることを示し、DAI信号100
の最大反転周期における期待計数値CMAX より大きい値
がシンク期間以外に現れず、かつ、DAI信号100の
最小反転周期における期待計数値CMIN より小さい値が
現れない場合に、論理“0”を出力して、電圧制御発振
回路140の発振周波数が所定範囲内であることを示
す。
【0184】電圧制御発振回路140の周波数(比較ク
ロック151の周波数)が所定範囲内となれば、ORゲ
ート1110の出力信号は、常に論理レベル“0”とな
り、PLLの周波数引き込みが完了したことを示す。
ロック151の周波数)が所定範囲内となれば、ORゲ
ート1110の出力信号は、常に論理レベル“0”とな
り、PLLの周波数引き込みが完了したことを示す。
【0185】本発明の第13の実施例としてのPLL回
路について説明する。図13は別のPLL回路の構成図
である。図13において、100はディジタル・オーデ
ィオ・インターフェースを通じて受信されたデータ列信
号(RX)、110は、データ列信号100と、復調ク
ロック(PCK)152との位相を比較する位相比較
器、111、112は、位相比較器110の出力信号で
あり、111は、論理レベル“1”で復調クロック15
2の位相遅れを示す制御信号(U P )、112は、論理
レベル“1”で復調クロック152の位相進みを示す制
御信号(DP )、160は、分周回路150の出力であ
る比較クロック151と、データ列信号100との関係
から、電圧制御発振回路140の発振周波数の応じた信
号を出力する周波数検出器、161、162は、周波数
検出器160の出力であり、161は、論理レベル
“1”で電圧制御発振回路140の発振周波数f VCO が
低いことを示す制御信号(UF )、162は、論理レベ
ル“1”で電圧制御発振回路140の発振周波数fVCO
が高いことを示す制御信号(DF )、1300は、位相
比較器110の出力信号に、周波数検出器160の出力
信号を多重化する多重化手段、121は位相比較出力、
130は、位相比較出力121の電圧変化を平滑化し、
電圧制御発振回路140に制御電圧を印加するループ・
フィルタ、140は電圧制御発振回路である。
路について説明する。図13は別のPLL回路の構成図
である。図13において、100はディジタル・オーデ
ィオ・インターフェースを通じて受信されたデータ列信
号(RX)、110は、データ列信号100と、復調ク
ロック(PCK)152との位相を比較する位相比較
器、111、112は、位相比較器110の出力信号で
あり、111は、論理レベル“1”で復調クロック15
2の位相遅れを示す制御信号(U P )、112は、論理
レベル“1”で復調クロック152の位相進みを示す制
御信号(DP )、160は、分周回路150の出力であ
る比較クロック151と、データ列信号100との関係
から、電圧制御発振回路140の発振周波数の応じた信
号を出力する周波数検出器、161、162は、周波数
検出器160の出力であり、161は、論理レベル
“1”で電圧制御発振回路140の発振周波数f VCO が
低いことを示す制御信号(UF )、162は、論理レベ
ル“1”で電圧制御発振回路140の発振周波数fVCO
が高いことを示す制御信号(DF )、1300は、位相
比較器110の出力信号に、周波数検出器160の出力
信号を多重化する多重化手段、121は位相比較出力、
130は、位相比較出力121の電圧変化を平滑化し、
電圧制御発振回路140に制御電圧を印加するループ・
フィルタ、140は電圧制御発振回路である。
【0186】このように構成されたPLL回路につい
て、詳細な動作説明を以下に行う。図1に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振周波数の発
振周波数fVCO が、目標とする周波数から大きく離れて
いる場合に、周波数検出器160の出力信号は、電圧制
御発振回路140の発振周波数を上げるよう制御する制
御信号(UF )161、または、電圧制御発振回路14
0の発振周波数を下げるよう制御する制御信号(DF )
162のどちらか一方が論理レベル“1”となり、これ
に基づいて、多重化手段1300は、位相比較器110
の出力信号111、及び112に、周波数検出器160
の出力信号を多重化し、位相比較出力として、121に
出力する。
て、詳細な動作説明を以下に行う。図1に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振周波数の発
振周波数fVCO が、目標とする周波数から大きく離れて
いる場合に、周波数検出器160の出力信号は、電圧制
御発振回路140の発振周波数を上げるよう制御する制
御信号(UF )161、または、電圧制御発振回路14
0の発振周波数を下げるよう制御する制御信号(DF )
162のどちらか一方が論理レベル“1”となり、これ
に基づいて、多重化手段1300は、位相比較器110
の出力信号111、及び112に、周波数検出器160
の出力信号を多重化し、位相比較出力として、121に
出力する。
【0187】上述の動作を、復調クロック152の周波
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器の出力信号16
1、及び162に反映されるまで(即ち、周波数検出器
の出力信号161、及び162の両方が定常的に論理レ
ベル“0”となるまで)繰り返す。
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器の出力信号16
1、及び162に反映されるまで(即ち、周波数検出器
の出力信号161、及び162の両方が定常的に論理レ
ベル“0”となるまで)繰り返す。
【0188】この実施例の多重化手段1300は、所定
の制御信号(DTFS)1301の指示に基づき、制御
信号1301が多重化の禁止を指示する場合には、位相
比較器110の出力信号111、112のみによって、
復調クロック152とデータ列信号100との位相差に
応じたループの制御を行い、制御信号1301が多重化
を指示する場合には、位相比較器110の出力信号11
1、112に、周波数検出器160の出力信号161、
162を多重化することによって、復調クロック152
とデータ列信号100との周波数差及び、位相差に応じ
たループの制御を行う。
の制御信号(DTFS)1301の指示に基づき、制御
信号1301が多重化の禁止を指示する場合には、位相
比較器110の出力信号111、112のみによって、
復調クロック152とデータ列信号100との位相差に
応じたループの制御を行い、制御信号1301が多重化
を指示する場合には、位相比較器110の出力信号11
1、112に、周波数検出器160の出力信号161、
162を多重化することによって、復調クロック152
とデータ列信号100との周波数差及び、位相差に応じ
たループの制御を行う。
【0189】このようにして、復調クロック152の周
波数fPCK が、PLL回路の周波数引き込み範囲(キャ
プチャレンジ)内となれば、以降、従来の復調クロック
発生用のPLL回路と全く同様の動作をする。
波数fPCK が、PLL回路の周波数引き込み範囲(キャ
プチャレンジ)内となれば、以降、従来の復調クロック
発生用のPLL回路と全く同様の動作をする。
【0190】つまり、復調クロック152とデータ列信
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧が
一定となり、この時点で復調クロック152は、データ
列信号100の最大繰り返し周波数fMAX の2倍の周波
数で、かつ、データ列信号100と所定の位相関係とな
って安定する。
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧が
一定となり、この時点で復調クロック152は、データ
列信号100の最大繰り返し周波数fMAX の2倍の周波
数で、かつ、データ列信号100と所定の位相関係とな
って安定する。
【0191】本発明の第14の実施例としてのPLL回
路について説明する。図14はさらに別のPLL回路の
構成図である。図14において、100はディジタル・
オーディオ・インターフェースを通じて受信されたデー
タ列信号(RX)、110は、データ列信号100と復
調クロック(PCK)152との位相を比較する位相比
較器、111、112は、位相比較器110の出力信号
であり、111は、論理レベル“1”で復調クロック1
52の位相遅れを示す制御信号(UP )、112は、論
理レベル“1”で復調クロック152の位相進みを示す
制御信号(DP )、160は、分周回路150の出力で
ある比較クロック151と、データ列信号100との関
係から、電圧制御発振回路140の発振周波数に応じた
信号を出力する周波数検出器、161、162は、周波
数検出器160の出力であり、161は、論理レベル
“1”で電圧制御発振回路140の発振周波数fVCO が
低いことを示す制御信号(UF )、162は、論理レベ
ル“1”で電圧制御発振回路140の発振周波数fVCO
が高いことを示す制御信号(DF )、200は、復調ク
ロック152の位相とデータ列信号100の位相とが同
期し、データの復調が可能であるかどうかを判定するロ
ック検出手段、1400は、ロック検出手段200によ
ってアンロック状態であると判定された場合に、位相比
較器110の出力信号に、周波数検出器160の出力信
号を多重化して位相比較出力121を生成し、ロック状
態であると判定された場合に、位相比較器110の出力
信号によって位相比較出力121を生成する多重化手
段、121は位相比較出力、130は、位相比較出力1
21の電圧変化を平滑化し、電圧制御発振回路140に
制御電圧を印加するループ・フィルタ、140は電圧制
御発振回路である。
路について説明する。図14はさらに別のPLL回路の
構成図である。図14において、100はディジタル・
オーディオ・インターフェースを通じて受信されたデー
タ列信号(RX)、110は、データ列信号100と復
調クロック(PCK)152との位相を比較する位相比
較器、111、112は、位相比較器110の出力信号
であり、111は、論理レベル“1”で復調クロック1
52の位相遅れを示す制御信号(UP )、112は、論
理レベル“1”で復調クロック152の位相進みを示す
制御信号(DP )、160は、分周回路150の出力で
ある比較クロック151と、データ列信号100との関
係から、電圧制御発振回路140の発振周波数に応じた
信号を出力する周波数検出器、161、162は、周波
数検出器160の出力であり、161は、論理レベル
“1”で電圧制御発振回路140の発振周波数fVCO が
低いことを示す制御信号(UF )、162は、論理レベ
ル“1”で電圧制御発振回路140の発振周波数fVCO
が高いことを示す制御信号(DF )、200は、復調ク
ロック152の位相とデータ列信号100の位相とが同
期し、データの復調が可能であるかどうかを判定するロ
ック検出手段、1400は、ロック検出手段200によ
ってアンロック状態であると判定された場合に、位相比
較器110の出力信号に、周波数検出器160の出力信
号を多重化して位相比較出力121を生成し、ロック状
態であると判定された場合に、位相比較器110の出力
信号によって位相比較出力121を生成する多重化手
段、121は位相比較出力、130は、位相比較出力1
21の電圧変化を平滑化し、電圧制御発振回路140に
制御電圧を印加するループ・フィルタ、140は電圧制
御発振回路である。
【0192】このように構成されたPLL回路につい
て、詳細な動作説明を以下に行う。図1に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振周波数の発
振周波数fVCO が、目標とする周波数から大きく離れて
いる場合に、周波数検出器160の出力信号は、電圧制
御発振回路140の発振周波数を上げるよう制御する制
御信号(UF )161、または、電圧制御発振回路14
0の発振周波数を下げるよう制御する制御信号(DF )
162のどちらか一方が論理レベル“1”となる。
て、詳細な動作説明を以下に行う。図1に示すPLL回
路は、復調クロック(PCK)152の周波数fPCK
が、例えば、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合等、電圧制御発振周波数の発
振周波数fVCO が、目標とする周波数から大きく離れて
いる場合に、周波数検出器160の出力信号は、電圧制
御発振回路140の発振周波数を上げるよう制御する制
御信号(UF )161、または、電圧制御発振回路14
0の発振周波数を下げるよう制御する制御信号(DF )
162のどちらか一方が論理レベル“1”となる。
【0193】また、この場合に、ロック検出手段200
はデータの復調が不可能であると判定し、これに基づい
て、多重化手段1400は、位相比較器110の出力信
号111、及び112に、周波数検出器160の出力信
号を多重化し、位相比較出力121を出力する。
はデータの復調が不可能であると判定し、これに基づい
て、多重化手段1400は、位相比較器110の出力信
号111、及び112に、周波数検出器160の出力信
号を多重化し、位相比較出力121を出力する。
【0194】上述の動作を、復調クロック152の周波
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器の出力信号16
1、及び162に反映されるまで(即ち、周波数検出器
の出力信号161、及び162の両方が定常的に論理レ
ベル“0”となるまで)繰り返す。
数fPCK が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)内となり、周波数検出器の出力信号16
1、及び162に反映されるまで(即ち、周波数検出器
の出力信号161、及び162の両方が定常的に論理レ
ベル“0”となるまで)繰り返す。
【0195】この実施例の多重化手段1400は、所定
の制御信号(DTFS)1301の指示に基づき、制御
信号1301が多重化の禁止を指示する場合には、位相
比較器110の出力信号111、112のみによって、
復調クロック152とデータ列信号100との位相差に
応じたループの制御を行い、制御信号1301が多重化
を指示する場合には、ロック検出手段200の判定結果
に基づいて、アンロック時には、位相比較器110の出
力信号111,112に、周波数検出器160の出力信
号161,162を多重化してループの制御を行い、ロ
ック時には、位相比較器110の出力信号111,11
2によってループの制御を行う。
の制御信号(DTFS)1301の指示に基づき、制御
信号1301が多重化の禁止を指示する場合には、位相
比較器110の出力信号111、112のみによって、
復調クロック152とデータ列信号100との位相差に
応じたループの制御を行い、制御信号1301が多重化
を指示する場合には、ロック検出手段200の判定結果
に基づいて、アンロック時には、位相比較器110の出
力信号111,112に、周波数検出器160の出力信
号161,162を多重化してループの制御を行い、ロ
ック時には、位相比較器110の出力信号111,11
2によってループの制御を行う。
【0196】このようにして、復調クロック152の周
波数fPCK が、PLL回路の周波数引き込み範囲(キャ
プチャレンジ)内となれば、以降、従来の復調クロック
発生用のPLL回路と全く同様の動作をする。
波数fPCK が、PLL回路の周波数引き込み範囲(キャ
プチャレンジ)内となれば、以降、従来の復調クロック
発生用のPLL回路と全く同様の動作をする。
【0197】つまり、復調クロック152とデータ列信
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧が
一定となり、この時点で復調クロック152は、データ
列信号100の最大繰り返し周波数fMAX の2倍の周波
数で、かつ、データ列信号100と所定の位相関係とな
って安定する。
号100との位相差が減少するように動作し、位相差が
なくなると、ループ・フィルタ130の出力直流電圧が
一定となり、この時点で復調クロック152は、データ
列信号100の最大繰り返し周波数fMAX の2倍の周波
数で、かつ、データ列信号100と所定の位相関係とな
って安定する。
【0198】また、この時点で、ロック検出手段200
はデータの復調が可能であると判定し、多重化手段14
00が、位相比較器110の出力信号のみから位相比較
出力121を生成するよう制御する。
はデータの復調が可能であると判定し、多重化手段14
00が、位相比較器110の出力信号のみから位相比較
出力121を生成するよう制御する。
【0199】これにより、PLL回路がロック状態にな
ると、周波数検出器160の出力は、位相比較出力12
1に反映されず、受信されたデータ列信号100にノイ
ズがのる等の原因で、周波数検出器160が誤動作して
もPLLは安定に動作することができる。
ると、周波数検出器160の出力は、位相比較出力12
1に反映されず、受信されたデータ列信号100にノイ
ズがのる等の原因で、周波数検出器160が誤動作して
もPLLは安定に動作することができる。
【0200】上記の各実施例の動作により、周波数引き
込み能力を向上させて、従来に比べて、実質的なキャプ
チャレンジを拡大することができ、位相ロック状態にな
るデータ列信号と復調クロックとの周波数差を拡大する
ことができる。
込み能力を向上させて、従来に比べて、実質的なキャプ
チャレンジを拡大することができ、位相ロック状態にな
るデータ列信号と復調クロックとの周波数差を拡大する
ことができる。
【0201】
【発明の効果】以上のように本発明によれば、データ列
信号の最大繰り返し周波数と復調クロックの周波数との
周波数差が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合に、これを周波数検出器が検
出し、周波数検出器により周波数引き込み動作を行っ
て、データ列信号の最大繰り返し周波数と復調クロック
の周波数との周波数差がPLL回路の周波数引き込み範
囲内になるように動作することができる。
信号の最大繰り返し周波数と復調クロックの周波数との
周波数差が、PLL回路の周波数引き込み範囲(キャプ
チャレンジ)外である場合に、これを周波数検出器が検
出し、周波数検出器により周波数引き込み動作を行っ
て、データ列信号の最大繰り返し周波数と復調クロック
の周波数との周波数差がPLL回路の周波数引き込み範
囲内になるように動作することができる。
【0202】また、周波数検出器は、データ列信号と復
調クロックの相対比較を行う構成となっているため、デ
ータ列信号のピッチが大きく変化しても比較を誤ること
なく、PLL回路はこれに追従し周波数引き込み動作を
行うことができる。
調クロックの相対比較を行う構成となっているため、デ
ータ列信号のピッチが大きく変化しても比較を誤ること
なく、PLL回路はこれに追従し周波数引き込み動作を
行うことができる。
【0203】そのため、周波数引き込み能力を向上させ
て、従来に比べて、実質的なキャプチャレンジを拡大す
ることができ、位相ロック状態になるデータ列信号と復
調クロックとの周波数差を拡大することができる。
て、従来に比べて、実質的なキャプチャレンジを拡大す
ることができ、位相ロック状態になるデータ列信号と復
調クロックとの周波数差を拡大することができる。
【0204】加えて、PLL回路がロック状態になる
と、周波数検出器の出力がループを制御する位相比較出
力に反映されない構成としているため、仮に、受信され
たデータ列信号にノイズがのる等の原因で周波数検出器
が誤動作したとしても、この影響を一切受けること無く
安定に動作する。
と、周波数検出器の出力がループを制御する位相比較出
力に反映されない構成としているため、仮に、受信され
たデータ列信号にノイズがのる等の原因で周波数検出器
が誤動作したとしても、この影響を一切受けること無く
安定に動作する。
【図1】本発明の第1の実施例のPLL回路の構成図
【図2】本発明の第2の実施例のPLL回路の構成図
【図3】本発明の第1および第2の実施例のPLL回路
における周波数検出器(第3の実施例)の構成図
における周波数検出器(第3の実施例)の構成図
【図4】本発明の第1および第2の実施例のPLL回路
における周波数検出器(第4の実施例)の構成図
における周波数検出器(第4の実施例)の構成図
【図5】本発明の第1および第2の実施例のPLL回路
における周波数検出器(第5の実施例)の構成図
における周波数検出器(第5の実施例)の構成図
【図6】本発明の第1および第2の実施例のPLL回路
における周波数検出器(第6の実施例)の構成図
における周波数検出器(第6の実施例)の構成図
【図7】本発明の第1および第2の実施例のPLL回路
における周波数検出器(第7の実施例)の構成図
における周波数検出器(第7の実施例)の構成図
【図8】本発明の第3および第4の実施例の周波数検出
器におけるシンク検出手段(第8の実施例)の構成図
器におけるシンク検出手段(第8の実施例)の構成図
【図9】本発明の第3および第4の実施例の周波数検出
器におけるシンク検出手段(第9の実施例)の構成図
器におけるシンク検出手段(第9の実施例)の構成図
【図10】本発明の第4の実施例の周波数検出器におけ
る周波数引き込み判定手段(第10の実施例)の構成図
る周波数引き込み判定手段(第10の実施例)の構成図
【図11】本発明の第4の実施例の周波数検出器におけ
る周波数引き込み判定手段(第11の実施例)の構成図
る周波数引き込み判定手段(第11の実施例)の構成図
【図12】本発明の第4の実施例の周波数検出器におけ
る周波数引き込み判定手段(第12の実施例)の構成図
る周波数引き込み判定手段(第12の実施例)の構成図
【図13】本発明の別のPLL回路(第13の実施例)
の構成図
の構成図
【図14】本発明のさらに別のPLL回路(第14の実
施例)の構成図
施例)の構成図
【図15】従来のPLL回路の構成図
【図16】DAI信号のフォーマットを示すタイミング
図
図
【図17】本発明の実施例のPLL回路のCMAX <検出
手段、CMAX ≦検出手段、および、CMIN >検出手段の
タイミング図
手段、CMAX ≦検出手段、および、CMIN >検出手段の
タイミング図
120 多重化手段 160 周波数検出器 200 ロック検出手段 210 多重化手段 300 シンク検出手段 310 分周回路 320 周波数位相比較器 400 周波数引き込み判定手段 500 計数手段 600 シンク窓信号生成手段 800 計数手段 900 マスク信号生成手段 1300 多重化手段 1400 多重化手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03L 7/08 B
Claims (14)
- 【請求項1】 位相比較器により、入力されたデータ列
信号と電圧制御発振回路の発振周波数を基に生成された
復調クロックとの位相を比較し、検出した位相差に基づ
いて、前記電圧制御発振回路の発振を制御し、前記デー
タ列信号に位相と周波数が同期した前記復調クロックを
出力するPLL回路において、前記電圧制御発振回路の
発振周波数を基に生成され前記復調クロックとは別の比
較クロックと前記データ列信号とに基づいて、前記電圧
制御発振回路の発振周波数に応じた信号を出力する周波
数検出器と、前記位相比較器の出力信号と前記周波数検
出器の出力信号とを多重化する多重化手段とを設け、前
記多重化手段を、前記多重化により得られた前記復調ク
ロックとデータ列信号との周波数差および位相差に応じ
て、前記電圧制御発振回路の発振を制御するよう構成し
たPLL回路。 - 【請求項2】 位相比較器により、入力されたデータ列
信号と電圧制御発振回路の発振周波数を基に生成された
復調クロックとの位相を比較し、検出した位相差に基づ
いて、前記電圧制御発振回路の発振を制御し、前記デー
タ列信号に位相と周波数が同期した前記復調クロックを
出力するPLL回路において、前記電圧制御発振回路の
発振周波数を基に生成され前記復調クロックとは別の比
較クロックと前記データ列信号とに基づいて、前記電圧
制御発振回路の発振周波数に応じた信号を出力する周波
数検出器と、前記復調クロックとデータ列信号との位相
が同期したことを検出して、データの復調が可能なロッ
ク状態であると判定するロック検出手段と、前記ロック
検出手段の判定に基づいて、前記位相比較器の出力信号
と前記周波数検出器の出力信号とを多重化する多重化手
段とを設け、前記多重化手段を、前記ロック検出手段が
前記ロック状態と判定した場合には、前記多重化を行わ
ず、前記復調クロックとデータ列信号との位相差に応じ
た前記位相比較器の出力信号によって、前記電圧制御発
振回路の発振を制御するよう構成し、前記ロック検出手
段が前記ロック状態とは逆のアンロック状態と判定した
場合には、前記多重化を行い、前記復調クロックとデー
タ列信号との周波数差および位相差に応じて、前記電圧
制御発振回路の発振を制御するよう構成したPLL回
路。 - 【請求項3】 周波数検出器を、データ列信号に周期的
に現れるデータのシンクパタンを検出するシンク検出手
段と、電圧制御発振回路の出力信号を分周し、前記デー
タ列信号にシンクパタンの現れる周期に対応した周期の
クロックを生成する分周回路と、前記分周回路の出力信
号を可変入力とし前記シンク検出手段の出力信号を基準
入力として、両者の周波数と位相を比較する周波数位相
比較器とで構成し、前記周波数位相比較器を、前記分周
回路の出力信号と前記シンク検出手段の出力信号との周
波数差および位相差に応じた信号を出力するよう構成し
た請求項1または請求項2に記載のPLL回路。 - 【請求項4】 周波数検出器を、データ列信号に周期的
に現れるデータのシンクパタンを検出するシンク検出手
段と、電圧制御発振回路の出力信号を分周し、前記デー
タ列信号にシンクパタンの現れる周期に対応した周期の
クロックを生成する分周回路と、前記分周回路の出力信
号と前記シンク検出手段の出力信号のどちらか一方を可
変入力とし他方を基準入力として、両者の周波数と位相
を比較する周波数位相比較器と、前記電圧制御発振回路
の発振周波数が所定範囲内であるかどうかを判定する周
波数引き込み判定手段とで構成し、前記周波数位相比較
器を、前記周波数引き込み判定手段が前記電圧制御発振
回路の発振周波数が所定範囲外であると判定した場合に
は、前記シンク検出手段の出力信号を前記可変入力とす
るとともに前記分周回路の出力信号を前記基準入力と
し、前記周波数引き込み判定手段が前記電圧制御発振回
路の発振周波数が所定範囲内であると判定した場合に
は、前記分周回路の出力信号を前記可変入力とするとと
もに前記シンク検出手段の出力信号を前記基準入力とし
て、前記分周回路の出力信号と前記シンク検出手段の出
力信号との周波数差および位相差に応じた信号を出力す
るよう構成した請求項1または請求項2に記載のPLL
回路。 - 【請求項5】 周波数検出器に、電圧制御発振回路の出
力信号に基づく比較クロックにより、データ列信号の反
転周期を計数する計数手段を設け、前記周波数検出器
を、前記計数手段による計数値が、前記データ列信号の
最大反転周期における期待計数値より大きい場合には、
前記電圧制御発振回路の発振周波数を下げるための信号
を出力するよう構成した請求項1または請求項2に記載
のPLL回路。 - 【請求項6】 周波数検出器に、電圧制御発振回路の出
力信号に基づく比較クロックにより、データ列信号の反
転周期を計数する計数手段と、シンク検出手段によるシ
ンクパタンの検出により計数値がリセットされ、前記比
較クロックにより計数し、前記計数値が0から予め定め
られた値となるまでの期間をシンク期間とし、このシン
ク期間を示す信号を生成するシンク窓信号生成手段とを
設け、前記周波数検出器を、前記計数手段による計数値
が、前記シンク期間以外で前記データ列信号の最大反転
周期における期待計数値より大きい場合には、前記電圧
制御発振回路の発振周波数を下げるための信号を出力す
るよう構成した請求項1または請求項2に記載のPLL
回路。 - 【請求項7】 周波数検出器に、電圧制御発振回路の出
力信号に基づく比較クロックにより、データ列信号の反
転周期を計数する計数手段を設け、前記周波数検出器
を、前記計数手段による計数値が、前記データ列信号の
最小反転周期における期待計数値より小さい場合には、
前記電圧制御発振回路の発振周波数を上げるための信号
を出力するよう構成した請求項1または請求項2に記載
のPLL回路。 - 【請求項8】 シンク検出手段に、電圧制御発振回路の
出力信号に基づく比較クロックにより、データ列信号の
反転周期を計数する計数手段を設け、前記シンク検出手
段を、前記計数手段による計数値が、前記データ列信号
の最大反転周期における期待計数値以上の場合には、前
記データ列信号のシンクパタンであると判定して、この
シンクパタンを検出するよう構成した請求項3または請
求項4に記載のPLL回路。 - 【請求項9】 シンク検出手段に、電圧制御発振回路の
出力信号に基づく比較クロックにより、データ列信号の
反転周期を計数する計数手段と、シンク検出時に計数値
がリセットされ、前記比較クロックにより計数し、前記
計数値が0から予め定められた値となるまでの期間をシ
ンク検出停止期間とし、このシンク検出停止期間を示す
信号を生成するマスク信号生成手段とを設け、前記シン
ク検出手段を、前記計数手段による計数値が、前記シン
ク検出停止期間以外で前記データ列信号の最大反転周期
における期待計数値以上の場合には、前記データ列信号
のシンクパタンであると判定して、このシンクパタンを
検出するよう構成した請求項3または請求項4に記載の
PLL回路。 - 【請求項10】 周波数引き込み判定手段を、データ列
信号のシンクパタンの検出が正しい周期で行われている
かどうかを検出し、前記シンクパタンの検出が正しい周
期で行われていない場合には、電圧制御発振回路の発振
周波数が所定範囲外であると判定し、前記シンクパタン
の検出が正しい周期で行われている場合には、電圧制御
発振回路の発振周波数が所定範囲内であると判定するよ
う構成した請求項4に記載のPLL回路。 - 【請求項11】 周波数引き込み判定手段に、電圧制御
発振回路の出力信号に基づく比較クロックにより、デー
タ列信号の反転周期を計数する計数手段を備え、前記周
波数引き込み判定手段を、前記計数手段による計数値
が、前記データ列信号の最大反転周期における期待計数
値より大きい場合には、前記電圧制御発振回路の発振周
波数が所定の周波数より高いと判定し、前記計数手段に
よる計数値が、前記データ列信号の最小反転周期におけ
る期待計数値より小さい場合には、前記電圧制御発振回
路の発振周波数が所定の周波数より低いと判定して、前
記電圧制御発振回路の発振周波数が所定範囲外であると
判定するよう構成した請求項4に記載のPLL回路。 - 【請求項12】 周波数引き込み判定手段に、電圧制御
発振回路の出力信号に基づく比較クロックにより、デー
タ列信号の反転周期を計数する計数手段と、シンク検出
手段によるシンクパタンの検出により計数値がリセット
され、前記比較ロックにより計数し、前記計数値が0か
ら予め定められた値となるまでの期間をシンク期間と
し、このシンク期間を示す信号を生成するシンク窓信号
生成手段とを備え、前記周波数引き込み判定手段を、前
記計数手段による計数値が、前記シンク期間以外で前記
データ列信号の最大反転周期における期待計数値より大
きい場合には、前記電圧制御発振回路の発振周波数が所
定の周波数より高いと判定し、前記計数手段による計数
値が、前記シンク期間以外で前記データ列信号の最小反
転周期における期待計数値より小さい場合には、前記電
圧制御発振回路の発振周波数が所定の周波数より低いと
判定して、前記電圧制御発振回路の発振周波数が所定範
囲外であると判定するよう構成した請求項4に記載のP
LL回路。 - 【請求項13】 多重化手段を、所定の制御信号の指示
に基づき、前記制御信号が多重化の禁止を指示する場合
には、復調クロックとデータ列信号との位相差に応じた
位相比較器の出力信号のみによって、電圧制御発振回路
の発振を制御し、前記制御信号が多重化を指示する場合
には、前記位相比較器の出力信号と前記周波数検出器の
出力信号とを多重化して、前記復調クロックとデータ列
信号との周波数差および位相差に応じて、電圧制御発振
回路の発振を制御するよう構成した請求項1に記載のP
LL回路。 - 【請求項14】 多重化手段を、所定の制御信号の指示
に基づき、前記制御信号が多重化の禁止を指示する場合
には、復調クロックとデータ列信号との位相差に応じた
位相比較器の出力信号のみによって、電圧制御発振回路
の発振を制御し、前記制御信号が多重化を指示する場合
には、ロック検出手段の判定結果に基づいて、アンロッ
ク時には、前記位相比較器の出力信号と前記周波数検出
器の出力信号とを多重化して、前記電圧制御発振回路の
発振を制御し、ロック時には、前記位相比較器の出力信
号によって、前記電圧制御発振回路の発振を制御するよ
う構成した請求項2に記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7002307A JPH08191247A (ja) | 1995-01-11 | 1995-01-11 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7002307A JPH08191247A (ja) | 1995-01-11 | 1995-01-11 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08191247A true JPH08191247A (ja) | 1996-07-23 |
Family
ID=11525706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7002307A Pending JPH08191247A (ja) | 1995-01-11 | 1995-01-11 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08191247A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229864B1 (en) | 1997-12-18 | 2001-05-08 | Philips Electronics North America Corporation | Phase locked loop lock condition detector |
US6337589B1 (en) | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
JP2006129005A (ja) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | 位相同期発振器 |
JP2009194611A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 位相同期回路及びこれを用いた受信機 |
WO2012143970A1 (ja) * | 2011-04-19 | 2012-10-26 | 三菱電機株式会社 | 周波数シンセサイザ |
JP2017055251A (ja) * | 2015-09-09 | 2017-03-16 | 富士通株式会社 | 信号再生回路、電子装置および信号再生方法 |
US10277387B2 (en) | 2016-07-15 | 2019-04-30 | Fujitsu Limited | Signal recovery circuit, electronic device, and signal recovery method |
-
1995
- 1995-01-11 JP JP7002307A patent/JPH08191247A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6337589B1 (en) | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
US6525578B2 (en) | 1997-09-11 | 2003-02-25 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
US6229864B1 (en) | 1997-12-18 | 2001-05-08 | Philips Electronics North America Corporation | Phase locked loop lock condition detector |
JP2006129005A (ja) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | 位相同期発振器 |
JP4657678B2 (ja) * | 2004-10-28 | 2011-03-23 | 富士通株式会社 | 位相同期発振器 |
JP2009194611A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 位相同期回路及びこれを用いた受信機 |
WO2012143970A1 (ja) * | 2011-04-19 | 2012-10-26 | 三菱電機株式会社 | 周波数シンセサイザ |
JP2017055251A (ja) * | 2015-09-09 | 2017-03-16 | 富士通株式会社 | 信号再生回路、電子装置および信号再生方法 |
US10277387B2 (en) | 2016-07-15 | 2019-04-30 | Fujitsu Limited | Signal recovery circuit, electronic device, and signal recovery method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3017247B2 (ja) | データ同期器内いウインドストローブを導入する新規な方法 | |
US5525935A (en) | High-speed bit synchronizer with multi-stage control structure | |
US6901127B1 (en) | Method and apparatus for data recovery | |
EP0074793B1 (en) | Phase-locked loop circuit | |
KR100913400B1 (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
US5170297A (en) | Current averaging data separator | |
US5889820A (en) | SPDIF-AES/EBU digital audio data recovery | |
US6768433B1 (en) | Method and system for decoding biphase-mark encoded data | |
JP3028955B1 (ja) | Pllロック回路におけるロック検出方法及びその装置 | |
JPH08191247A (ja) | Pll回路 | |
EP1199806B1 (en) | PLL circuit and optical communication reception apparatus | |
JP3931477B2 (ja) | クロック再生/識別装置 | |
JP2890974B2 (ja) | Pll回路 | |
US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
JP2806675B2 (ja) | 収束モード切り換え式ディジタルpll装置 | |
KR100975083B1 (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
JP2830297B2 (ja) | Pll回路 | |
JP2922605B2 (ja) | データ復調装置 | |
JPH04215338A (ja) | Pll回路 | |
JP2001094420A (ja) | 位相ロック・ループ回路 | |
JPH05206844A (ja) | Pll回路 | |
JPH08331085A (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
JP3908764B2 (ja) | 位相比較利得検出回路、誤同期検出回路及びpll回路 | |
JPH09191247A (ja) | Pll回路 | |
JPH04119737A (ja) | データ復調回路 |