JP2890570B2

JP2890570B2 - 画像処理装置の編集制御方式

Info

Publication number: JP2890570B2
Application number: JP1330343A
Authority: JP
Inventors: 敏貴藤間
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-12-20
Filing date: 1989-12-20
Publication date: 1999-05-17
Anticipated expiration: 2014-05-17
Also published as: JPH03189878A; US5142355A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、原稿読み取り色分解信号から各現像色の記
録信号に変換し現像サイクル毎に当該現像色の記録信号
を選択して記録再生を行うと共に原稿の閉領域内を特定
のパターンや色でぬり潰す機能を備えた画像処理装置の
ぬり絵処理方式に関する。

〔従来の技術〕

最近の画像処理装置では、CCDラインセンサを用いる
ことにより、原稿を色分解信号にしてフルカラーの読取
信号を簡単に取り出すことができる。そこで、この色分
解信号をトナーその他の色材の記録信号に変換し、該記
録信号で駆動されるレーザービームを感光体に照射して
感光体上に潜像を形成し、現像、転写、定着することに
よってカラー原稿を再生することができる。しかも、CC
Dラインセンサを用いて得られる色分解信号は、アナロ
グ信号から高階調のデジタル信号に変換することによっ
て、デジタル信号での記憶、変換、調整、合成等が自由
に行えるので、多彩な画像編集が可能になる。すなわ
ち、このような技術を利用することによって、カラー複
写機やカラープリンタ、カラーファクシミリ等において
も単にカラー原稿の再現だけでなく、例えばトリム（画
像の抽出）やマスク（画像の消去）は勿論、ロゴの挿
入、色付け、ペイント、色変換、ネガポジ反転、縮小／
拡大その他多彩に編集機能を付加することができる。

例えば円グラフや棒グラフ等では、グラフの中を特定
の色やパターンで分けて表示したり、また、図形原稿等
では、複雑な図形の識別を容易にするために特定の部分
を色付けして表示することがあり、そのための手法とし
て、まず、プリスキャンにより原稿の２値化画像データ
を取り込んだ後、色付けする領域内の１点を編集点とし
て指定することによりその編集点を含む閉領域内に指定
された色やパターンにより描画してぬり潰す方法があ
る。

〔発明が解決しようとする課題〕

しかしながら、例えば上記のぬり絵機能では、閉領域
内に文字があった場合、編集点を開始点としてその点を
含む内側のみを描画するため、文字の閉じた線や、さら
に閉領域内に閉じた枠があると、その内側が抜けてしま
うという問題がある。すなわち、文字「Ｓ」の場合には
抜けがなく色付けされるが、文字「Ｐ」や「Ｏ」の場合
には文字の閉じた線の内側は色付けが行われず、指定し
た閉領域内で抜けが生じてしまうという問題が生じる。
これを第24図に基づいてさらに具体的に説明する。

色付け処理では、ビットマップメモリを「０」に初期
化した後、コピースキャンに先立ってプリスキャンを行
うことによって原稿を読み取り、ビットマップメモリに
その読取情報を描画し、その描画したデータに対して塗
り潰しの処理が行われる。この場合、原稿を読み取って
ビットマップメモリに描画された内容が第24図（ａ）の
白「０」、黒「１」で表わされるように文字「Ｐ」を矩
形の枠で囲んだものであるとする。そこで、このビット
マップメモリの内容に対して＊印の画像を編集点として
指定すると、まず、ビットマップメモリに対し、この編
集点を開始点として「１」を境界とし例えば「１」と異
なった値「Ｎ」が同図（ｂ）に示すように割当てられ
る。したがって、図示のように文字「Ｐ」の閉じた線の
内側の値は、初期値の「０」のままとなっている。この
状態で、コピースキャンを行ってビットマップメモリの
内容に基づいて画像処理を行うと、同図（ｃ）に示すよ
うに斜線の枠と文字「Ｐ」の線との間の領域のみがメッ
シュで示すように色付けされ、文字「Ｐ」の閉じた線の
内側は色付けされずに残ってしまう。

上記のような不都合は、文字のみならず閉領域を有す
る図形等に対しても発生する。したがって、このような
不都合をなくすには、文字や図形等の閉じた線の内側に
対して漏れなく編集点を指定することが必要となり、編
集点の指定操作が非常に煩雑になる。

本発明は、上記の課題を解決するものであって、発明
の目的は、１点を編集点として指定することにより、そ
の閉領域内に存在する閉じた線の内側も漏れることなく
色付けできるようにすることである。

〔課題を解決するための手段および作用〕

そのために本発明は、第１図に示すように、イメージ
入力ターミナル（IIT）１でを読み取り、イメージ処理
システム（IPS）２で原稿読み取り色分解信号から各現
像色の記録信号に変換し現像サイクル毎に当該現像色の
記録信号を選択してイメージ出力ターミナル（IOT）３
で記録再生を行うと共に、イメージ処理システム２に画
像データ処理手段４、６、原稿の閉領域内を特定のパタ
ーンや色でぬり潰すぬり絵処理手段５を備えた画像処理
装置のぬり絵処理方式であって、ぬり絵処理手段５にプ
レーンメモリ７を備え、該プレーンメモリ７にプリスキ
ャンにより原稿の２値画像データを取り込み、該２値画
像データの閉領域内の指定された点を開始点として閉領
域ぬり潰しを行い、次に該閉領域ぬり潰しに対して外側
ぬり潰しを行った後、外側ぬり潰しの内側に対して特定
のパターンや色の塗り潰し処理の設定を行うようにした
ことを特徴とする。

このようにぬり絵をしようとする閉領域の外側をぬり
潰し、その外側ぬり潰しの内側に対し、ぬり絵のための
特定のパターンや色の塗り潰し処理の設定を行うので、
閉領域の内側に閉じた線があってもこのような線とは関
係なく塗り潰し処理が実行される。

また、ぬり絵処理として複数枚のプレーンメモリを備
え、ワーク用のプレーンメモリに外側ぬり潰し領域を描
画し、ワーク用のプレーンメモリに描画された外側ぬり
潰し領域に基づいて描画用のプレーンメモリに特定のパ
ターンや色の塗り潰し処理を行うエリアコマンドを設定
することを特徴とし、さらに、描画用として複数枚のプ
レーンメモリを用い、各領域毎に複数枚のメモリでエリ
アコマンドを設定し、ワーク用として２枚のプレーンメ
モリを用い、第１のプレーンメモリと第２のプレーンメ
モリとの間で領域のぬり潰し処理を行うことを特徴とす
る。

したがって、ワーク用のプレーンメモリでは、一方の
プレーンメモリに２値化画像データを取り込むと、他方
のプレーンメモリに閉領域内のぬり潰しを行い、さらに
それを基に逆のぬり潰しを行うことができる。また、複
数枚のメモリでエリアコマンドを設定するので、エリア
コマンドにより色やぬり潰しパターンを指定し選択する
ことができる。

〔実施例〕

以下、実施例につき本発明を詳細に説明する。

この実施例では、カラー複写機を記録装置の１例とし
て説明するが、これに限定されるものではなく、プリン
タやファクシミリ、その他の画像記録装置にも適用する
ことができる。

目次まず、実施例の説明に先立って、目次を示す。

（Ｉ）ぬり絵処理方式（Ｉ−１）ぬり絵処理用メモリの構成（Ｉ−２）エリアコマンド設定処理（II）編集制御回路（II−１）全体の回路構成（II−２）動作概要（II−３）AGDC （II−４）DMC （II−５）IRE （II−６）アノテーション処理回路（III）全体の処理の流れ（Ｉ）ぬり絵処理方式（Ｉ−１）ぬり絵処理用メモリの構成第２図はプレーンメモリの構成例を示す図である。

第２図に示すプレーンメモリは、２値のプレーンをワ
ーク用に２面、描画用に４面の計６面で構成した例であ
り、例えば分解能４ドット/mm、主走査方向435mm、副走
査方向300mmとすると、1.5Mバイトのメモリ容量を必要
とする。このうち、ワーク用のプレーンPWは、例えばぬ
り絵スキャン時に２値化データを取り込むものである
が、その他にマーカースキャン時にマーカーエリアを取
り込むのにも用いることができる。そして、ワーク用の
プレーンPMは、ぬり絵領域の描画を行うと共に抽出エリ
ア作成用として用いるものである。また、描画用のプレ
ーンP3〜０は、ビットパターンをエリアコマンドとする
ものであり、この場合における例えばプレーンP3〜P0上
の描画内容とエリアコマンドとの対応は、第３図に示す
ようになる。すなわち、エリアコマンドは、４ビット構
成で「P3、P2、P1、P0」とすると、同図における領域
のエリアコマンドは、プレーンP3が「０」、プレーンP
2、P1、P0がそれぞれ「１」であるので、「0111_B」（07
_H）となり、領域のエリアコマンドは、プレーンP3、P
1が「１」であるので、「1010_B」（0A_H）、領域のエ
リアコマンドは、各プレーンとも「０」であるので「00
00_B」（00_H）となる。

（Ｉ−２）ぬり絵処理の流れ次にぬり絵処理を説明する。

第４図は本発明に係るぬり絵処理の流れを説明するた
めの図である。

まず、第４図（ａ）に示すようにぬり絵スキャンで２
値化画像データ11をプレーンPWに取り込む。しかる後、
ぬり絵開始点（編集点）12を指定すると、描画対象プレ
ーンをPMとし、ペイントコマンドを発行することによっ
て、図示のようにプレーンPMに描画13を実行する。

次に、転送先プレーンをPW、転送元プレーンをPMとし
てコピーコマンドを発行することによって、同図（ｂ）
に示すようにプレーンPMの描画13をプレーンPWにコピー
する。

その後、描画プレーンをPM、描画内容を「ALL ０」
にして描画モードで矩形ぬりつぶしコマンドを発行する
ことによって、同図（ｃ）に示すようにプレーンPMをク
リアする。

続いて、描画対象プレーンをPMとし、ぬりつぶし開始
座標14を描画13の外側に指定し、ペイントコマンドを発
行することによって、同図（ｄ）に示すように外側をペ
イントする。

最後に、色やパターンにより描画用のプレーンP3〜P0
を選択してペイントコマンドを発行することによって、
同図（ｅ）に示すように描画用のプレーンP3〜P0上にエ
リアコマンドを描画する。このエリアコマンドの例は、
閉領域内を「0101_B」（05_H）で描画したものである。

（II）編集制御回路次に、本発明に係るぬり絵処理方式の機能を備えた編
集制御回路の例を説明する。

（II−１）全体の回路構成第５図は本発明に係るぬり絵等のアノテーション、領
域指定、カラー変換の各処理を行うLSIを搭載した編集
制御回路基板の構成例を示す図である。

編集制御回路基板では、第５図に示すように編集制御
モジュールを構成しアノテーションの処理を行う回路と
してAGDC（Advanced Graphic Display Controller）70
1、プレーンメモリ704、DMC（DMA Controller）706、FI
FO707、715、IRE（Image Reduction and Enlargement c
ontroller）714、FAC（Font Address Controller）71
6、PLT（Palette）717等を備え、領域画像制御持モジュ
ールを構成し調整機能の領域コマンドを生成する回路と
して領域指定回路711、指定された領域、色で原稿の色
を変換する回路として色変換回路710を備えている。

アノテーションの処理を行う回路では、マーカー領域
や閉領域、矩形領域、自由形領域で、文字部分のみ、文
字部分と背景部分の両方について、あるいは背景部分の
みに限り、網、ハッチング、ベタで置き換えたり、ま
た、ロゴ挿入処理したりする。そのために、マーカース
キャンや閉領域スキャン、ディジタイザからの座標入力
により指定された領域について、先に述べたようにプレ
ーンメモリ704にまず２値化画像データを取り込んで、
しかる後その領域内にエリアコマンドを描画して、メイ
ンスキャンのときにこれを読み出して画像データと置き
換え処理する。また、調整機能の領域コマンドを生成す
る回路では、UIから入力された座標値による領域とコマ
ンドを設定し、メインスキャンのときに、これを読み出
して調整機能の制御を行い、その１つとして色変換回路
710がある。したがって、メインスキャンでは、画像デ
ータに対して、指定された領域でカラー変換その他の調
整機能に関する処理が行われ、その後の画像データに対
してアノテーションの処理が行われる。次にこれらの各
ブロックについて概要を説明する。

プレーンメモリ704は、入力画像をマスキング、ロゴ
等、別のものに置換するときにそのコマンドも登録して
おくものである。アノテーションは、一定の領域に対し
て処理するものであり、入力画像ほどの分解能はなくて
もよいので、プレーンメモリ704としては、分解能を４
ドット/mmに落としてメモリ容量を少なくし、副走査方
向432mm、主走査方向300mmのA4サイズで４面もち、その
４面に書かれたビットイメージと対応した色およびパタ
ーンを送出するように構成している。したがって、2⁴、
16通りの処理が可能である。この機能としては、指定さ
れた１点を含んだ閉領域内の白部を任意の色、パターン
でぬりつぶす「閉領域内色付け」（ぬり絵）、２点で指
定された矩形領域内を任意の色、パターンでぬりつぶす
「矩形領域内色付け」に大別できる。これらは、領域内
の１点を指定して行う枠内色付け、マーカーにより領域
を指定し、白黒の原稿を対象とし黒を任意の色に変換す
る色変換、原稿イメージを残す網かけ、領域内を白でぬ
りつぶす（透明にする）マスク、逆に領域外を白でぬり
つぶすトリム、抽出と同様の指定移動、原稿イメージを
残さないペイント等がある。

AGDC701は、メモリのハード的な制御を行うものであ
り、閉領域スキャンやマーカースキャン時に原稿上のマ
ーカーイメージ、閉領域枠イメージを取り込んでプレー
ンメモリ704への書き込みを行ったり、プレーンメモリ7
04上にビットパターンを描画したり、メインスキャン時
にプレーンメモリ704のビットパターンを送出するグラ
フィックディスプレイコントローラである。

IRE714は、プリスキャン時にFIFO715を使って画像デ
ータの２値化、縮小処理を行ってDMC（Direct Memory A
ccess Controller）706を介してAGDC701へ転送し、メイ
ンスキャン時にAGDC701の転送データをFIFO707から入力
し拡大処理を行う。

DMC706は、DMAライト、プットコマンドによりIRE714
からAGDC701へデータ転送を行い、DMAリード、ゲットコ
マンドによりAGDC701からIRE714へデータ転送を行うも
のである。なお、AGDC701からIRE714へは、途中にFIFO7
07を介してデータ転送を行い、プレーンメモリ704の４
プレーンについてデータ転送を行う。また、IRE714から
AGDC701へは、プレーンメモリ704の１プレーンについて
データ転送を行う。

FAC716は、エリアコマンドが網かけやロゴであればそ
のビットマップパターンデータをフォントバッファから
読み出し、PLT717へ送出する。

PLT717は、FAC716から網かけパターンやロゴを原稿上
に合成し、４面のプレーンメモリ704上のエリアコマン
ドと対応した色を設定するものであり、Ｙ、Ｍ、Ｃ、Ｋ
の各現像色毎に出力する色の成分データがセットされ
る。この場合、濃度やコントラスト、カラーバランスを
反映させるために、TRC−LUTによって変換した後設定さ
れる。

その他、ロゴパターンROM705は、ユーザ毎にセットす
るものであり、これが装着状態か否かの信号がオン／オ
フで送出される。フォントバッファ708には、ロゴパタ
ーンがAGDC701によりロゴパターンROM705から読み出さ
れ回転等の処理の後コピーされたり、網パターンが描画
される。ラインシンクジェネレータ713は、パイプライ
ン処理により遅れる画像信号に対応した同期信号を生成
するものである。FIFO718は、パイプライン処理の遅延
量に対応させてそれぞれ画像データを１ラインずつ遅延
させるものであり、FIFO719は、１ライン未満の遅延量
を調整するものである。

以上の回路は、先に説明した編集制御モジュールを構
成し、アノテーション処理を実行するものであるが、領
域指定回路711は、領域画像制御モジュールを構成し、U
IからXY座標による領域とその領域の編集内容が設定さ
れると、それぞれの領域で領域コマンドを発生させ、カ
ラーマスキングや色変換、UCR、空間フィルター、TRC等
にテーブルのセレクト信号等を与えるものである。色変
換回路710は、変換処理の対象を判断するための比較色
と変換色が指定され、領域指定回路711から与えられる
領域コマンドにしたがって一致色変換／不一致色変換の
処理を行うものである。

（II−２）動作概要次に上記回路における全体の動作概要を説明する。

まず、編集に関してはUI（ユーザインターフェース）
から領域の指定、その領域の編集内容が指定される。デ
ジタイザやキーを用いた座標値による領域指定データに
関しては、AGDC701に座標値が取り込まれ、その座標入
力による設定領域がプレーンメモリ704に書き込まれ、
また、領域指定回路711の各レジスタにそのコマンドが
設定される。

そして、メインスキャンに先立ってマーカースキャン
や閉領域スキャンが行われると、その画像入力データZR
E0〜７は、IRE714でFIFO715を使って２値化、縮小処理
され、DMC706を介してAGDC701に転送される。そして、
マーカーイメージ、閉領域枠イメージがAGDC701に取り
込まれ、プレーンメモリ704に書き込まれる。次にAGDC7
01を通してプレーンメモリ704の編集領域内にコマンド
の設定（ビットパターンの描画）が行われる。なお、マ
ーカースキャンのときは、色変換回路710において、全
面に対してマーカー色が黒に変換され、それ以外は白に
変換されて、マーカーのイメージのみの画像入力データ
ZRE0〜７により処理される。

次にメインスキャンに移行すると、領域指定回路711
では、原稿全面を含め、８領域について後指定優先によ
り領域毎の領域コマンドを発生するので、色変換回路71
0での色変換、その他の調整機能に関する処理がなされ
る。他方、プレーンメモリ704のビットパターンがAGDC7
01から送出されると、DMC706を介してFIFO707に１プレ
ーンずつ書き込まれる。IRE714では、これを４プレーン
分のデータにまとめ拡大処理してエリアコマンドACMDを
FAC716へ送出する。FAC716では、このエリアコマンドAC
MDによりフォントバッファ708からビットマップパター
ンデータを読み出し、PLT717でこれをFIFO718、719で同
期調整された画像データと合成し、画像出力データRZRE
0〜７を送出する。

（II−３）AGDC （Ａ）レジスタ AGDCには、AGDCの状態を示すレジスタSTATUS、AGDCの
動作を制御するレジスタCONTROL、プレーンメモリの構
成を定義するレジスタ、座標を指定するレジスタ、クリ
ッピング領域を指定するレジスタ、描画時の論理演算の
種類を設定するレジスタ等、種々のレジスタを備えてい
る。ここで、クリッピング領域は、任意の定義した矩形
領域の内側又は外側のみを描画対象とする場合における
その領域である。また、描画時の論理演算の種類を設定
するレジスタには、レジスタMOD0、レジスタMOD1、レジ
スタPLANSがある。そして、レジスタMOD0は、レジスタP
LANSのビットが「０」に設定されているプレーンに対す
る論理演算、レジスタMOD1は、レジスタPLANSのビット
が「１」に設定されているプレーンに対する論理演算を
それぞれ指定するものであり、レジスタPLANSは、各ビ
ットがプレーンと１対１に対応している。つまり、レジ
スタPLANSはハードウエア上は16面までプレーンメモリ
がとれる構成を採用している。

（Ｂ）コマンド本発明のアノテーションに関する編集処理の機能とし
ては、「矩形領域内色付け」と「閉領域内色付け」に大
別できることは先に説明したが、これらの処理を行うコ
マンドがRRECFILLとPAINTである。

コマンドRRECFILLは、プレーンメモリに対する座標を
設定するレジスタＸ、Ｙ（原点からのドット数）、DX、
DY（Ｘ、Ｙからのドット数）で指定された矩形領域をぬ
りつぶすコマンドであり、コマンドPAINTは、Ｘ、Ｙレ
ジスタで示される座標を始点としてその点を含んだ閉領
域内をぬりつぶすコマンドである。そして、これらの色
付けパターンは、他のレジスタに設定される。

AGDCの描画処理は、通常よく使用されるもの（例えば
NEC製のマイクロプロセッサμPD72120）の場合、前処理
を行うプリプロセッサの処理と、実際の描画を行う描画
プロセッサの処理に分かれる。そして、コマンドの設定
は、第43図に示すようにプリプロセッサの処理が終了し
たことを条件として行われる。このプリプロセッサの処
理の状態は、レジスタSTATUSのビット０で判断され、例
えば該ビット０が「０」のときプリプロセッサの処理が
終了したと判断される。

また、データの転送を制御するコマンドとしては、プ
ットコマンドPUTCとゲットコマンドGETCがある。

プットコマンドPUTCは、画像データをプレーンメモリ
上へ転送するコマンドであり、転送先のプレーンメモリ
の座標値をレジスタＸ、Ｙ、DH、DVで指定する。ゲット
コマンドGETCは、プレーンメモリ上のデータを送出する
コマンドであり、転送先のプレーンメモリの座標値をレ
ジスタＸ、Ｙ、DH、DVで指定する。これらのコマンド
は、DMA転送を行うため、DMCの制御レジスタに「DMAW
R」を設定した後に発行される。また、当該コマンドの
設定タイミングは、データ転送可能な状態の時であり、
この可否は、レジスタSTATUSのビット７の「PUT GET
READY」を参照して判断する。

（Ｃ）パワーオン時等の動作条件設定第６図は後指定優先の描画を説明するための図であ
る。

パワーオン時の設定処理としては、AGDCの初期設定
（レジスタCTRL、BANK）、クリッピング領域の設定等が
ある。

クリッピング領域は、任意に定義された矩形領域の内
側又は外側のみを描画対象とする領域であり、原稿検知
有効範囲と同等となる。また、クリッピング領域は、AG
DCのレジスタ「CLIP」にてパワーオン時の他、マーカー
領域色付け終了後にセットして内側のみを描画対象と
し、マーカースキャン終了後にはこれをリセットしてク
リッピングを行わないようにする。

また、パワーオン時には、色付けコマンド（RRECFIL
L、PAINT）実行時の論理演算方法の設定が行われるが、
これは、描画するビットをＳ、既にプレーンメモリ上に
あるビットをＤ、論理演算の結果プレーンメモリ上に描
画するビットＤ′とすると、レジスタMOD0では、描画す
るビットＳの反転とビットＤとの論理積を描画し、レジ
スタMOD1ではビットＳとビットＤとの論理和を描画する
論理演算式の設定を行う。ただし、初期状態としてプレ
ーンメモリはすべて「０」データでクリアされていると
し、描画するビットＳには「１」がセットされているも
のとする。

上記の論理演算式により色付けコマンドを実行する
と、後指定優先となる。例えば第６図（ａ）に示すよう
に領域１→領域２の順に指定がなされ、「1010」で領域
１を描画した後、「0011」で領域２を描画する場合に
は、同図（ｂ）に示す領域１の描画に対して同図（ｃ）
に示すように領域２の描画が優先される。

（Ｄ）色付け処理第７図はマーカー指定領域の色付け処理を説明するた
めの図、第８図は枠内色付けによる色付け処理を説明す
るための図、第９図は矩形領域の色付け処理を説明する
ための図である。

色付け処理において、マーカー編集、枠内色付けで
は、それぞれプリスキャンとしてマーカースキャン、閉
領域スキャンが実行される。これらマーカースキャンお
よび閉領域スキャン時は、IITで読み取った画像データ
をプレーンメモリ上に転送する必要がある。このプレー
ンメモリ上に転送する際には、レジスタＸ、Ｙ、DH、DV
へのプレーンメモリの座標値の設定、DMCの制御レジス
タCTRLの「DMAWR」設定、PUTCコマンドの設定、SYSへの
「READY」の通知、プリスキャン終了後の「DMAWR」の解
除等の処理がなされる。

そして、色付け処理では、まず、マーカースキャン終
了後に第７図（ａ）に示すようにマーカー領域が描画さ
れるとクリップ領域を解除し、レジスタＸ、Ｙを０に
し、レジスタPLANSをP0のプレーンメモリに、レジスタP
TNCNTを全面「１」によるぬりつぶしのパターン（FF_H）
に設定した後、任意閉領域ぬりつぶしのコマンドPAINT
を設定する。以後、描画プロセッサにより描画処理が開
始されるので、10msec毎にレジスタSTATUSのビット２
「DRAWING RPOCESSOR BUSY」を監視し、描画プロセッ
サによる描画処理が終了して「NOT BUSY」になるのを
待つ。

次に、レジスタＸ、Ｙをそれぞれ０、DXを1200、DYを
1728に設定することにより矩形領域としてプレーンメモ
リの全面を指定し、レジスタPTCCNTにぬりつぶしパター
ンを設定すると共に、レジスタMOD1に論理演算の種類と
して排他論理和（04_H）を設定してレジスタＸ、Ｙ、D
X、DYで示される矩形領域内（P0のプレーンメモリ全
面）のぬりつぶしコマンドRRECFILLを設定する。以後、
10msec毎にレジスタSTATUSのビット２「DRAWING PROCE
SSOR BUSY」を監視し、「NOT BUSY」になるのを待
つ。

このようにして第７図（ａ）に示すようなマーカース
キャン終了後のプレーンメモリについて同図（ｂ）に示
すようにマーカー領域の外側を色付け、続いて反転処理
することによって同図（ｃ）に示すようにマーカー領域
内の色付け処理が実行される。なお、マーカースキャン
時には、マーカーのみを黒に、他は白に色変換すること
によって同図（ａ）に示すようにマーカーのみが画像デ
ータとしてプレーンメモリに描画される。

また、枠内色付けでは、閉領域スキャン終了後、レジ
スタPLANSの設定、レジスタPTNCNTにすべて１でぬりつ
ぶすパターンの設定、レジスタＸ、Ｙに閉領域指定座標
の設定をそれぞれして、コマンドPAINTの設定を行う。
以後、10msec毎にレジスタSTATUSのビット２「DRAWING
PROCESSOR BUSY」を監視し、「NOT BUSY」になるま
で待ち、SYSへ「READY」を返す。

このようにして第８図（ａ）に示すような閉領域スキ
ャンで原稿イメージが取り込まれたプレーンメモリにつ
いて同図（ｂ）に示すように内側の色付け処理が実行さ
れる。

矩形領域では、レジスタPLANSの設定、レジスタPTNCN
Tにすべて１でぬりつぶすパターンの設定、レジスタ
Ｘ、Ｙ、DX、DYに指定座標値の設定をそれぞれ行い、コ
マンドRRECFILの設定を行う。以後、10msec毎にレジス
タSTATUSのビット２「DRAWING PROCESSOR BUSY」を監
視し、「NOT BUSY」になるまで待つ。さらに抽出が選
択されている場合には反転し、SYSへ「READY」を返す。

このようにして第９図（ａ）に示すような指定座標値
の矩形領域内を同図（ｂ）に示すように色付け、さらに
抽出の場合には同図（ｃ）に示すように反転処理がなさ
れる。

自由形領域では、ディジタイザよりユーザーがフリー
ハンドで描いた領域を認識し、この領域に対して編集を
実行する。実行できる編集は、色付け、マスク、トリ
ム、黒→色変換の４通りである。

この処理では、まず、ディジタイザの座標がUIから送
信されてくると、VCPUのメモリにストアされる。この場
合、座標データは、ユーザが最初に座標P0、次にP1、P
3、……、最後にP6を指定したとすると、この順に従っ
て自由形の領域開始座標P0、自由形の領域中間座標P1、
……、自由形の領域最終座標06、自由形の色付け開始座
標P7がUIからVCPUに送信され、最後に座標入力が終了し
たことを示す情報がセットされる。

これに対して、AGDCの設定手順は、VCPUのメモリにス
トアされているデータから以下のように行われる。

まず、ワークプレーンを含め各プレーンメモリをクリ
アする。そして、領域開始座標P0をAGDCへ設定し、さら
に領域中間座標P1を設定して座標P0と座標P1を線で結
ぶ。続いて、領域中間座標P2を設定して座標P1と座標P2
を線で結び、以下領域最終座標P6まで同様の処理を繰り
返して行う。なお、AGDCへの設定の際は、座標データに
倍率を掛けた値を用いる。次に、色付け開始座標P7を設
定し、コマンドPAINTを設定する。以後、10msec毎にレ
ジスタSTATUSのビット２「DRAWING PROCESSOR BUSY」
を監視し、「NOT BUSY」になるまで待つ。

（Ｅ）パターン設定パターン設定は、レジスタFIL−PTN−REG−１に選択
する編集機能に従って、例えばトリムやマスク、ペイン
トでは、ベタのパターンによりアノテーションのみ出力
し、網かけでは、選択されているパターンによりバック
グランドを着色する。また、枠内色付けでは、ベタのパ
ターンによりバックグランドを着色し、色変換では、ベ
タのパターンによりフォアグランドを着色するように設
定する。

（II−４）DMC 第10図はDMCの回路構成を示す図、第11図はIRE、AGDC
との間のデータ転送ラインを示す図である。

（Ａ）概要 DMCでは、DMAライト・プットコマンドによりIREからA
GDCへのデータ転送を行い、DMAリード・ゲットコマンド
によりAGDCから途中にFIFOを介してIREへデータ転送を
行っている。IREからAGDCへのデータ転送は、プレーン
メモリで１プレーンを単位として行い、AGDCからIREへ
のデータ転送は、プレーンメモリで４プレーンのデータ
を単位として行っている。

DMCは、コントロールレジスタDMC−CTR−REG−ｎ（ｎ
＝０〜３）、DMA転送時の主走査方向ワード数を設定す
るレジスタDMC−FWORD−REG−ｎ（０〜７）、DMA転送時
の副走査方向ライン数を設定するレジスタDMC−SLINE0
−REG−ｎ（下位８ビット）、DMC−SLINE1−REG−ｎ
（上位４ビット）を有する。これらのレジスタは、VCPU
から読み書き可能であって、コントロールレジスタDMC
−CTR−REG−３には、パワーオンリセットにより「０」
がセットされるが、電源投入時における他のレジスタの
内容は、不定である。レジスタの書き換えは、ページシ
ンクPSがディアクティブになって10クロック経過してか
らページシングPSがアクティブになる４クロック以上前
に行う。パワーオン時は、RAM及びコントロールレジス
タDMC−CTR−REG以外の３つのレジスタの書き込みが終
了してから最後にコントロールレジスタDMC−CRT−REG
を書く。

コントロールレジスタDMC−CRT−REGは、８ドット/mm
に縮小するか４ドット/mmに縮小するかを設定するRESO
ビット、プリスキャン時にIREからAGDCへデータ転送す
るDMAライトモードと、メインスキャン時にAGDCからIRE
へデータ転送するDMAリードモードを設定するビット、D
MAストップ、スタートを設定するDMAビット、リセット
か通常動作かを設定するNRTビットからなる。

（Ｂ）回路構成 DMCは、第10図に示すようにラッチ回路681と685を用
いて非同期でデータをラッチし処理するように構成して
おり、ラッチ回路681は、外部からの信号や各種カウン
タ（SSLINEカウンタ686等）の出力をクロックによって
サンプリングするために用い、ラッチ回路685は、メモ
リ出力を外部や内部カウンタ等に出力するときにその信
号をクロックに同期させるために用いるものである。メ
モリ684は、36ビット幅であるが、そのうちの上位29ビ
ットを用いている。リセットレジスタDMC−CTR−REG−
３が「０」の時は、メモリアドレスが「０」に固定され
る。そして、カウンタ682とセレクタ683とメモリ（RA
M）684によりシーケンサ部を構成し、その回路の詳細を
示したのが同図（ｂ）である。

第10図（ｂ）に示すシーケンサにおいて、８ビットセ
レクタと８ビットFF697及び８→１マルチプレクサ698が
同図（ａ）に示すセレクタ部683に対応し、６ビットセ
レクタと６ビットFFと＋１のインクリメント回路699が
同図（ａ）に示すカウンタ部682に対応し、６ビットセ
レクタの入力SELが同図（ａ）に示すカウンタ部682のLD
に対応するものである。

同図（ａ）のセレクタ部683への入力は、13ビットと
なっているのに対し、８ビットセレクタでは、16ビット
の入力であるが、これは下表に示すように２ビットをプ
ルアップ、１ビットをプルダウンとするので、条件入力
としては13ビットとなる。

（なお、CNDSEL＝０の欄における数字686,687,……は第
10図に示すカウンタ等の符号を示す。）プルアップは無
条件ジャンプをする際に必要となるので、本来は、条件
入力13ビット＋プルアップ１ビットによる14ビットから
１ビットのセレクタを構成すればよいが、このようにす
るとスピードが遅くなる。そこで、条件分岐をする１ク
ロック前に信号CNDSELにより16→８ビットのセレクトを
し、実際の条件分岐時にはCND2〜０により８→１マクチ
プレクサで１つの条件を選び出すようにしている。つま
り、CNDSELとCND2〜０からなる合計４ビットで必要な条
件入力を選び出すことになる。

また、カウンタ部682は、通常、１クロックずつカウ
ントアップしていく動作をする。このとき、６ビットセ
レクタでは、Ａがセレクトされ、６ビットFFで１クロッ
クディレイし、＋１のインクリメント回路で加算され
る。このようにして、さらに６ビットFFの入力に戻って
くるので、メモリ684の入力では、１クロック毎に１ず
つ増加することになる。

このメモリ684の内部には、マイクロプログラムが格
納されているので、カウンタで示されるアドレスに応じ
たインストラクションが出力されることになる。このイ
ンストラクションでは、上位11ビットによって条件分岐
を行う。この場合、条件分岐を行う１クロック前にCNDS
ELを決定し、条件分岐の際にJUMP、CND2〜０、JA5〜０
の合計10ビットで分岐制御を行う。

JUMPは、条件分岐をするか否かを決める信号であり、
このビットが「０」のときは分岐せず、８→１マクチプ
レクサの出力は、強制的に「０」となり、６ビットセレ
クタは入力Ａを選択する。このとき、メモリ684の入力
は、１カウントアップされた値となる。また、JUMPのビ
ットが「１」のときは条件分岐を行うことになる。

CNDSELとCND2〜０の４ビットで選択される条件入力が
真のときは「１」となり、６ビットセレクタは、入力Ｂ
をセレクトする。入力Ｂは、メモリのJA5〜０である
が、これは、分岐時のジャンプ先アドレスを示してい
る。また、条件入力が真でない場合には、マルチプレク
サの出力が「０」となり、JUMPが「１」のときと同様に
メモリへ１カウントアップした値が入力される。

上記のようにシーケンサ部の条件入力は、16ビットで
あるが、16→１マルチプレクサでは、条件分岐時のスピ
ードが間に合わなくなってしまうので、条件分岐する１
クロック前に８ビットセレクタを通し、その後に８→１
マルチプレクサを通している。

WORDカウンタ687は、８ビットのダウンカウンタであ
り、DMA転送時のワード数をカウントし、データは、レ
ジスタDMC−FSWORD−REGよりロードされる。LINEカウン
タ686は、12ビットのダウンカウンタであり、DMA転送時
のライン数をカウントし、データは、レジスタDMC−SSL
INE0−REG及びDMC−SSLINE1−REGよりロードされる。プ
レーンカウンタ688は、２ビットのダウンカウンタであ
り、READ転送時のプレーン数をカウントし、データは、
レジスタDMC−CTR−REG−０（RESO）の値が「０」の時
は「１」、（RESO）の値が「１」の時は「３」がロード
される。ロード信号及びカウントパルスは、シーケンサ
より与えられ、これらのカウンタは、カウント値が０に
なると出力が「Ｈ」となる。

UBANK689は、ラインを分周してリード転送時のFIFOの
切り換えタイミングを取るものであり、RESOが「０」の
時は２ライン毎に、RESOが「１」の時は４ライン毎に出
力が「Ｈ」になり、シーケンサからのリセット信号が
「Ｌ」に戻る。

UEND692は、ラインを分周してリード転送時のFIFO読
み出し可能信号NGDO、NGDEを作り出すものである。この
回路には、シーケンサからリセットがかけられるように
なっていて、ページシンクPSが立ち下がってから４クロ
ック以内にリセットされる。

FIFO制御部は、UFIF690、UFSL691、UFLT693、694から
構成され、リード転送時のみ動作するものである。FIFO
ライトリセット信号NRSWは、シーケンサより出力され、
ワードカウンタにデータをロードする毎に全てのFIFOが
リセットされる。FIFOの選択は、カウンタUFSL691によ
って行われ、このカウントパルスはシーケンサより与え
られて２つずつカウントアップする。ロードデータは、になるようにハード的に作られていて、ロード信号はシ
ーケンサから与えられる。FIFO書き込みデータは、UFLT
部でラッチされ、上位、下位それぞれ８ビットずつに分
けられる。この時のセレクト信号は、UFIFで作られる。

（Ｃ）データ転送動作次にデータ転送の動作を説明する。

プリスキャン時のIREからAGDCへのデータ転送では、
第11図（ａ）に示すラインを利用して次のように処理さ
れる。

まず、IREは、画像データを２値化し、16ドット/mm
から８ドット/mm又は４ドット/mmに縮小して16画素（16
ビット）にパックにする。

次に、IREは、データ転送可能な状態になった時、
プットストローブ信号PSBを「Ｈ」にする。DMCは、これ
を受けてAGDC出力のDMAリクエスト信号DMQが「Ｈ」、RE
ADYが「Ｈ」であれば、DMAライト信号NDWを「Ｌ」に
し、AGDCに書き込み開始を通知する。この後AGDCはREAD
Yを「Ｌ」にする。また、DMCは、IREに対してプットア
クノリッジ信号NPAKを「Ｌ」にする。

IREは、プットアクノリッジ信号NPAKが「Ｌ」にな
ると、AGDCのシステムバス上にデータを乗せる。

AGDCは、システムバス上のデータを取り込める状態
になると、READYを「Ｈ」にするので、DMCは、DMAライ
ト信号NDWを「Ｈ」にする。このDMAライト信号NDWの立
ち上がりエッジでAGDCは、データを内部に取り込む。

以上の動作を繰り返すことによってIREからAGDCへの
データ転送を行う。

メインスキャン時のAGDCからIREへのデータ転送で
は、第11図（ｂ）に示すラインを利用して次のように処
理される。

まず、AGDCのDMAリクエスト信号DMQが「Ｈ」、READ
Yが「Ｈ」であれば、DMCは、DMAリード信号NDRを「Ｌ」
にし、AGDCへ読み出し開始を通知する。この後AGDCはRE
ADYを「Ｌ」にする。

AGDCは、システムバスに読み出しデータを乗せた後
READYを「Ｈ」にする。

DMCは、READYが「Ｈ」になると、システムバス上の
データを取り込み、上位８ビット、下位８ビットの順で
ダブルバッファ（EVEN、ODD）を構成するFIFOに書き込
み、DMAリード信号NDRを「Ｈ」にする。

DMCは、AGDCのプレーンメモリ４面のデータを１つ
のFIFOに１面１ラインずつ書き込んでゆく。

４つのFIFO（１バンク分）に書き込みが終了する
と、DMCは、AGDCゲット終了ODD信号NEDO又はAGDCゲット
終了EVEN信号NEDEを「Ｌ」にすることによってIREにFIF
O読み出し可能を通知する。

DMCは、IREが読んでいないもう一方のFIFOにAGDCか
らデータ転送を行う。

以上の動作を繰り返し行うことによってAGDCからIRE
へのデータ転送を行う。

（II−５）IRE 第12図はIRE（イメージ縮拡回路）のブロックを示す
図、第13図はS/P変換回路の構成を示す図、第14図はオ
ア回路の構成を示す図、第15図はIREからAGDCへのデー
タ転送を説明するための図、第16図はタイミングジェネ
レータにおける出力コントロールのタイミングチャー
ト、第17図はFIFO読み出し回路の構成を示す図、第18図
及び第20図はFIFO読み出しデータの流れを示す図、第19
図はマルチプレクサ回路の構成を示す図である。

本発明では、先に説明したようにプレーンメモリ704
に編集領域を書き込んだ後、その領域に編集コマンドを
描画し、そして、メインスキャン時に画像データと同期
させてプレーンメモリ704から編集コマンドを読み出し
てアノテーションの処理を行っているが、16ドット/mm
の解像度で読み取られる画像データに対してプレーンメ
モリ704は解像度を落とし４ビット/mmとしている。した
がって、プリスキャンにより原稿を読み取った編集領域
の画像データをそのままプレーンメモリ704に書き込む
ことができない。

IREのLSIは、上記のように画像データの解像度とプレ
ーンメモリ704の解像度がことなることから、主とし
て、これらの間の変換、調整処理を行うものである。こ
の間、調整処理としては、プリスキャン時に画像データ
から得られる編集領域をプレーンメモリ704に書き込む
際、画像データから領域情報を抽出するために画像デー
タを２値化し、さらにその２値化データを縮小してAGDC
701に転送することによって、プレーンメモリ704に合っ
た解像度で編集領域を書き込めるようにするものであ
る。また、編集コマンドの読み出し時には、AGDC701で
プレーンメモリ704から読み出した編集コマンドを拡大
して送出することによって、プレーンメモリ704の解像
度から画像データの解像度に合わせるようにする。

その回路構成を示したのが第12図である。

（Ａ）レジスタと設定情報レジスタ群722は、常時VCPUから読み書き可能なもの
であり、オア回路725のセレクト情報（ORSEL）を設定す
るレジスタ、縮拡のスレッショルド情報を設定するレジ
スタ、制御情報を設定するレジスタからなる。

オア回路725のセレクト情報は、指定された４×４マ
トリクスの２値化データをオア回路725の入力に加える
か否かを設定する情報であり、主走査方向と副走査方向
にそれぞれ４ビットずつ、計16ビットについてそれぞれ
個別に設定するようになっている。縮小の解像度による
マトリクスは、16ドット/mm→４ドット/mmの場合４×４
のマトリクス、16ドット/mm→８ドット/mmの場合２×２
のマトリクスである。

先に説明したようにプレーンメモリ704は、４ドット/
mmの分解能であるため、プレーンメモリ704に書き込む
場合には16ドット/mmから４ドット/mmに縮小することが
必要であり、プレーンメモリ704から読み出す場合には
逆に拡大することが必要である。この縮小処理を行うた
めにマトリクスが使用されるが、第12図に示す例では、
８ドット/mmへの縮小も可能なように構成し、汎用性を
持たせている。例えばドット/mmに縮小する場合には４
×４のマトリクスのデータから１ドットのデータが生成
され、８ドット/mmに縮小する場合には２×２のマトリ
クスのデータから１ドットのデータが生成される。

縮拡のスレッショルドセレクト情報は、入力画像デー
タを２値化するときの閾値であり、８ビット絶対値で表
現される。

制御情報は、16ドット/mm→８ドット/mmに縮小する
か、16ドット/mm→４ドット/mmに縮小するか、いずれの
縮小解像度を設定する情報（RESO）、縮小か拡大かの処
理の設定情報（NWR0）である。先に述べたようにDMC706
へデータを出力するプリスキャン時には、プレーンメモ
リ704の解像度に合わせるため縮小処理が行われ、FIFO7
07からAGDC転送データを入力するメインスキャン時に
は、元の解像度に拡大するため拡大処理が行われるの
で、このタイミングに応じて設定される。

（Ｂ）プリスキャン時の処理回路プリスキャン時の処理回路は、画像データを２値化す
るコンパレータ721、４ライン分の４×４ドットデータ
を１ドットに縮小するS/P変換回路724とオア回路725、
縮小された画像データを16ビットにまとめるS/P変換回
路726からなる。

コンパレータ721は、２値化回路を構成するものであ
って、入力画像データVDI0〜７をスレッショルド情報と
比較して２値化している。このスレッショルド情報は、
レジスタ群722に設定され、２値化データは、FIFO715に
送出され、次のS/P変換回路724に入力データと合わせて
４ライン分のデータを取り込むため、FIFO715で３ライ
ン分の２値化データが保持される。

S/P変換回路724は、２値化データを縮小する解像度に
合わせたマトリクスにするための処理を行うものであ
り、コンパレータ721の出力とFIFO715に保持された３ラ
イン分の２値化データとを合わせて４ライン分の２値化
データを取り込み、これを縮小する解像度に合わせたマ
トリクスにする。例えば第13図（ａ）に示すように主走
査方向、副走査方向に４×４のマトリクス内のデータを
LB30〜33、LB20〜23、LB10〜13、LB00〜03とした場合、
縮小の解像度が16ドット/mm→８ドット/mmでは、LB10、
LB11、LB00、LB01によるマトリクスにする。したがっ
て、４ドット/mmへの縮小においては、１ビット→４ビ
ットのシリアル→パラレル変換回路を４つ用いる。ま
た、８ドット/mmへの縮小においては、LB3、LB2のデー
タ及びLB12、LB13、LB02、LB01が不要となるので、これ
らの不要データが次段のオア回路725に影響しないよう
にハード的にクリアする回路構成が採用される。その回
路構成の例を示したのが第13図（ｂ）、（ｃ）である。

オア回路725は、第14図に示すゲート回路により縮小
の解像度に応じた２値化画像データの論理和をとるもの
である。例えばレジスタに設定されたセレクト情報ORSE
Lの各ビットOR00〜OR33が「１」の場合には、S/P変換回
路724から入力されるデータL00〜L33の少なくとも１ビ
ットに「１」があれば、アンドゲートのいずれかが出力
「１」になるので、「１」のOR出力となる。このセレク
ト情報ORSELの設定により、例えば縮小の解像度が４ド
ット/mmの場合には、４×４或いは３×３のマトリクス
の論理和をとるので、16ドットの２値化画像データの論
理和をとる。また、８ドット/mmの場合には、２×２の
マトリクスの論理和をとるので、４ドットの２値化画像
データの論理和をとることになる。

S/P変換回路726は、１ビット→16ビット変換を行うも
のでり、オア回路725の出力をDMC706を介してAGDC701へ
転送するために16ビット単位にまとめている。例えば解
像度４ドット/mmへ縮小する場合には、第15図に示すよ
うに１ビット→16ビット変換に使用されるクロックは４
ビデオクロックVCLKの周期であり、オアデータを16ビッ
トまとめるのに使用されるクロックは64ビデオクロック
VCLKの周期となる。同様に解像度８ドット/mmへ縮小す
る場合には、１ビット→16ビット変換に使用されるクロ
ックは２ビデオクロックVCLKの周期であり、オアデータ
を16ビットまとめるのに使用されるクロックは32ビデオ
クロックVCLKの周期となる。

上記の構成により、プリスキャン時の処理回路では、
まず、コンパレータ721で画像データを閾値と比較して
２値化する。そして、FIFO715に３ライン蓄積したデー
タと合わせた４ライン分をS/P変換回路724に入力し、S/
P変換回路724で各４ビットの２値化画像データをパラレ
ルにして取り出す。この４×４の画像データをオア回路
725で縮小する。ここでは、４×４のうち、レジスタで
指定された３×３の画像データの論理和演算を行い、い
ずれかが「１」であれば、すなわち、４×４ドットの画
像データの中から３×３ドットの画像データを対象と
し、１つでも「１」の画像データがあれば、４×４ドッ
トの画像データから「１」の１ドット画像データに縮小
することによって、16ドット/mmの画像データを４ドッ
ト/mmに縮小する。

このようにして画像データがオア回路725を通して縮
小されると、S/P変換回路726で第15図に示すように16ビ
ットにまとめてAGDC701へ転送する。

（Ｃ）メインスキャン時の処理回路メインスキャン時の処理回路は、FIFO読み出し回路72
7とマルチプレクサ728からなる。

FIFO読み出し回路727は、DMC706によりFIFO707に書き
込まれた４プレーンの領域データを読み出すものであ
る。領域データは、１プレーンずつ１つのFIFO707に書
き込まれており、FIFO707はダブルバッファとなってい
る。ここで、IRE714のデータバスGD0〜７は、８ビット
であるため同時に４プレーン分のデータを読み込むこと
はできない。そこで、第17図に示すFIFO読み出し回路72
7によりFIFO707を選択して４プレーン分のデータを読み
出す。

この読み出しでは、まず、DMC706の信号NEDE/NEDOに
より読み出すバンクが決まると、信号NEDE/NEDOがアク
ティブの期間、信号NRE0〜７により読み出すFIFO707を
選択する。そして、FIFO707からのそれぞれの読み出し
データをタイミング信号F1〜F3でラッチし、第18図に示
すように読み出しデータが４プレーン分揃うとタイミン
グ信号F4で４プレーン分のデータをまとめて次段のラッ
チ回路にラッチし、マルチプレクサ回路728に出力す
る。

なお、FIFO読み出しのクロックにはビデオクロックVC
LKが用いられる。したがって、信号NRE0〜７がアクティ
ブの期間は、１ビデオクロックVCLKとし、信号NRE0〜７
がアクティブから次のアクティブまでの間隔を設け、デ
ータバス上で異なるプレーンのデータが衝突しないよう
にしている。

マルチプレクサ回路728は、データフォーマットをプ
レーン型からピクセル型に変換し、16ドット/mmのデー
タとして出力するものであり、第19図に示すように8to1
マルチプレクサを４個用いて構成している。AGDC701か
らFIFO707に書き込まれる領域データが４プレーンある
が、縮小解像度が４ドット/mmの場合には、第20図に示
すようにエリアコマンドデータは、４ビットすべて有効
データとして４倍の16ドット/mmに拡大して送出され
る。しかし、縮小解像度が８ドット/mmの場合には、AGD
C701からFIFO707に書き込まれる領域データが２プレー
ン又は１プレーンとなるため、有効なエリアコマンドデ
ータは２プレーンの場合に２ビット、１プレーンの場合
に１ビットとなる。

上記の構成により、メインスキャン時の処理回路で
は、画像データの読み出しと同期してAGDC701から転送
されFIFO707に書き込まれた画像データをFIFO読み出し
回路727で４プレーン分読み出し、マルチプレクサ728を
通してこれをコマンドACMDとして16ドット/mmに拡大し
てFAC716へ送出する。

（Ｄ）タイミングジェネレータタイミングジェネレート729は、縮小および拡大処理
を行うための制御、DMC706を介してAGDC701へデータを
転送するための制御、およびDMC706によりFIFO707に書
き込まれた４プレーンの領域データを読み出すための制
御を行う回路であり、DMC706を介してAGDC701へデータ
を転送するタイミングは、第16図に示すようになる。す
なわち、データが16ビットそろったとき信号PSTBをアク
ティブにしDMC706へ出力する。そして、DMC706より信号
NPACK入力がアクティブとなると、信号PSTBをインアク
ティブとする。信号NPACK入力がアクティブの期間デー
タAD0〜15をバス上に出力する。この動作は、縮小の解
像度により４ドット/mmの場合には４ライン毎に動作し
８ドット/mmの場合には２ライン毎に動作する。

通してこれをコマンドACMDとして16ドット/mmに拡大
してFAC716へ送出する。

（Ｄ）タイミングジェネレータタイミングジェネレータ729は、縮小および拡大処理
を行うための制御、DMC706を介してAGDC701へデータを
転送するための制御、およびDMC706によりFIFO707に書
き込まれた４プレーンの領域データを読み出すための制
御を行う回路であり、DMC706を介してAGDC701へデータ
を転送するタイミングは、第55図に示すようになる。す
なわち、データが16ビットそろったとき信号PSTBをアク
ティブにしDMC706へ出力する。そして、DMC706より信号
NPACK入力がアクティブとなると、信号PSTBをインアク
ティブとする。信号NPACK入力がアクティブの期間デー
タAD0〜15をバス上に出力する。この動作は、縮小の解
像度により４ドット/mmの場合には４ライン毎に動作し
８ドット/mmの場合には２ライン毎に動作する。

（II−６）アノテーション処理回路第21図はFAC、フォントバッファ、PLT間の信号の流れ
を示す図である。

（Ａ）構成の概要アノテーション処理回路は、画像データに同期してプ
レーンメモリ704から各アノテーションに対応して４ビ
ットのエリアコマンドACMD3〜０、計16種類のアノテー
ションのエリアコマンドACMD3〜０が読み出され、IREで
画像データと同じ解像度に拡大処理して転送されてくる
と、そのエリアコマンドACMD3〜０を実行することによ
って、マーカー領域や閉領域、矩形領域、自由形領域
で、文字や背景を認識しながら、予め設定された色によ
り文字や背景を選択的に網やハッチング、ベタ等のパタ
ーンで置き換えたり、或いはロゴ挿入を行ったりするも
のである。そのために、第21図に示すように、網やハッ
チング、ロゴ等のフォントデータ（パターン）FD3〜０
を格納したフォントバッファ708、エリアコマンドに基
づいてフォントバッファ708のアドレスを生成してフォ
ントデータFD3〜０を読み出すFAC716、フォントデータF
D3〜０とエリアコマンドACMD3〜０により画像データを
フォントのカラー信号に置き換えるPLT707を備えてい
る。

フォントバッファ708は、ユーザのセットしたロゴパ
ターンメモリ（ROM）705から或いはVCPUから設定登録で
きるものであり、網やハッチング、ベタ、ロゴ等のパタ
ーンのフォントが登録される。フォントバッファ708が
１プレーン構成の場合には、FD0で２色の切り換えを行
う。したがって、最大４プレーン構成で、フォントデー
タFD3〜０による16色の切り換えまで可能になってい
る。

FAC716は、エリアコマンドACMD3〜０からパターンを
選択するテーブル、該テーブルにより選択されたパター
ンのフォントデータをフォントバッファ708から読み出
すためのアドレス発生用カウンタ、フォントバッフア70
8からフォントデータACMD3〜０を送出する回路からな
る。テーブルは、予め各エリアコマンドACMD3〜０に対
応して網やハッチング、ベタ、ロゴ等、16のパターンが
登録できるようになっている。

PLT707は、エリアコマンドACMD3〜０に対応した16組
の色データからなり１つのアノテーションに対して最大
16色の色データを与えるカラーパレット（COLOR−PAL
T）731、文字部（フォアグランド）／背景部（バックグ
ランド）の両方にアノテーションを出力するときの文字
部に最大16色の色データを与えるフォアパレット（FORE
−PALT）732、エリアコマンドACMD3〜０に対応して画像
データとカラーパレット731又はフォアパレット732の出
力データとの切り換え情報（論理演算選択信号）を与え
るロジックLUT（LGIC−LUT）734、及び論理演算選択信
号により原稿データとアノテーションデータとの切り換
えを行うマルチプレクサ733を備えている。

次に動作の概要を説明する。

まず、前提として、予め、フォントバッファ708には
網やハッチング、ロゴ等のフォントデータが登録され、
FAC716のテーブルにはエリアコマンドACMD3〜０と対応
するフォントデータの先頭アドレスが設定される。同様
に、PLT707では、ロジックLUT734に論理演算選択信号が
登録される。なお、上記のようにカラーパレット731
は、16面あって４ビットのエリアコマンドデータACMD3
〜０によりその１面が、さらにその中のデータがフォン
トデータFD3〜０により選択され、また、フォアパレッ
ト732は、文字部、背景部両方にアノテーションを出力
する場合の文字部の色を登録しておくものであるが、こ
れらは、現像サイクル毎に書き換えられる。

例えばハッチングのパターンがエリアコマンドACMD3
〜10の「0010」であるとすると、ハッチング領域につい
ては、４枚からなるプレーンメモリ704のうちビット１
に対応するP1の１枚だけが「１」で描画されることにな
る。したがって、この領域では、画像データと同期して
プレーンメモリ704から「0010」のエリアコマンドデー
タACMD0〜３が読み出される。

FAC716では、「0010」のエリアコマンドデータACMD0
〜３を入力すると、そのエリアコマンドデータACMD3〜
０に基づいてフォントバッファ708からハッチングのパ
ターンによるフォントデータFD3〜０を読み出し、これ
らエリアコマンドデータACMD3〜０、フォントデータFD3
〜０をPLT717へ送出する。

PLT717では、エリアコマンドデータACMD3〜０に基づ
いて、ロジックLUT734においてLG1に登録されたハッチ
ングパターンに対する論理演算選択信号が選択され、ま
た、カラーパレット731において、CP1のカラーパレット
が選択される。そして、このカラーパレットの16色のデ
ータからフォントデータFD3〜０により１色が選択され
る。例えばフォントデータFD3〜０が「1101」（十進で
「13」）であれば、CP1のカラーパレットにおけるCP1−
13の色データが選択されることになる。マルチプレクサ
733では、画像データにおいて文字部と背景部とを認識
し、論理演算選択信号にしたがって文字部では画像デー
タを出力し、背景部で色データを出力する。

このように各エリアコマンドデータACMD0〜３に対応
してフォントデータFD3〜０と論理演算選択信号を読み
出し、さらにエリアコマンドデータACMD0〜３とフォン
トデータFD3〜０からアノテーションの色を選択して画
像データの特定のフォントで置き換えることにより編集
処理を行っている。したがって、フォントデータFD3〜
０は、網、ハッチング、ベタ、ロゴ等のパターンを有す
ると共に色情報を有するデータであり、同じパターンで
もフォントデータFD3〜０の内容を変えることによっ
て、或いはエリアコマンドデータACMD0〜３を変えるこ
とによって異なる色の組み合わせによるパターンを出力
することができる。

例えばFAC716において同じパターンをACMD0〜３の「0
001」と「0010」に登録したとすると、フォントデータF
D3〜０が同じになってもPLT717ではCP1とCP2のように異
なるカラーパレット731が選択される。また、同じパタ
ーンでもフォントデータFD3〜０において、例えば「010
1」、「0110」、「0111」（カラーパレット731ではＡ、
Ｂ、Ｃの色データ）によりパターンを形成するように登
録した場合に対し、「1101」、「1110」、「1111」によ
りパターンを形成するように登録した場合では、カラー
パレット731でＡ、Ｂ、Ｃの色データと異なる色データ
が選択されることになる。

（III）全体の処理の流れ第22図は全体の処理フローを説明するための図、第23
図はぬり絵シキャン時の設定内容を説明するための図で
ある。

画像処理装置として例えば複写機に本発明を適用した
場合の全体の処理の流れを示したのが第22図であり、コ
ピー条件や編集内容をオペレータが予め入力設定し、ス
タートキーを操作すると、複写機は、第22図に示すよう
な流れで動作する。

まず、アノテーション編集があるか否かを判定し、ア
ノテーション編集がない場合には、直ちにコピーサイク
ルに入る。しかし、アノテーション編集がある場合に
は、プレーンメモリをクリアする。そして、自由形処
理、マーカー編集、ぬり絵処理、矩形領域処理があるか
否かを調べてそれぞれの処理を行った後コピーサイクル
に入る。

この場合、ぬり絵処理では、第23図に示すようにスタ
ート後、ぬり絵スキャンに先立って、ぬり絵用のスレッ
ショルド値の設定等のIREの設定、副走査方向ライン数
等のDMCの設定、AGDCの設定を行い、ぬり絵スキャン後
にDMCのリセット、AGDCのリセットを行う。

なお、本発明は、上記の実施例に限定されるものでは
なく、種々の変形が可能である。例えば上記の実施例で
は、プレーンメモリの構成を６枚にしたが、ワーク用の
プレーンメモリの１枚を描画用のプレーンメモリと兼用
してもよい。この場合には、例えば第４図において、プ
レーンメモリP0をプレーンメモリPMとして用い、第４図
（ｅ）でプレーンメモリPMに得られた描画をプレーンメ
モリPWにコピーしてプレーンメモリPMをクリアすれば、
描画用のプレーンメモリP0として用いることができる。
また、描画用のプレーンメモリの構成を４枚にしたが、
この枚数は、設定するエリアコマンドの数に応じて増減
してもよいことはいうまでもない。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、閉
領域のぬり潰しを行った後、逆にその外側のぬり潰しを
行い、そしてその内側に対してぬり絵のエリアコマンド
を設定するので、閉領域の１点を編集点として指定する
だけで、閉領域内にある空白部分を抜けがなく色付け処
理することができる。

【図面の簡単な説明】

第１図は本発明に係る画像処理装置のぬり絵処理方式の
１実施構成を示す図、第２図はプレーンメモリの構成例
を示す図、第３図はエリアコマンドを説明するための
図、第４図はエリアコマンドの設定処理を説明するため
の図、第５図はアノテーション、領域指定、カラー変換
の各処理を行うLSIを搭載した編集制御回路の構成を示
す図、第６図は後指定優先の描画を説明するための図、
第７図はマーカー指定領域の色付け処理を説明するため
の図、第８図は枠内色付けによる色付け処理を説明する
ための図、第９図は矩形領域の色付け処理を説明するた
めの図、第10図はDMCの回路構成を示す図、第11図はIR
E、AGDCとの間のデータ転送ラインを示す図、第12図はI
RE（イメージ縮拡回路）の構成を示す図、第13図はS/P
変換回路の構成例を示す図、第14図はオア回路の構成例
を示す図、第15図はIREからAGDCへのデータ転送を説明
するための図、第16図はタイミングジェネレータにおけ
る出力コントロールのタイミングチャート、第17図はFI
FO読み出し回路の構成例を示す図、第18図および第20図
はFIFO読み出しデータの流れを示す図、第19図はマルチ
プレクサ回路の構成例を示す図、第21図はFAC、フォン
トバッファ、PLT間の信号の流れを示す図、第22図は全
体の処理フローを説明するための図、第23図はぬり絵ス
キャン時の設定内容を説明するための図、第24図はぬり
絵処理の問題を説明するための図である。１……イメージ入力ターミナル（IIT）、２……シメー
ジ処理システム（IPS）、３……イメージ出力ターミナ
ル、４と６……データ処理手段、５……編集制御手段、
７……プレーンメモリ。

Claims

(57)【特許請求の範囲】

【請求項１】原稿読み取り色分解信号から各現像色の記
録信号に変換し現像サイクル毎に当該現像色の記録信号
を選択して記録再生を行うと共に原稿の閉領域内を特定
のパターンや色でぬり潰す機能を備えた画像処理装置の
ぬり絵処理方式であって、プレーンメモリを備え、該プ
レーンメモリにプリスキャンにより原稿の２値画像デー
タを取り込み、該２値画像データの閉領域内の指定され
た点を開始点として閉領域ぬり潰しを行い、次に該閉領
域ぬり潰しに対して外側ぬり潰しを行った後、外側ぬり
潰しの内側に対して特定のパターンや色の塗り潰し処理
の設定を行うようにしたことを特徴とする画像処理装置
のぬり絵処理方式。
【請求項２】ぬり絵処理として複数枚のプレーンメモリ
を備え、ワーク用のプレーンメモリに外側ぬり潰し領域
を描画し、ワーク用のプレーンメモリに描画された外側
ぬり潰し領域に基づいて描画用のプレーンメモリに特定
のパターンや色の塗り潰し処理を行うエリアコマンドを
設定することを特徴とする請求項１記載の画像処理装置
のぬり絵処理方式。
【請求項３】描画用として複数枚のプレーンメモリを用
い、各領域毎に複数枚のメモリでエリアコマンドを設定
することを特徴とする請求項２記載の画像処理装置のぬ
り絵処理方式。
【請求項４】ワーク用として２枚のプレーンメモリを用
い、第１のプレーンメモリと第２のプレーンメモリとの
間で領域のぬり潰し処理を行うことを特徴とする請求項
２記載の画像処理装置のぬり絵処理方式。