JP4122113B2 - 高破壊耐量電界効果型トランジスタ - Google Patents
高破壊耐量電界効果型トランジスタ Download PDFInfo
- Publication number
- JP4122113B2 JP4122113B2 JP17795099A JP17795099A JP4122113B2 JP 4122113 B2 JP4122113 B2 JP 4122113B2 JP 17795099 A JP17795099 A JP 17795099A JP 17795099 A JP17795099 A JP 17795099A JP 4122113 B2 JP4122113 B2 JP 4122113B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- fixed potential
- drain
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 230000015556 catabolic process Effects 0.000 title description 8
- 238000009792 diffusion process Methods 0.000 claims description 196
- 239000002184 metal Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 201
- 239000010408 film Substances 0.000 description 81
- 239000000969 carrier Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電界効果型トランジスタの技術分野にかかり、特に、電界効果型トランジスタの破壊耐量を向上させる技術に関する。
【０００２】
【従来の技術】
図１０の符号１０１は従来技術のＭＯＳＦＥＴを示している。このＭＯＳＦＥＴ１０１は、ｎ+型のシリコン単結晶基板１０５表面に、ｎ-型のシリコン単結晶がエピタキシャル成長で形成され、ドレイン層１１１が構成されている。このドレイン層１１１内には、フォトリソグラフ工程や拡散工程を経て、ｐ型のベース拡散層１１２が形成されている。
【０００３】
ベース拡散層１１２内には、ｎ+型のソース領域１１４が形成されており、ドレイン層１１１表面のベース拡散層１１２外周部分とソース領域１１４の外周部分の間でチャネル領域１１５が形成されている。
【０００４】
ベース拡散層１１２の表面の形状は正方形になっており、ドレイン層１１１表面に、各ベース拡散層１１２の辺同士が向かい合うように、多数個配置されている。
【０００５】
チャネル領域１１５表面にはゲート酸化膜１２１が形成されており、該ゲート酸化膜１２１表面にはゲート電極膜１３１が形成されている。
【０００６】
ベース拡散層１１２とソース領域１１４上にはソース電極膜１３２が形成されている。このソース電極膜１３２とゲート電極膜１３１とは層間絶縁膜１２２で絶縁された状態になっている。
【０００７】
ソース電極膜１３２を形成するときに、ゲートパッド１３５が同時に形成されている。このゲートパッド１３５は、ソース電極膜１３２とは分離されており、ゲート電極膜１３１に接続されている。このＭＯＳＦＥＴ１０１は樹脂パッケージ中に封止されている。ゲートパッド１３５にはボンディングワイヤーの一端が接続されており、ゲート端子としてパッケージ外部に導出されている。
【０００８】
また、ドレイン層１１１の裏面にはドレイン電極膜１３３が形成されている。ソース電極膜１３２とドレイン電極膜１３３もソース端子とドレイン端子として外部に導出されている。
【０００９】
上記のような構造のＭＯＳＦＥＴ１０１では、ソース電極膜１３２を接地させ、ドレイン電極膜１３３に正電圧を印加した状態で、ゲート電極膜１３１に正電圧を印加するとチャネル領域１１５表面にｎ型の反転層が形成され、ソース領域１１４とドレイン層１１１とが反転層によって接続され、ドレイン電極膜１３３からソース電極膜１３２に向けて電流が流れる。
【００１０】
次に、ゲート電極膜１３２の電圧が接地電位付近になると反転層が消滅し、電流は遮断される。
【００１１】
一般に、ＭＯＳＦＥＴ１０１では、ドレイン層１１１とベース拡散層１１２との間のｐｎ接合により寄生ダイオードが形成されている。ソース電極膜１３２の電位がドレイン電極膜１３３よりも高い場合、寄生ダイオードが順バイアスされ、ソース電極膜１３２からドレイン電極膜１３３に向けて電流が流れるようになっている。
【００１２】
上記のような寄生ダイオードを通って電流が流れる場合、ドレイン層１１１内に少数キャリアが注入されることになる。そして、寄生ダイオードが順バイアスされた状態から逆バイアスされると、ドレイン層１１１内に注入された少数キャリアはベース拡散層１１２に流れ込むが、能動領域１４１の周辺部分の外側には、ベース拡散層が存在しないため、その部分が破壊してしまう場合がある。
【００１３】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、破壊耐量の高い電界効果トランジスタを提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、ドレイン層と、前記ドレイン層内に形成され、前記ドレイン層とは異なる導電型のリング状の固定電位拡散層と、前記ドレイン層の前記固定電位拡散層の内側の領域で構成される能動領域内に形成され、前記ドレイン層とは異なる導電型のベース拡散層と、前記ベース拡散層に接続され、前記ベース拡散層と同じ導電型のチャネル拡散層と、前記ベース拡散層と前記チャネル拡散層内に形成され、該ベース拡散層とは異なる導電型のソース拡散層と、前記ソース拡散層の端部と前記チャネル拡散層の端部の間の前記チャネル拡散層で構成されるチャネル領域上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極膜と、前記ソース拡散層と前記ベース拡散層に接続されたソース電極膜と、前記ドレイン層に接続されたドレイン電極膜とを有し、前記固定電位拡散層は前記ソース電極膜に接続され、前記固定電位拡散層の外側の領域には、前記ドレイン層とは異なる導電型で浮遊電位に置かれたガードリング拡散層が、前記固定電位拡散層とは非接触の状態で形成され、前記固定電位拡散層は前記ガードリング拡散層で囲まれ、前記ガードリング拡散層は互いに非接触の状態で複数本配置され、前記ゲート電極膜に接続され、外部端子に接続されるゲートパッドが、前記能動領域の外側の前記ドレイン層上に絶縁膜を介して配置され、前記ゲートパッド直下の前記ドレイン層内には、前記ドレイン層とは異なる導電型のパッド拡散層が形成され、該パッド拡散層は、前記固定電位拡散層に隣接する前記ガードリング拡散層に接続され、前記ベース拡散層は前記固定電位拡散層と前記ガードリング拡散層よりも浅くされ、前記固定電位拡散層上には前記固定電位拡散層の延在方向に沿って複数の窓開部が形成され、前記固定電位拡散層の表面には、前記窓開部底面の前記固定電位拡散層と接触した金属膜が形成され、前記金属膜は前記ソース電極膜に電気的に接続され、前記固定電位拡散層が前記ソース電極膜と同電位にされた電界効果型トランジスタである。
【００１８】
本発明は上記のように構成されており、能動領域が固定電位拡散層によって囲われている。固定電位拡散層はソース電極に接続されており、能動領域内に注入された少数キャリアのうち、能動領域周辺部分に存在するものを効率よく集められるようになっている。従って、能動領域周辺部分での少数キャリアの集中が起こらず、破壊耐量の高いＭＯＳＦＥＴを得ることができる。
【００１９】
ゲートパッドは固定電位拡散層の外部に配置し、その下方のドレイン層中にはドレイン層とは異なる導電型のパッド拡散層を形成し、そのパッド拡散層を最内周のガードリング拡散層に接続し、浮遊電位に置くようにしたので、パッド拡散層もガードリング拡散層の一部となり、降伏電圧を高くすることができる。
【００２０】
【発明の実施の形態】
図１を参照し、符号１１はｎ-型のシリコンエピタキシャル層から成るドレイン層を示している。このドレイン層１１は、ｎ型のシリコン単結晶から成る基板１０表面に形成されている。
【００２１】
ドレイン層１１上には、窓開けされた酸化膜４１が形成されている。酸化膜４１の窓開部分からｐ型の不純物が深く拡散されている。
【００２２】
図８は、ドレイン層１１の平面図であり、ｐ型の不純物が深く拡散されたことにより、リング状の固定電位拡散層１６と、該固定電位拡散層１６周囲を４重に取り囲むガードリング拡散層１７1〜１７4が形成されている。固定電位拡散層１６及びガードリング拡散層１７1〜１７4は互いに離間した状態で配置されている。
【００２３】
固定電位拡散層１６とガードリング拡散層１７1〜１７4を形成するときに、略正方形のパッド拡散層１８も形成されている。そのパッド拡散層１８は、４本のガードリング拡散層１７1〜１７4のうちの最内周のガードリング拡散層１７1に接続されている。図１は、この図８のＡ−Ａ線断面図であり、図５はＢ−Ｂ線断面図である。図８に示されているとおり、固定電位拡散層１６は、固定電位拡散層１６やガードリング拡散層１７1〜１７4と同じ構造の拡散層から成る接続部分２７(によって中央部分が接続されている。
【００２４】
図８の符号７ａ、７ｂは、固定電位拡散層１６で囲われたドレイン層１１である能動領域である。固定電位拡散層１６で囲まれた部分は接続部分２７によって２つの能動領域７ａ、７ｂに分けられている。後述するベース拡散層やチャネル拡散層はこの能動領域７ａ、７ｂ内に形成される。
【００２５】
固定電位拡散層１６及びガードリング拡散層１７1〜１７4を形成した後、ドレイン層１１表面に、図２に示すように、所定パターンのゲート酸化膜２１とゲート電極膜３１とをこの順序で形成し、ゲート電極膜３１及びゲート酸化膜２１の窓開け部分からドレイン層１１内に２回に分けてｐ型の不純物を拡散させ、ベース拡散層１２とチャネル拡散層１３を形成する。符号１９は、固定電位拡散層１６の一部分に重ねて形成されたベース拡散層を示している。
【００２６】
ベース拡散層１２、１９は、固定電位拡散層１６やガードリング拡散層１７1〜１７4よりも浅く、低濃度になっており、また、チャネル拡散層１３はベース拡散層１２、１９よりも浅く、低濃度になっている。
【００２７】
チャネル拡散層１３を形成する際のｐ型不純物は、ベース拡散層１２の外部からはみ出す大きさで拡散されており、チャネル拡散層１３は、ベース拡散層１２からはみ出した部分で構成されている。従って、チャネル拡散層１３は、ベース拡散層１２の端部に接続されている。
【００２８】
次に、図３に示すように、ベース拡散層１２表面と、チャネル拡散層１３のベース拡散層１２に接続された部分の表面とを窓開けした状態で、ベース拡散層１２の中央部分表面と、固定電位拡散層１６表面と、ガードリング拡散層１７1〜１７4表面と、及びびパッド拡散層１８表面とを、パターニングした酸化膜４３でマスクし、ｎ+型不純物を拡散すると、ベース拡散層１２及びチャネル拡散層１３で構成されるｐ型の拡散領域の表面に、ｎ+型のソース拡散層１４が形成される。
【００２９】
このソース拡散層１４表面の端部とチャネル拡散層１３表面の端部との間のｐ型拡散領域でチャネル領域１５が形成される。
【００３０】
次に、ベース拡散層１２上の酸化膜４３を除去し、ソース拡散層１４とベース拡散層１２とを露出させ、金属薄膜を形成すると、その金属薄膜によって図４に示すようにソース電極膜３２が形成される。
【００３１】
このとき、固定電位拡散層１６中に重ねて拡散されたベース拡散層１９表面に窓開部を設け、窓開部底面にベース拡散層１９表面を露出させておくと、固定電位拡散層１６表面にも金属薄膜が形成される。図９の符号２８は、その窓開部であり、固定電位拡散層１６上の位置に略等間隔で複数個配置されている。
【００３２】
その金属薄膜はソース電極膜３２と分離せず、電気的に接続させておき、固定電位拡散層１６を、ベース拡散層１２及びソース拡散層１４に電気的に接続させると、ソース電極膜３２を接地電位に接続すると、固定電位拡散層１６も接地電位に接続される。
【００３３】
他方、ガードリング拡散層１７1〜１７4とパッド拡散層１８は露出させず、ソース電極膜３２には接続しないでおく。
【００３４】
また、ソース電極膜３２を形成するときに、ソース電極膜３２を形成した金属薄膜によって、ドレイン層１１上の絶縁膜４４表面に大面積のゲートパッド３５を形成しておく。このゲートパッド３５は、絶縁膜４４によって、ドレイン層１１やドレイン層１１内に形成された拡散層とは絶縁させおき、ゲート電極膜３１にだけ接続されている。ここでは、この絶縁膜４４にはシリコン酸化膜が用いられている。
【００３５】
次に、ゲートパッド３５表面と、ソース電極膜３２に接続された図示しないソースパッド表面を露出させた状態で保護膜４５を形成する。最後に、ドレイン層１１の裏面に金属薄膜を形成し、その金属薄膜によってドレイン電極膜３３を構成させるとＭＯＳＦＥＴ３が得られる。
【００３６】
このＭＯＳＦＥＴ３を使用する場合、ソース電極膜３２を接地させ、ドレイン電極膜３３に正電圧を印加しておき、ゲート電極膜３１に正電圧を印加すると、チャネル領域１５表面が反転し、ドレイン電極膜３３からソース電極膜３２に向けて電流を流すことができる。
【００３７】
その状態からゲート電極膜３１に接地電圧を印加すると、チャネル領域１５表面の反転層は消滅し、電流は遮断される。
【００３８】
また、このＭＯＳＦＥＴ３において、ソース電極膜３２にドレイン電極膜３３よりも高い電圧が印加された場合には、ドレイン層１１と、ベース拡散層１２及びチャネル拡散層１３で形成される寄生ｐｎダイオードが順バイアスされ、その寄生ｐｎダイオードを通って電流が流れる。その電流により、ドレイン層１１内に少数キャリアが注入される。
【００３９】
その状態でソース電極膜３２とドレイン電極膜３３の間の電圧が反転すると、注入された少数キャリアは、ソース電極膜３２に接続されたベース拡散層１２及びチャネル拡散層１３に流れ込む。
【００４０】
能動領域７ａ、７ｂ端部では、少数キャリアは最外周に位置するベース拡散層１２やチャネル拡散層１５に集中しやすいが、このＭＯＳＦＥＴ３では、能動領域７ａ、７ｂの周囲は固定電位拡散層１６で囲われており、固定電位拡散層１６はソース電極膜３２に接続されているから、少数キャリアは固定電位拡散層１６に流れ込み、集中が起こらない。
【００４１】
また、このＭＯＳＦＥＴ３では、ガードリング拡散層１７1〜１７4及びパッド拡散層１８は、ソース電極膜３２、ゲート電極膜３１及びドレイン電極膜３３に接続されておらず、浮遊電位の状態で、固定電位拡散層１６の外周に配置されているから、ソース電極膜３２が接地され、ドレイン電極膜３３に高電圧が印加された状態で、ベース拡散層１２から伸びる空乏層が広がりやすく、降伏電圧が高くなっている。
【００４２】
なお、上記実施例では、固定電位拡散層１６に接続されたベース拡散層１９内には、ソース拡散層１４は形成されていなかったが、図６のＭＯＳＦＥＴ４では、固定電位拡散層１６に端部が接続されたベース拡散層７ａが設けられている。そのベース拡散層１９ａにはチャネル拡散層１３ａが接続されており、該ベース拡散層１９ａ及びチャネル拡散層１３ａ表面にソース拡散層１４ａが形成されている。
【００４３】
このソース拡散層１４ａ端部とチャネル拡散層１３ａ端部とでチャネル領域１５が形成されており、その表面に、ゲート酸化膜２１とゲート電極膜３１が配置されている。このようなＭＯＳＦＥＴ４では、固定電位拡散層１６に接続されたベース拡散層１９ａの一部が能動領域となり、ＭＯＳＦＥＴの動作に寄与するようになる。
【００４４】
このＭＯＳＦＥＴ４でも、能動領域７ｃ端部の少数キャリアは固定電位拡散層１６に流れ込み、集中しない。
なお、このＭＯＳＦＥＴ４において、図４に示したＭＯＳＦＥＴ３と共通な部分には共通の符号を付してある。
【００４５】
図７の符号５は、ＩＧＢＴであり、図４のＭＯＳＦＥＴ３と異なる点は、ｐ型のシリコン基板１０の代わりにｐ型のシリコン基板６０を有している点である。
図３のＭＯＳＦＥＴ３と同じ部分には同じ符号を付して説明を省略する。
【００４６】
このＩＧＢＴ５では、ｎ型のシリコンエピタキシャル層１１はｐ+型のシリコン基板６０上に形成されている。
【００４７】
このＩＧＢＴ５では、ガードリング拡散層の本数が増え、耐圧が向上し、また、ソース電極膜３２には接地電位、ドレイン電極膜３３には正電圧が印加された状態で導通した場合、ｐ+型のシリコン基板６０からドレイン層１１内に少数キャリアが注入されるが、その少数キャリアのうち、能動領域７ｄの端部に注入された少数キャリアは固定電位拡散層１６に流れ込み、集中しないと考えられる。
【００４８】
なお、以上の例では、固定電位拡散層を接地電位に接続したが、チップ上でソース電極と同じ電位に接続されればよい。ｐチャネル型のＭＯＳＦＥＴやＩＧＢＴの場合、ドレイン領域がｐ型シリコン単結晶であり、固定電位拡散層やガードリング拡散層はｎ型になる。この場合でも固定電位拡散層はソース電極と同じ電位に接続されればよい。
【００４９】
【発明の効果】
能動領域周辺部分での少数キャリアの集中が無いので、破壊耐量が向上する。ゲートパッドの下方位置には、ガードリング拡散層に接続されたパッド拡散層が設けられているので、ゲートパッド下方で空乏層が広がりやすく、降伏電圧が高くなる。
【図面の簡単な説明】
【図１】固定電位拡散層とパッド拡散層を説明するための断面工程図
【図２】ゲート電極膜とベース拡散層とチャネル拡散層を説明するための断面工程図
【図３】ソース拡散層を説明するための断面工程図
【図４】ソース電極膜とゲートパッドを形成した後の本発明のＭＯＳＦＥＴを説明するための断面図
【図５】固定電位拡散層とガードリング拡散層を説明するための断面工程図
【図６】本発明の他のＭＯＳＦＥＴの例を説明するための断面図
【図７】本発明のＩＧＢＴの例を説明するための断面図
【図８】ガードリング拡散層とパッド拡散層と固定拡散層の配置を説明するための平面図
【図９】固定電位拡散層と窓開部の位置関係を説明するための図
【図１０】従来技術のＭＯＳＦＥＴを説明するための図
【発明の属する技術分野】
本発明は電界効果型トランジスタの技術分野にかかり、特に、電界効果型トランジスタの破壊耐量を向上させる技術に関する。
【０００２】
【従来の技術】
図１０の符号１０１は従来技術のＭＯＳＦＥＴを示している。このＭＯＳＦＥＴ１０１は、ｎ+型のシリコン単結晶基板１０５表面に、ｎ-型のシリコン単結晶がエピタキシャル成長で形成され、ドレイン層１１１が構成されている。このドレイン層１１１内には、フォトリソグラフ工程や拡散工程を経て、ｐ型のベース拡散層１１２が形成されている。
【０００３】
ベース拡散層１１２内には、ｎ+型のソース領域１１４が形成されており、ドレイン層１１１表面のベース拡散層１１２外周部分とソース領域１１４の外周部分の間でチャネル領域１１５が形成されている。
【０００４】
ベース拡散層１１２の表面の形状は正方形になっており、ドレイン層１１１表面に、各ベース拡散層１１２の辺同士が向かい合うように、多数個配置されている。
【０００５】
チャネル領域１１５表面にはゲート酸化膜１２１が形成されており、該ゲート酸化膜１２１表面にはゲート電極膜１３１が形成されている。
【０００６】
ベース拡散層１１２とソース領域１１４上にはソース電極膜１３２が形成されている。このソース電極膜１３２とゲート電極膜１３１とは層間絶縁膜１２２で絶縁された状態になっている。
【０００７】
ソース電極膜１３２を形成するときに、ゲートパッド１３５が同時に形成されている。このゲートパッド１３５は、ソース電極膜１３２とは分離されており、ゲート電極膜１３１に接続されている。このＭＯＳＦＥＴ１０１は樹脂パッケージ中に封止されている。ゲートパッド１３５にはボンディングワイヤーの一端が接続されており、ゲート端子としてパッケージ外部に導出されている。
【０００８】
また、ドレイン層１１１の裏面にはドレイン電極膜１３３が形成されている。ソース電極膜１３２とドレイン電極膜１３３もソース端子とドレイン端子として外部に導出されている。
【０００９】
上記のような構造のＭＯＳＦＥＴ１０１では、ソース電極膜１３２を接地させ、ドレイン電極膜１３３に正電圧を印加した状態で、ゲート電極膜１３１に正電圧を印加するとチャネル領域１１５表面にｎ型の反転層が形成され、ソース領域１１４とドレイン層１１１とが反転層によって接続され、ドレイン電極膜１３３からソース電極膜１３２に向けて電流が流れる。
【００１０】
次に、ゲート電極膜１３２の電圧が接地電位付近になると反転層が消滅し、電流は遮断される。
【００１１】
一般に、ＭＯＳＦＥＴ１０１では、ドレイン層１１１とベース拡散層１１２との間のｐｎ接合により寄生ダイオードが形成されている。ソース電極膜１３２の電位がドレイン電極膜１３３よりも高い場合、寄生ダイオードが順バイアスされ、ソース電極膜１３２からドレイン電極膜１３３に向けて電流が流れるようになっている。
【００１２】
上記のような寄生ダイオードを通って電流が流れる場合、ドレイン層１１１内に少数キャリアが注入されることになる。そして、寄生ダイオードが順バイアスされた状態から逆バイアスされると、ドレイン層１１１内に注入された少数キャリアはベース拡散層１１２に流れ込むが、能動領域１４１の周辺部分の外側には、ベース拡散層が存在しないため、その部分が破壊してしまう場合がある。
【００１３】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、破壊耐量の高い電界効果トランジスタを提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、ドレイン層と、前記ドレイン層内に形成され、前記ドレイン層とは異なる導電型のリング状の固定電位拡散層と、前記ドレイン層の前記固定電位拡散層の内側の領域で構成される能動領域内に形成され、前記ドレイン層とは異なる導電型のベース拡散層と、前記ベース拡散層に接続され、前記ベース拡散層と同じ導電型のチャネル拡散層と、前記ベース拡散層と前記チャネル拡散層内に形成され、該ベース拡散層とは異なる導電型のソース拡散層と、前記ソース拡散層の端部と前記チャネル拡散層の端部の間の前記チャネル拡散層で構成されるチャネル領域上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極膜と、前記ソース拡散層と前記ベース拡散層に接続されたソース電極膜と、前記ドレイン層に接続されたドレイン電極膜とを有し、前記固定電位拡散層は前記ソース電極膜に接続され、前記固定電位拡散層の外側の領域には、前記ドレイン層とは異なる導電型で浮遊電位に置かれたガードリング拡散層が、前記固定電位拡散層とは非接触の状態で形成され、前記固定電位拡散層は前記ガードリング拡散層で囲まれ、前記ガードリング拡散層は互いに非接触の状態で複数本配置され、前記ゲート電極膜に接続され、外部端子に接続されるゲートパッドが、前記能動領域の外側の前記ドレイン層上に絶縁膜を介して配置され、前記ゲートパッド直下の前記ドレイン層内には、前記ドレイン層とは異なる導電型のパッド拡散層が形成され、該パッド拡散層は、前記固定電位拡散層に隣接する前記ガードリング拡散層に接続され、前記ベース拡散層は前記固定電位拡散層と前記ガードリング拡散層よりも浅くされ、前記固定電位拡散層上には前記固定電位拡散層の延在方向に沿って複数の窓開部が形成され、前記固定電位拡散層の表面には、前記窓開部底面の前記固定電位拡散層と接触した金属膜が形成され、前記金属膜は前記ソース電極膜に電気的に接続され、前記固定電位拡散層が前記ソース電極膜と同電位にされた電界効果型トランジスタである。
【００１８】
本発明は上記のように構成されており、能動領域が固定電位拡散層によって囲われている。固定電位拡散層はソース電極に接続されており、能動領域内に注入された少数キャリアのうち、能動領域周辺部分に存在するものを効率よく集められるようになっている。従って、能動領域周辺部分での少数キャリアの集中が起こらず、破壊耐量の高いＭＯＳＦＥＴを得ることができる。
【００１９】
ゲートパッドは固定電位拡散層の外部に配置し、その下方のドレイン層中にはドレイン層とは異なる導電型のパッド拡散層を形成し、そのパッド拡散層を最内周のガードリング拡散層に接続し、浮遊電位に置くようにしたので、パッド拡散層もガードリング拡散層の一部となり、降伏電圧を高くすることができる。
【００２０】
【発明の実施の形態】
図１を参照し、符号１１はｎ-型のシリコンエピタキシャル層から成るドレイン層を示している。このドレイン層１１は、ｎ型のシリコン単結晶から成る基板１０表面に形成されている。
【００２１】
ドレイン層１１上には、窓開けされた酸化膜４１が形成されている。酸化膜４１の窓開部分からｐ型の不純物が深く拡散されている。
【００２２】
図８は、ドレイン層１１の平面図であり、ｐ型の不純物が深く拡散されたことにより、リング状の固定電位拡散層１６と、該固定電位拡散層１６周囲を４重に取り囲むガードリング拡散層１７1〜１７4が形成されている。固定電位拡散層１６及びガードリング拡散層１７1〜１７4は互いに離間した状態で配置されている。
【００２３】
固定電位拡散層１６とガードリング拡散層１７1〜１７4を形成するときに、略正方形のパッド拡散層１８も形成されている。そのパッド拡散層１８は、４本のガードリング拡散層１７1〜１７4のうちの最内周のガードリング拡散層１７1に接続されている。図１は、この図８のＡ−Ａ線断面図であり、図５はＢ−Ｂ線断面図である。図８に示されているとおり、固定電位拡散層１６は、固定電位拡散層１６やガードリング拡散層１７1〜１７4と同じ構造の拡散層から成る接続部分２７(によって中央部分が接続されている。
【００２４】
図８の符号７ａ、７ｂは、固定電位拡散層１６で囲われたドレイン層１１である能動領域である。固定電位拡散層１６で囲まれた部分は接続部分２７によって２つの能動領域７ａ、７ｂに分けられている。後述するベース拡散層やチャネル拡散層はこの能動領域７ａ、７ｂ内に形成される。
【００２５】
固定電位拡散層１６及びガードリング拡散層１７1〜１７4を形成した後、ドレイン層１１表面に、図２に示すように、所定パターンのゲート酸化膜２１とゲート電極膜３１とをこの順序で形成し、ゲート電極膜３１及びゲート酸化膜２１の窓開け部分からドレイン層１１内に２回に分けてｐ型の不純物を拡散させ、ベース拡散層１２とチャネル拡散層１３を形成する。符号１９は、固定電位拡散層１６の一部分に重ねて形成されたベース拡散層を示している。
【００２６】
ベース拡散層１２、１９は、固定電位拡散層１６やガードリング拡散層１７1〜１７4よりも浅く、低濃度になっており、また、チャネル拡散層１３はベース拡散層１２、１９よりも浅く、低濃度になっている。
【００２７】
チャネル拡散層１３を形成する際のｐ型不純物は、ベース拡散層１２の外部からはみ出す大きさで拡散されており、チャネル拡散層１３は、ベース拡散層１２からはみ出した部分で構成されている。従って、チャネル拡散層１３は、ベース拡散層１２の端部に接続されている。
【００２８】
次に、図３に示すように、ベース拡散層１２表面と、チャネル拡散層１３のベース拡散層１２に接続された部分の表面とを窓開けした状態で、ベース拡散層１２の中央部分表面と、固定電位拡散層１６表面と、ガードリング拡散層１７1〜１７4表面と、及びびパッド拡散層１８表面とを、パターニングした酸化膜４３でマスクし、ｎ+型不純物を拡散すると、ベース拡散層１２及びチャネル拡散層１３で構成されるｐ型の拡散領域の表面に、ｎ+型のソース拡散層１４が形成される。
【００２９】
このソース拡散層１４表面の端部とチャネル拡散層１３表面の端部との間のｐ型拡散領域でチャネル領域１５が形成される。
【００３０】
次に、ベース拡散層１２上の酸化膜４３を除去し、ソース拡散層１４とベース拡散層１２とを露出させ、金属薄膜を形成すると、その金属薄膜によって図４に示すようにソース電極膜３２が形成される。
【００３１】
このとき、固定電位拡散層１６中に重ねて拡散されたベース拡散層１９表面に窓開部を設け、窓開部底面にベース拡散層１９表面を露出させておくと、固定電位拡散層１６表面にも金属薄膜が形成される。図９の符号２８は、その窓開部であり、固定電位拡散層１６上の位置に略等間隔で複数個配置されている。
【００３２】
その金属薄膜はソース電極膜３２と分離せず、電気的に接続させておき、固定電位拡散層１６を、ベース拡散層１２及びソース拡散層１４に電気的に接続させると、ソース電極膜３２を接地電位に接続すると、固定電位拡散層１６も接地電位に接続される。
【００３３】
他方、ガードリング拡散層１７1〜１７4とパッド拡散層１８は露出させず、ソース電極膜３２には接続しないでおく。
【００３４】
また、ソース電極膜３２を形成するときに、ソース電極膜３２を形成した金属薄膜によって、ドレイン層１１上の絶縁膜４４表面に大面積のゲートパッド３５を形成しておく。このゲートパッド３５は、絶縁膜４４によって、ドレイン層１１やドレイン層１１内に形成された拡散層とは絶縁させおき、ゲート電極膜３１にだけ接続されている。ここでは、この絶縁膜４４にはシリコン酸化膜が用いられている。
【００３５】
次に、ゲートパッド３５表面と、ソース電極膜３２に接続された図示しないソースパッド表面を露出させた状態で保護膜４５を形成する。最後に、ドレイン層１１の裏面に金属薄膜を形成し、その金属薄膜によってドレイン電極膜３３を構成させるとＭＯＳＦＥＴ３が得られる。
【００３６】
このＭＯＳＦＥＴ３を使用する場合、ソース電極膜３２を接地させ、ドレイン電極膜３３に正電圧を印加しておき、ゲート電極膜３１に正電圧を印加すると、チャネル領域１５表面が反転し、ドレイン電極膜３３からソース電極膜３２に向けて電流を流すことができる。
【００３７】
その状態からゲート電極膜３１に接地電圧を印加すると、チャネル領域１５表面の反転層は消滅し、電流は遮断される。
【００３８】
また、このＭＯＳＦＥＴ３において、ソース電極膜３２にドレイン電極膜３３よりも高い電圧が印加された場合には、ドレイン層１１と、ベース拡散層１２及びチャネル拡散層１３で形成される寄生ｐｎダイオードが順バイアスされ、その寄生ｐｎダイオードを通って電流が流れる。その電流により、ドレイン層１１内に少数キャリアが注入される。
【００３９】
その状態でソース電極膜３２とドレイン電極膜３３の間の電圧が反転すると、注入された少数キャリアは、ソース電極膜３２に接続されたベース拡散層１２及びチャネル拡散層１３に流れ込む。
【００４０】
能動領域７ａ、７ｂ端部では、少数キャリアは最外周に位置するベース拡散層１２やチャネル拡散層１５に集中しやすいが、このＭＯＳＦＥＴ３では、能動領域７ａ、７ｂの周囲は固定電位拡散層１６で囲われており、固定電位拡散層１６はソース電極膜３２に接続されているから、少数キャリアは固定電位拡散層１６に流れ込み、集中が起こらない。
【００４１】
また、このＭＯＳＦＥＴ３では、ガードリング拡散層１７1〜１７4及びパッド拡散層１８は、ソース電極膜３２、ゲート電極膜３１及びドレイン電極膜３３に接続されておらず、浮遊電位の状態で、固定電位拡散層１６の外周に配置されているから、ソース電極膜３２が接地され、ドレイン電極膜３３に高電圧が印加された状態で、ベース拡散層１２から伸びる空乏層が広がりやすく、降伏電圧が高くなっている。
【００４２】
なお、上記実施例では、固定電位拡散層１６に接続されたベース拡散層１９内には、ソース拡散層１４は形成されていなかったが、図６のＭＯＳＦＥＴ４では、固定電位拡散層１６に端部が接続されたベース拡散層７ａが設けられている。そのベース拡散層１９ａにはチャネル拡散層１３ａが接続されており、該ベース拡散層１９ａ及びチャネル拡散層１３ａ表面にソース拡散層１４ａが形成されている。
【００４３】
このソース拡散層１４ａ端部とチャネル拡散層１３ａ端部とでチャネル領域１５が形成されており、その表面に、ゲート酸化膜２１とゲート電極膜３１が配置されている。このようなＭＯＳＦＥＴ４では、固定電位拡散層１６に接続されたベース拡散層１９ａの一部が能動領域となり、ＭＯＳＦＥＴの動作に寄与するようになる。
【００４４】
このＭＯＳＦＥＴ４でも、能動領域７ｃ端部の少数キャリアは固定電位拡散層１６に流れ込み、集中しない。
なお、このＭＯＳＦＥＴ４において、図４に示したＭＯＳＦＥＴ３と共通な部分には共通の符号を付してある。
【００４５】
図７の符号５は、ＩＧＢＴであり、図４のＭＯＳＦＥＴ３と異なる点は、ｐ型のシリコン基板１０の代わりにｐ型のシリコン基板６０を有している点である。
図３のＭＯＳＦＥＴ３と同じ部分には同じ符号を付して説明を省略する。
【００４６】
このＩＧＢＴ５では、ｎ型のシリコンエピタキシャル層１１はｐ+型のシリコン基板６０上に形成されている。
【００４７】
このＩＧＢＴ５では、ガードリング拡散層の本数が増え、耐圧が向上し、また、ソース電極膜３２には接地電位、ドレイン電極膜３３には正電圧が印加された状態で導通した場合、ｐ+型のシリコン基板６０からドレイン層１１内に少数キャリアが注入されるが、その少数キャリアのうち、能動領域７ｄの端部に注入された少数キャリアは固定電位拡散層１６に流れ込み、集中しないと考えられる。
【００４８】
なお、以上の例では、固定電位拡散層を接地電位に接続したが、チップ上でソース電極と同じ電位に接続されればよい。ｐチャネル型のＭＯＳＦＥＴやＩＧＢＴの場合、ドレイン領域がｐ型シリコン単結晶であり、固定電位拡散層やガードリング拡散層はｎ型になる。この場合でも固定電位拡散層はソース電極と同じ電位に接続されればよい。
【００４９】
【発明の効果】
能動領域周辺部分での少数キャリアの集中が無いので、破壊耐量が向上する。ゲートパッドの下方位置には、ガードリング拡散層に接続されたパッド拡散層が設けられているので、ゲートパッド下方で空乏層が広がりやすく、降伏電圧が高くなる。
【図面の簡単な説明】
【図１】固定電位拡散層とパッド拡散層を説明するための断面工程図
【図２】ゲート電極膜とベース拡散層とチャネル拡散層を説明するための断面工程図
【図３】ソース拡散層を説明するための断面工程図
【図４】ソース電極膜とゲートパッドを形成した後の本発明のＭＯＳＦＥＴを説明するための断面図
【図５】固定電位拡散層とガードリング拡散層を説明するための断面工程図
【図６】本発明の他のＭＯＳＦＥＴの例を説明するための断面図
【図７】本発明のＩＧＢＴの例を説明するための断面図
【図８】ガードリング拡散層とパッド拡散層と固定拡散層の配置を説明するための平面図
【図９】固定電位拡散層と窓開部の位置関係を説明するための図
【図１０】従来技術のＭＯＳＦＥＴを説明するための図
Claims (1)
- ドレイン層と、
前記ドレイン層内に形成され、前記ドレイン層とは異なる導電型のリング状の固定電位拡散層と、
前記ドレイン層の前記固定電位拡散層の内側の領域で構成される能動領域内に形成され、前記ドレイン層とは異なる導電型のベース拡散層と、
前記ベース拡散層に接続され、前記ベース拡散層と同じ導電型のチャネル拡散層と、
前記ベース拡散層と前記チャネル拡散層内に形成され、該ベース拡散層とは異なる導電型のソース拡散層と、
前記ソース拡散層の端部と前記チャネル拡散層の端部の間の前記チャネル拡散層で構成されるチャネル領域上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極膜と、
前記ソース拡散層と前記ベース拡散層に接続されたソース電極膜と、
前記ドレイン層に接続されたドレイン電極膜とを有し、前記固定電位拡散層は前記ソース電極膜に接続され、
前記固定電位拡散層の外側の領域には、前記ドレイン層とは異なる導電型で浮遊電位に置かれたガードリング拡散層が、前記固定電位拡散層とは非接触の状態で形成され、前記固定電位拡散層は前記ガードリング拡散層で囲まれ、
前記ガードリング拡散層は互いに非接触の状態で複数本配置され、
前記ゲート電極膜に接続され、外部端子に接続されるゲートパッドが、前記能動領域の外側の前記ドレイン層上に絶縁膜を介して配置され、
前記ゲートパッド直下の前記ドレイン層内には、前記ドレイン層とは異なる導電型のパッド拡散層が形成され、
該パッド拡散層は、前記固定電位拡散層に隣接する前記ガードリング拡散層に接続され、
前記ベース拡散層は前記固定電位拡散層と前記ガードリング拡散層よりも浅くされ、
前記固定電位拡散層上には前記固定電位拡散層の延在方向に沿って複数の窓開部が形成され、
前記固定電位拡散層の表面には、前記窓開部底面の前記固定電位拡散層と接触した金属膜が形成され、前記金属膜は前記ソース電極膜に電気的に接続され、前記固定電位拡散層が前記ソース電極膜と同電位にされた電界効果型トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17795099A JP4122113B2 (ja) | 1999-06-24 | 1999-06-24 | 高破壊耐量電界効果型トランジスタ |
| US09/595,910 US6369424B1 (en) | 1999-06-24 | 2000-06-20 | Field effect transistor having high breakdown withstand capacity |
| EP00113361A EP1063705A3 (en) | 1999-06-24 | 2000-06-23 | Field effect transistor having high breakdown withstand capacity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17795099A JP4122113B2 (ja) | 1999-06-24 | 1999-06-24 | 高破壊耐量電界効果型トランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001007322A JP2001007322A (ja) | 2001-01-12 |
| JP2001007322A5 JP2001007322A5 (ja) | 2005-10-27 |
| JP4122113B2 true JP4122113B2 (ja) | 2008-07-23 |
Family
ID=16039925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17795099A Expired - Lifetime JP4122113B2 (ja) | 1999-06-24 | 1999-06-24 | 高破壊耐量電界効果型トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6369424B1 (ja) |
| EP (1) | EP1063705A3 (ja) |
| JP (1) | JP4122113B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101488500B (zh) * | 2001-04-04 | 2016-01-27 | 三菱电机株式会社 | 半导体器件 |
| US6492679B1 (en) * | 2001-08-03 | 2002-12-10 | Semiconductor Components Industries Llc | Method for manufacturing a high voltage MOSFET device with reduced on-resistance |
| EP1341238B1 (en) * | 2002-02-20 | 2012-09-05 | Shindengen Electric Manufacturing Co., Ltd. | Diode device and transistor device |
| JP3779243B2 (ja) | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4731796B2 (ja) * | 2003-03-31 | 2011-07-27 | 三洋電機株式会社 | Ｍｏｓｆｅｔ |
| DE102004004045B4 (de) * | 2004-01-27 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung |
| JP5048273B2 (ja) * | 2006-05-10 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型半導体装置 |
| TWI381455B (zh) * | 2008-04-22 | 2013-01-01 | Pfc Device Co | 金氧半ｐ－ｎ接面二極體結構及其製作方法 |
| JP5765251B2 (ja) * | 2012-01-24 | 2015-08-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| KR20130100557A (ko) * | 2012-03-02 | 2013-09-11 | 삼성전자주식회사 | 무선통신 시스템에서 메모리 클럭 주파수를 제어하는 장치 및 방법 |
| JP2016174030A (ja) | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3391287A (en) | 1965-07-30 | 1968-07-02 | Westinghouse Electric Corp | Guard junctions for p-nu junction semiconductor devices |
| DK157272C (da) * | 1978-10-13 | 1990-04-30 | Int Rectifier Corp | Mosfet med hoej effekt |
| US5191396B1 (en) | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| JPS57160159A (en) | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
| JPS58100460A (ja) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | 縦形ｍｏｓ半導体装置 |
| US4789882A (en) | 1983-03-21 | 1988-12-06 | International Rectifier Corporation | High power MOSFET with direct connection from connection pads to underlying silicon |
| JPS61285764A (ja) * | 1985-06-12 | 1986-12-16 | Tdk Corp | 高耐圧半導体装置 |
| US5686750A (en) * | 1991-09-27 | 1997-11-11 | Koshiba & Partners | Power semiconductor device having improved reverse recovery voltage |
| US5430314A (en) * | 1992-04-23 | 1995-07-04 | Siliconix Incorporated | Power device with buffered gate shield region |
| JP2870402B2 (ja) * | 1994-03-10 | 1999-03-17 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ |
| US5747853A (en) | 1996-08-07 | 1998-05-05 | Megamos Corporation | Semiconductor structure with controlled breakdown protection |
-
1999
- 1999-06-24 JP JP17795099A patent/JP4122113B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-20 US US09/595,910 patent/US6369424B1/en not_active Expired - Fee Related
- 2000-06-23 EP EP00113361A patent/EP1063705A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007322A (ja) | 2001-01-12 |
| US6369424B1 (en) | 2002-04-09 |
| EP1063705A2 (en) | 2000-12-27 |
| EP1063705A3 (en) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5048273B2 (ja) | 絶縁ゲート型半導体装置 | |
| US9159846B2 (en) | SiC semiconductor device | |
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| US4789882A (en) | High power MOSFET with direct connection from connection pads to underlying silicon | |
| JP2008085188A (ja) | 絶縁ゲート型半導体装置 | |
| JP2008251923A (ja) | 半導体装置 | |
| US6765266B2 (en) | Semiconductor device with peripheral portion for withstanding surge voltage | |
| JP4122113B2 (ja) | 高破壊耐量電界効果型トランジスタ | |
| US5959345A (en) | Edge termination for zener-clamped power device | |
| JP2004039655A (ja) | 半導体装置 | |
| WO2004032244A1 (ja) | 半導体装置、半導体装置の製造方法 | |
| GB2341001A (en) | A gated semiconductor device having a field plate termination | |
| US6476456B1 (en) | Integrated radiation hardened power mosgated device and schottky diode | |
| US6563169B1 (en) | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer | |
| JP5134746B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2001127294A (ja) | パワーｍｏｓトランジスタ | |
| JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JP4406535B2 (ja) | ショットキーダイオード付きトランジスタ | |
| JP2009004707A (ja) | 絶縁ゲート型半導体装置 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP3689419B1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JPH03155167A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JP7246423B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050726 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080229 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080501 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4122113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |