JP2858816B2 - Ｅｅｐｒｏｍの初期設定方式 - Google Patents
Ｅｅｐｒｏｍの初期設定方式Info
- Publication number
- JP2858816B2 JP2858816B2 JP26965489A JP26965489A JP2858816B2 JP 2858816 B2 JP2858816 B2 JP 2858816B2 JP 26965489 A JP26965489 A JP 26965489A JP 26965489 A JP26965489 A JP 26965489A JP 2858816 B2 JP2858816 B2 JP 2858816B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- eeprom
- initial
- initial setting
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はEEPROMの初期設定方式に関し、特にEEPROMを
搭載した電子装置の製造時または検査時に於けるEEPROM
の初期設定方式に関する。
搭載した電子装置の製造時または検査時に於けるEEPROM
の初期設定方式に関する。
従来、EEPROM（電気的消去再書込み可能リードオンリ
メモリ）を搭載した電子装置の製造時または検査時に於
けるEEPROMの初期設定方式は、その電子装置の動作モー
ドを指示する情報を外部の端末からマニュアル操作によ
り入力しEEPROMを初期設定している。これを第３図を参
照して説明する。同図に於て、参照番号101はEEPROM105
を搭載している装置、102は装置101を初期設定するため
の端末、103は端末102との通信を行うための通信用回
路、104はROM（リードオリリメモリ）、105はEEPROM、1
06はCPU（プロセッサ）をそれぞれ示す。
メモリ）を搭載した電子装置の製造時または検査時に於
けるEEPROMの初期設定方式は、その電子装置の動作モー
ドを指示する情報を外部の端末からマニュアル操作によ
り入力しEEPROMを初期設定している。これを第３図を参
照して説明する。同図に於て、参照番号101はEEPROM105
を搭載している装置、102は装置101を初期設定するため
の端末、103は端末102との通信を行うための通信用回
路、104はROM（リードオリリメモリ）、105はEEPROM、1
06はCPU（プロセッサ）をそれぞれ示す。
初期設定手順を以下に説明する。EEPROM105が初期設
定されていない状態で装置101は、EEPROM105上の不定の
データをもとに動作している。この状態で、端末102を
装置101に接続して、初期設定値をマニュアル入力す
る。CPU106は、通信用回路103を介して入力される初期
設定値をEEPROM105所定の番地に格納する。初期設定
後、CPU106はこのEEPROM105上のデータにより動作を行
うようになる。
定されていない状態で装置101は、EEPROM105上の不定の
データをもとに動作している。この状態で、端末102を
装置101に接続して、初期設定値をマニュアル入力す
る。CPU106は、通信用回路103を介して入力される初期
設定値をEEPROM105所定の番地に格納する。初期設定
後、CPU106はこのEEPROM105上のデータにより動作を行
うようになる。
上述した従来のEEPROMの初期設定方式は、端末からマ
ニュアル操作で行なうので、初期設定を行うために作業
工数を要し、端末の操作ミス等による作業効率低下を招
くという欠点がある。
ニュアル操作で行なうので、初期設定を行うために作業
工数を要し、端末の操作ミス等による作業効率低下を招
くという欠点がある。
本発明の方式は、初期データが書き込み済みであるこ
とを示すチェックデータを格納するための領域を設けて
ある電気的消去再書込み可能リードオンリメモリ（EEPR
OM）と、初期設定時の動作モードごとにこれに適合する
前記初期データを格納してあるリードオンリメモリ（RO
M）と、前記動作モードを示すデータを読み取るための
入力ポートと、初期設定時に前記入力ポートから前記動
作モードデータを読み取りこれに適合する前記初期デー
タを前記ROMから読出して前記EEPROMに転送して書き込
むと共に前記EEPROMに前記チェックデータを格納させる
よう動作制御するプロセッサとを有する装置と、 電圧プルアップ用抵抗におのおの接続された複数のス
トラップ端子対を有し各該ストラップ端子対間のストラ
ップ配線の有無に応じて前記動作モードデータを前記入
力ポートに与えるデータ発生回路とを備えている。
とを示すチェックデータを格納するための領域を設けて
ある電気的消去再書込み可能リードオンリメモリ（EEPR
OM）と、初期設定時の動作モードごとにこれに適合する
前記初期データを格納してあるリードオンリメモリ（RO
M）と、前記動作モードを示すデータを読み取るための
入力ポートと、初期設定時に前記入力ポートから前記動
作モードデータを読み取りこれに適合する前記初期デー
タを前記ROMから読出して前記EEPROMに転送して書き込
むと共に前記EEPROMに前記チェックデータを格納させる
よう動作制御するプロセッサとを有する装置と、 電圧プルアップ用抵抗におのおの接続された複数のス
トラップ端子対を有し各該ストラップ端子対間のストラ
ップ配線の有無に応じて前記動作モードデータを前記入
力ポートに与えるデータ発生回路とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。同図
における参照番号201はEEPROMを搭載している装置、202
は動作モード入力用の入力ポート、203はROM、204はEEP
ROM、205はCPU、Ｒは電圧VDDに接続されたプルアップ抵
抗、208ないし209は動作モード設定用のストラップ端子
対、をそれぞれ示す。
における参照番号201はEEPROMを搭載している装置、202
は動作モード入力用の入力ポート、203はROM、204はEEP
ROM、205はCPU、Ｒは電圧VDDに接続されたプルアップ抵
抗、208ないし209は動作モード設定用のストラップ端子
対、をそれぞれ示す。
第２図は、CPU205に於ける初期設定処理を示すフロー
チャートである。CPU205は、通常の初期設定を行なった
後（ステップ301）、EEPROM204の初期設定を行なうに先
立ち、EEPROM204に初期データが既に書き込まれている
か否かのチェックを行なう（ステップ302）。初期デー
タが書き込み済みか否かのチェック用に、EEPROM204に
は予め数バイト分のアドレス空間を用意してある。そし
て、初期データが書き込まれている場合、このチェック
用のアドレス空間には数バイト分の予め設定したパター
ンをもつチェックデータが書き込まれており、初期デー
タが書き込まれていない場合、チェックデータは不定と
なっている（チェックデータの書き込みについては後
述）。チェックデータが不定となっている場合に、予め
設定したパターンと一致する確率を十分小さくするた
め、チェックデータは数バイトの長さにしている。尚、
初期設定処理に於けるEEPROM204の初期設定は、一度で
もEEPROM204に初期データが書き込まれたあとでは行わ
れない処理となっており、チェックデータが不定となる
のは、EEPROM204が一度も書き込まれたことがない場合
に限られることから、不定データが予め設定したパター
ンと一致する確率はほとんど無い。CPU205は、このチェ
ックデータを読み込み、予め設定したパターンと一致し
ておればEEPROM204には既に初期データが書き込まれて
いると判断し、また不一致であればEEPROM204にはまだ
初期データが書き込まれていないと判断する（ステップ
302）。CPU205は、EEPROM204に初期データが書き込まれ
ていると判断した場合には、初期設定処理を終了し、ま
たEEPROM204に初期データが書き込まれていないと判断
した場合にはまず、入力ポート202を介して動作モード
を読み込む（ステップ303）。動作モードは、ストラッ
プ端子対208ないし209とプルアップ抵抗Ｒとで構成され
る回路が発する２値データで指示されるが、初期設定に
先立って予め各端子対間のストラップ配線の有無により
設定されている。CPU205は、入力した動作モードからそ
れに合ったROM203上の初期データを選択し、EEPROM204
に所定の番地に転送する（ステップ304）。ここでROM20
3上には、ストラップ端子対208ないし209で設定可能な
各動作モードに対応させて初期データを用意してある。
初期データのEEPROM204への転送が終了した後、CPU205
はEEPROM204のチェックデータ用の番地にチェックデー
タを書き込み（ステープ305）。初期設定処理を終了す
る。
チャートである。CPU205は、通常の初期設定を行なった
後（ステップ301）、EEPROM204の初期設定を行なうに先
立ち、EEPROM204に初期データが既に書き込まれている
か否かのチェックを行なう（ステップ302）。初期デー
タが書き込み済みか否かのチェック用に、EEPROM204に
は予め数バイト分のアドレス空間を用意してある。そし
て、初期データが書き込まれている場合、このチェック
用のアドレス空間には数バイト分の予め設定したパター
ンをもつチェックデータが書き込まれており、初期デー
タが書き込まれていない場合、チェックデータは不定と
なっている（チェックデータの書き込みについては後
述）。チェックデータが不定となっている場合に、予め
設定したパターンと一致する確率を十分小さくするた
め、チェックデータは数バイトの長さにしている。尚、
初期設定処理に於けるEEPROM204の初期設定は、一度で
もEEPROM204に初期データが書き込まれたあとでは行わ
れない処理となっており、チェックデータが不定となる
のは、EEPROM204が一度も書き込まれたことがない場合
に限られることから、不定データが予め設定したパター
ンと一致する確率はほとんど無い。CPU205は、このチェ
ックデータを読み込み、予め設定したパターンと一致し
ておればEEPROM204には既に初期データが書き込まれて
いると判断し、また不一致であればEEPROM204にはまだ
初期データが書き込まれていないと判断する（ステップ
302）。CPU205は、EEPROM204に初期データが書き込まれ
ていると判断した場合には、初期設定処理を終了し、ま
たEEPROM204に初期データが書き込まれていないと判断
した場合にはまず、入力ポート202を介して動作モード
を読み込む（ステップ303）。動作モードは、ストラッ
プ端子対208ないし209とプルアップ抵抗Ｒとで構成され
る回路が発する２値データで指示されるが、初期設定に
先立って予め各端子対間のストラップ配線の有無により
設定されている。CPU205は、入力した動作モードからそ
れに合ったROM203上の初期データを選択し、EEPROM204
に所定の番地に転送する（ステップ304）。ここでROM20
3上には、ストラップ端子対208ないし209で設定可能な
各動作モードに対応させて初期データを用意してある。
初期データのEEPROM204への転送が終了した後、CPU205
はEEPROM204のチェックデータ用の番地にチェックデー
タを書き込み（ステープ305）。初期設定処理を終了す
る。
次に、第２図中のステップ302に於てEEPROM204に初期
データが書き込まれていることを何故チェックする必要
があるかについて説明する。CPU205は、上述の初期設定
処理を終了するとEEPROM204上の初期データに従って動
作を開始する。通常、CPUD05は処理を行なっている間
に、内部処理上または外部からの要求によりEEPROM204
の設定内容を変えている。電源投入時やリセット時に、
初期設定処理を於てEEPROM204に初期データが書き込ま
れているかのチェックを行わないで一律にROM203のデー
タを転送してしまうと、前回までのEEPROM204の設定内
容を消してしまうことになってしまう。これを防止する
には、EEPROM204に初期データが書き込まれているかの
チェックをする必要がある。
データが書き込まれていることを何故チェックする必要
があるかについて説明する。CPU205は、上述の初期設定
処理を終了するとEEPROM204上の初期データに従って動
作を開始する。通常、CPUD05は処理を行なっている間
に、内部処理上または外部からの要求によりEEPROM204
の設定内容を変えている。電源投入時やリセット時に、
初期設定処理を於てEEPROM204に初期データが書き込ま
れているかのチェックを行わないで一律にROM203のデー
タを転送してしまうと、前回までのEEPROM204の設定内
容を消してしまうことになってしまう。これを防止する
には、EEPROM204に初期データが書き込まれているかの
チェックをする必要がある。
以上説明したように本発明は、CPUがストラップ端子
対の設定状態により指示される動作モードに合った初期
設定値をROM上からEEPROMに転送することにより、EEPRO
Mの初期設定を自動的に行うことができる。この結果、
従来方式でのような端末のマニュアル操作が不必要にな
り、初期設定を行なうための作業工数を削減でき、端末
の操作ミス等による作業効率低下を防止できるという効
果がある。
対の設定状態により指示される動作モードに合った初期
設定値をROM上からEEPROMに転送することにより、EEPRO
Mの初期設定を自動的に行うことができる。この結果、
従来方式でのような端末のマニュアル操作が不必要にな
り、初期設定を行なうための作業工数を削減でき、端末
の操作ミス等による作業効率低下を防止できるという効
果がある。
【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図は
本発明の実施例での初期設定処理のフローチャート、第
３図は従来方式を示すブロック図である。 101,102……装置、202……入力ポート、104,203……RO
M、105,204……EEPROM、106,205……CPU、208〜209……
ストラップ端子対、Ｒ……プルアップ抵抗。
本発明の実施例での初期設定処理のフローチャート、第
３図は従来方式を示すブロック図である。 101,102……装置、202……入力ポート、104,203……RO
M、105,204……EEPROM、106,205……CPU、208〜209……
ストラップ端子対、Ｒ……プルアップ抵抗。
Claims (2)
- 【請求項１】初期データが書き込み済みであることを示
すチェックデータを格納するための領域を設けてある電
気的消去再書込み可能リードオンリメモリ（EEPROM）
と、初期設定時の動作モードごとにこれに適合する前記
初期データを格納してあるリードオンリメモリ（ROM）
と、前記動作モードを示すデータを読み取るための入力
ポートと、初期設定時に前記入力ポートから前記動作モ
ードデータを読み取りこれに適合する前記初期データを
前記ROMから読出して前記EEPROMに転送して書き込むと
共に前記EEPROMに前記チェックデータを格納させるよう
動作制御するプロセッサとを有する装置と、 電圧プルアップ用抵抗におのおの接続された複数のスト
ラップ端子対を有し各該ストラップ端子対間のストラッ
プ配線の有無に応じて前記動作モードデータを前記入力
ポートに与えるデータ発生回路とを備えていることを特
徴とするEEPROMの初期設定方式。 - 【請求項２】前記データ発生回路を前記装置に内蔵させ
た請求項（１）記載のEEPROMの初期設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965489A JP2858816B2 (ja) | 1989-10-16 | 1989-10-16 | Ｅｅｐｒｏｍの初期設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965489A JP2858816B2 (ja) | 1989-10-16 | 1989-10-16 | Ｅｅｐｒｏｍの初期設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03130996A JPH03130996A (ja) | 1991-06-04 |
| JP2858816B2 true JP2858816B2 (ja) | 1999-02-17 |
Family
ID=17475365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26965489A Expired - Lifetime JP2858816B2 (ja) | 1989-10-16 | 1989-10-16 | Ｅｅｐｒｏｍの初期設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858816B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324278B1 (ko) * | 1999-09-21 | 2002-02-21 | 서평원 | 라우터의 보드 자동 인식 방법 |
| KR100909358B1 (ko) | 2007-04-16 | 2009-07-24 | 삼성전자주식회사 | 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법 |
-
1989
- 1989-10-16 JP JP26965489A patent/JP2858816B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03130996A (ja) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3030342B2 (ja) | カード | |
| RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JP2000020391A (ja) | 記憶装置、データ処理装置並びにデータ処理方法 | |
| JP2001134629A (ja) | シミュレーション方法およびシミュレーション装置 | |
| JP2858816B2 (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| JP2910745B2 (ja) | 記憶装置及びデータ処理方法 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JPH08129629A (ja) | メモリチェック機能をもった情報記録媒体 | |
| JP3497066B2 (ja) | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 | |
| JPH04162300A (ja) | 半導体メモリ | |
| JPH06259982A (ja) | フラッシュｒｏｍの書換方法及び書換装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JPH04152488A (ja) | Ｉｃカード | |
| JP2558335B2 (ja) | 記憶装置への書き込み制御装置 | |
| JPS61134856A (ja) | Ｒａｍチエツク回路 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH11166956A (ja) | Ｌｓｉ論理回路評価装置 | |
| JPH0528058A (ja) | メモリアドレスバス試験方式 | |
| JPH10333992A (ja) | フラッシュメモリ書き込みデータ及びフラッシュメモリ搭載機器 | |
| JPH0469742A (ja) | 電子機器 | |
| JPS60207989A (ja) | 電子装置の記録方式 | |
| JPH0659900A (ja) | メモリ書込装置 | |
| JPH0226252B2 (ja) | ||
| JPH04257030A (ja) | 読み出し専用メモリパッチ方式 |