JPH0520474A - 1チツプマイクロコンピユータ - Google Patents
1チツプマイクロコンピユータInfo
- Publication number
- JPH0520474A JPH0520474A JP3183377A JP18337791A JPH0520474A JP H0520474 A JPH0520474 A JP H0520474A JP 3183377 A JP3183377 A JP 3183377A JP 18337791 A JP18337791 A JP 18337791A JP H0520474 A JPH0520474 A JP H0520474A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- prom
- chip microcomputer
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 PROMを備えた1チップマイクロコンピュ
ータにおいて、データ書込み時に使用する端子の数を従
来に比して削減できる1チップマイクロコンピュータを
提供することを目的とする。 【構成】 データ入力端子9にはデータ信号がシリアル
に与えられる。シフトレジスタ7は、このデータ信号を
クロック入力端子10に与えられるクロック信号に同期
して順次入力し、パラレルのデータ信号としてPROM
3に出力する。また、プログラムカウンタ4は、データ
書込み時においては、モード設定回路5から与えられる
カウントアップクロック信号21に基づいてアドレス信
号を発生し、このアドレス信号をPROM3に出力す
る。
ータにおいて、データ書込み時に使用する端子の数を従
来に比して削減できる1チップマイクロコンピュータを
提供することを目的とする。 【構成】 データ入力端子9にはデータ信号がシリアル
に与えられる。シフトレジスタ7は、このデータ信号を
クロック入力端子10に与えられるクロック信号に同期
して順次入力し、パラレルのデータ信号としてPROM
3に出力する。また、プログラムカウンタ4は、データ
書込み時においては、モード設定回路5から与えられる
カウントアップクロック信号21に基づいてアドレス信
号を発生し、このアドレス信号をPROM3に出力す
る。
Description
【0001】
【産業上の利用分野】本発明は、ユーザプログラムが書
込まれるROM(読出し専用メモリ)がCPU(中央演
算処理装置)と共に1つの集積回路内に集積化された1
チップマイクロコンピュータに関し、特に電気的消去型
PROM(再書込み可能なROM)及び紫外線消去型P
ROM等のPROMを備えた1チップマイクロコンピュ
ータに関する。
込まれるROM(読出し専用メモリ)がCPU(中央演
算処理装置)と共に1つの集積回路内に集積化された1
チップマイクロコンピュータに関し、特に電気的消去型
PROM(再書込み可能なROM)及び紫外線消去型P
ROM等のPROMを備えた1チップマイクロコンピュ
ータに関する。
【0002】
【従来の技術】近時、プログラムが書き込まれたROM
をCPUと共に1つの集積回路内に集積化した1チップ
マイクロコンピュータは、種々の分野において機器の制
御等に使用されている。この1チップマイクロコンピュ
ータは、使用目的に応じてROMに書込まれたユーザプ
ログラムに基づいて動作する。
をCPUと共に1つの集積回路内に集積化した1チップ
マイクロコンピュータは、種々の分野において機器の制
御等に使用されている。この1チップマイクロコンピュ
ータは、使用目的に応じてROMに書込まれたユーザプ
ログラムに基づいて動作する。
【0003】1チップマイクロコンピュータを使用した
システムを設計する場合、一般的に、電気的消去型PR
OM又は紫外線消去型PROM等のようにプログラムの
書き替えが可能なROMを内蔵した1チップマイクロコ
ンピュータを使用して、プログラムの評価が行なわれ
る。
システムを設計する場合、一般的に、電気的消去型PR
OM又は紫外線消去型PROM等のようにプログラムの
書き替えが可能なROMを内蔵した1チップマイクロコ
ンピュータを使用して、プログラムの評価が行なわれ
る。
【0004】図2は従来のPROMを内蔵した1チップ
マイクロコンピュータを示すブロック図である。但し、
PROM33の記憶容量は2Kバイトであり、1バイト
単位でデータの書込み及び読出しが可能であるとする。
マイクロコンピュータを示すブロック図である。但し、
PROM33の記憶容量は2Kバイトであり、1バイト
単位でデータの書込み及び読出しが可能であるとする。
【0005】1チップマイクロコンピュータ31は、C
PU32、PROM33、プログラムカウンタ34及び
モード設定回路35を備えている。
PU32、PROM33、プログラムカウンタ34及び
モード設定回路35を備えている。
【0006】プログラムカウンタ34は、CPU32か
らカウントアップクロック信号44を入力し、11ビッ
トのアドレス信号を発生する。このアドレス信号は、1
1本のアドレス線45を介してPROM33に与えられ
る。
らカウントアップクロック信号44を入力し、11ビッ
トのアドレス信号を発生する。このアドレス信号は、1
1本のアドレス線45を介してPROM33に与えられ
る。
【0007】PROM33とCPU32とは8本のデー
タ線47で接続されている。また、このPROM33と
データ入出力端子D0 〜D7 とは8本のデータ線48で
接続されている。更に、このPROM33とアドレス入
力端子A0 〜A10とは11本のアドレス線46で接続さ
れている。
タ線47で接続されている。また、このPROM33と
データ入出力端子D0 〜D7 とは8本のデータ線48で
接続されている。更に、このPROM33とアドレス入
力端子A0 〜A10とは11本のアドレス線46で接続さ
れている。
【0008】モード設定回路35は、モード設定端子3
6に与えられるモード設定信号に基づいてPROMモー
ド信号42及び書込み読出し切替信号43を発生する。
PROM33は、このPROMモード信号42に基づい
て、その内部回路とデータ線47,48及びアドレス線
45,46とを選択的に接続し、書込み読出し切替信号
43に基づいてデータの書込み又はデータの読出しを実
行する。
6に与えられるモード設定信号に基づいてPROMモー
ド信号42及び書込み読出し切替信号43を発生する。
PROM33は、このPROMモード信号42に基づい
て、その内部回路とデータ線47,48及びアドレス線
45,46とを選択的に接続し、書込み読出し切替信号
43に基づいてデータの書込み又はデータの読出しを実
行する。
【0009】次に、上述した従来の1チップマイクロコ
ンピュータ31のプログラム書込み時の動作について説
明する。
ンピュータ31のプログラム書込み時の動作について説
明する。
【0010】1チップマイクロコンピュータ31のPR
OM33にプログラムを書き込む場合は、この1チップ
マイクロコンピュータ31をPROMライタのソケット
に取り付ける。このPROMライタから1チップマイク
ロコンピュータにアドレス信号、データ信号及びモード
設定信号が与えられる。
OM33にプログラムを書き込む場合は、この1チップ
マイクロコンピュータ31をPROMライタのソケット
に取り付ける。このPROMライタから1チップマイク
ロコンピュータにアドレス信号、データ信号及びモード
設定信号が与えられる。
【0011】先ず、モード設定端子36にモード設定信
号として書込みモードを指定する信号が入力されると、
モード設定回路35はPROMモード信号42をアクテ
ィブにする。これにより、PROM33は、その内部回
路をデータ線47及びアドレス線45から電気的に切り
離し、データ線48及びアドレス線46と接続する。
号として書込みモードを指定する信号が入力されると、
モード設定回路35はPROMモード信号42をアクテ
ィブにする。これにより、PROM33は、その内部回
路をデータ線47及びアドレス線45から電気的に切り
離し、データ線48及びアドレス線46と接続する。
【0012】次に、アドレス入力端子A0 〜A10にアド
レス信号が与えられ、データ入出力端子D0 〜D7 にデ
ータ信号が与えられる。また、モード設定端子36に
は、モード設定信号としてデータ書込みを指定する信号
が与えられる。この信号は書込み読出し切替信号43と
してPROM33に与えられ、PROM33はこの信号
43に基づいて書込み動作を実行する。即ち、PROM
33は、アドレス入力端子A0 〜A10に与えられたアド
レス信号により指定されるアドレスに、データ入出力端
子D0 〜D7 に与えられたデータを収納する。
レス信号が与えられ、データ入出力端子D0 〜D7 にデ
ータ信号が与えられる。また、モード設定端子36に
は、モード設定信号としてデータ書込みを指定する信号
が与えられる。この信号は書込み読出し切替信号43と
してPROM33に与えられ、PROM33はこの信号
43に基づいて書込み動作を実行する。即ち、PROM
33は、アドレス入力端子A0 〜A10に与えられたアド
レス信号により指定されるアドレスに、データ入出力端
子D0 〜D7 に与えられたデータを収納する。
【0013】次に、モード設定端子36にモード設定信
号としてデータ読出しを指定する信号が与えられる。こ
の信号は書込み読出し切替信号43としてPROM33
に与えられ、PROM33は、アドレス入力端子A0 〜
A10に与えられたアドレス信号により指定されるアドレ
スに収納されたデータ(即ち、前工程で書込んだデー
タ)をデータ入出力端子D0 〜D7 に出力する。PRO
Mライタは、この入出力端子D0 〜D7 から出力された
データ信号により、データが正常に書込まれたことを確
認し、その後アドレス入力端子A0 〜A10に与えるアド
レス信号をインクリメントする。そして、上述の動作を
繰り返す。このようにして、PROM33に所定のプロ
グラムが書込まれる。
号としてデータ読出しを指定する信号が与えられる。こ
の信号は書込み読出し切替信号43としてPROM33
に与えられ、PROM33は、アドレス入力端子A0 〜
A10に与えられたアドレス信号により指定されるアドレ
スに収納されたデータ(即ち、前工程で書込んだデー
タ)をデータ入出力端子D0 〜D7 に出力する。PRO
Mライタは、この入出力端子D0 〜D7 から出力された
データ信号により、データが正常に書込まれたことを確
認し、その後アドレス入力端子A0 〜A10に与えるアド
レス信号をインクリメントする。そして、上述の動作を
繰り返す。このようにして、PROM33に所定のプロ
グラムが書込まれる。
【0014】なお、この1チップマイクロコンピュータ
のPROM33にプログラムが書込まれた後は、モード
設定回路35から与えられる信号により、PROM33
は、その内部回路をアドレス線46及びデータ線48か
ら電気的に切り離し、アドレス線45及びデータ線47
に接続する。
のPROM33にプログラムが書込まれた後は、モード
設定回路35から与えられる信号により、PROM33
は、その内部回路をアドレス線46及びデータ線48か
ら電気的に切り離し、アドレス線45及びデータ線47
に接続する。
【0015】
【発明が解決しようとする課題】しかしながら、従来の
1チップマイクロコンピュータには、プログラムを書込
むために使用する端子が多数必要であるという問題点が
ある。例えば、上述した1チップマイクロコンピュータ
の場合、PROM33の記憶容量が2Kバイトであり、
1バイト単位でデータを書込むようになっているため、
データ入出力端子として8本の端子(D0 〜D7)が必
要であり、アドレス入力端子として11本の端子(A0
〜A10)が必要である。
1チップマイクロコンピュータには、プログラムを書込
むために使用する端子が多数必要であるという問題点が
ある。例えば、上述した1チップマイクロコンピュータ
の場合、PROM33の記憶容量が2Kバイトであり、
1バイト単位でデータを書込むようになっているため、
データ入出力端子として8本の端子(D0 〜D7)が必
要であり、アドレス入力端子として11本の端子(A0
〜A10)が必要である。
【0016】近時、システムの小型化が促進されてお
り、パッケージをフラット化した1チップマイクロコン
ピュータが使用されるようになった。このような1チッ
プマイクロコンピュータは、ソケットを使用せずに、基
板に直接はんだ付けされる。従って、システム設計者
は、プログラムを修正しつつ繰り返しプログラムの評価
を行なう場合に、基板及び1チップマイクロコンピュー
タを複数個づつ用意しておき、プログラムを修正する毎
に新しい1チップマイクロコンピュータ及び基板を使用
するか、又は基板にはんだ付けされた1チップマイクロ
コンピュータを取り外し、新たにデータを書込んだ後に
再び基板にはんだ付けする必要がある。
り、パッケージをフラット化した1チップマイクロコン
ピュータが使用されるようになった。このような1チッ
プマイクロコンピュータは、ソケットを使用せずに、基
板に直接はんだ付けされる。従って、システム設計者
は、プログラムを修正しつつ繰り返しプログラムの評価
を行なう場合に、基板及び1チップマイクロコンピュー
タを複数個づつ用意しておき、プログラムを修正する毎
に新しい1チップマイクロコンピュータ及び基板を使用
するか、又は基板にはんだ付けされた1チップマイクロ
コンピュータを取り外し、新たにデータを書込んだ後に
再び基板にはんだ付けする必要がある。
【0017】なお、基板に切り替え手段を設けておき、
プログラムを書込むために必要な信号を基板を介して1
チップマイクロコンピュータに与えることも考えられ
る。しかし、従来の1チップマイクロコンピュータにお
いては、プログラムを書込むために必要な端子数が多い
ため、この方法は極めて煩雑である。
プログラムを書込むために必要な信号を基板を介して1
チップマイクロコンピュータに与えることも考えられ
る。しかし、従来の1チップマイクロコンピュータにお
いては、プログラムを書込むために必要な端子数が多い
ため、この方法は極めて煩雑である。
【0018】本発明はかかる問題点に鑑みてなされたも
のであって、データ書込みのために必要な端子数を削減
できる1チップマイクロコンピュータを提供することを
目的とする。
のであって、データ書込みのために必要な端子数を削減
できる1チップマイクロコンピュータを提供することを
目的とする。
【0019】
【課題を解決するための手段】本発明に係る1チップマ
イクロコンピュータは、PROMを備えた1チップマイ
クロコンピュータにおいて、モード設定信号に基づいて
前記PROMのモードを設定するモード設定回路と、ク
ロック信号に基づいてアドレス信号を発生しこのアドレ
ス信号を前記PROMに出力するプログラムカウンタ
と、前記PROMに書込むべきデータ信号がシリアルに
与えられるデータ入力端子と、このデータ信号を格納し
て前記PROMにパラレルに出力するシフトレジスタ
と、このシフトレジスタの出力と前記PROMの出力と
を比較する比較回路とを有することを特徴とする。
イクロコンピュータは、PROMを備えた1チップマイ
クロコンピュータにおいて、モード設定信号に基づいて
前記PROMのモードを設定するモード設定回路と、ク
ロック信号に基づいてアドレス信号を発生しこのアドレ
ス信号を前記PROMに出力するプログラムカウンタ
と、前記PROMに書込むべきデータ信号がシリアルに
与えられるデータ入力端子と、このデータ信号を格納し
て前記PROMにパラレルに出力するシフトレジスタ
と、このシフトレジスタの出力と前記PROMの出力と
を比較する比較回路とを有することを特徴とする。
【0020】
【作用】本発明においては、PROMに書込むべきデー
タ信号がデータ入力端子にシリアルに与えられ、シフト
レジスタはこのデータ信号を格納し、パラレルのデータ
信号としてPROMに出力する。また、プログラムカウ
ンタは、クロック信号に基づいてアドレス信号を発生し
このアドレス信号をPROMに出力する。PROMは、
前記プログラムカウンタから与えられたアドレスに、前
記シフトレジスタから与えられたデータを収納する。従
って、本発明に係る1チップマイクロコンピュータにお
いては、アドレス入力端子が不要であると共に、データ
入力端子が1つで足りる。これにより、従来に比して端
子数を著しく削減することができる。
タ信号がデータ入力端子にシリアルに与えられ、シフト
レジスタはこのデータ信号を格納し、パラレルのデータ
信号としてPROMに出力する。また、プログラムカウ
ンタは、クロック信号に基づいてアドレス信号を発生し
このアドレス信号をPROMに出力する。PROMは、
前記プログラムカウンタから与えられたアドレスに、前
記シフトレジスタから与えられたデータを収納する。従
って、本発明に係る1チップマイクロコンピュータにお
いては、アドレス入力端子が不要であると共に、データ
入力端子が1つで足りる。これにより、従来に比して端
子数を著しく削減することができる。
【0021】また、本発明においては、シフトレジスタ
の出力とPROMの出力とを比較する比較回路が設けら
れているため、データが正しくPROMに書込まれたか
否かを、1チップマイクロコンピュータ内で検査するこ
とができる。
の出力とPROMの出力とを比較する比較回路が設けら
れているため、データが正しくPROMに書込まれたか
否かを、1チップマイクロコンピュータ内で検査するこ
とができる。
【0022】この場合に、データ信号がシフトレジスタ
に格納されてから次のデータ書込み動作を開始するまで
の間は、データ入力端子にはデータが与えられないた
め、この間にデータ入力端子を介して前記比較回路の比
較結果に基づく信号を外部に出力することができる。こ
れにより、比較回路による比較結果に基づく信号を出力
するための専用の端子が不要となる。
に格納されてから次のデータ書込み動作を開始するまで
の間は、データ入力端子にはデータが与えられないた
め、この間にデータ入力端子を介して前記比較回路の比
較結果に基づく信号を外部に出力することができる。こ
れにより、比較回路による比較結果に基づく信号を出力
するための専用の端子が不要となる。
【0023】また、モード設定回路に与えるモード設定
信号を、例えば負のレベルの信号又は他の信号の電圧レ
ベルよりも高圧の信号とし、モード設定回路にこのモー
ド設定信号を他の信号と区別して入力するモード設定信
号入力手段を設けることにより、モード設定端子を他の
信号が与えられる端子と共用することができる。これに
より、端子数をより一層削減することができる。
信号を、例えば負のレベルの信号又は他の信号の電圧レ
ベルよりも高圧の信号とし、モード設定回路にこのモー
ド設定信号を他の信号と区別して入力するモード設定信
号入力手段を設けることにより、モード設定端子を他の
信号が与えられる端子と共用することができる。これに
より、端子数をより一層削減することができる。
【0024】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【0025】図1は本発明の実施例に係る1チップマイ
クロコンピュータを示すブロック図である。
クロコンピュータを示すブロック図である。
【0026】本実施例に係る1チップマイクロコンピュ
ータ1は、CPU2、PROM3、プログラムカウンタ
4、比較回路6、8ビットシフトレジスタ7及びモード
設定回路5を備えている。なお、PROM3の記憶容量
は2Kバイトであり、1バイト単位でデータの書込み及
び読出しが可能であるものとする。
ータ1は、CPU2、PROM3、プログラムカウンタ
4、比較回路6、8ビットシフトレジスタ7及びモード
設定回路5を備えている。なお、PROM3の記憶容量
は2Kバイトであり、1バイト単位でデータの書込み及
び読出しが可能であるものとする。
【0027】モード設定回路5は、モード設定端子11
に与えられるモード設定信号に基づいて、PROMモー
ド信号22及び書込み読出し切替信号23を出力すると
共に、クロック入力端子10に与えられたクロック信号
をカウントアップクロック信号21としてプログラムカ
ウンタ21に出力する。プログラムカウンタ4には、C
PU2からもカウントアップクロック信号24が与えら
れる。このプログラムカウンタ4はモード設定回路5か
ら与えられるPROMモード信号22に基づいて、カウ
ントアップクロック信号21,24のいずれか一方を選
択的に入力する。このプログラムカウンタ4の出力は、
11本のアドレス線25を介して、PROM3にアドレ
ス信号として与えられる。
に与えられるモード設定信号に基づいて、PROMモー
ド信号22及び書込み読出し切替信号23を出力すると
共に、クロック入力端子10に与えられたクロック信号
をカウントアップクロック信号21としてプログラムカ
ウンタ21に出力する。プログラムカウンタ4には、C
PU2からもカウントアップクロック信号24が与えら
れる。このプログラムカウンタ4はモード設定回路5か
ら与えられるPROMモード信号22に基づいて、カウ
ントアップクロック信号21,24のいずれか一方を選
択的に入力する。このプログラムカウンタ4の出力は、
11本のアドレス線25を介して、PROM3にアドレ
ス信号として与えられる。
【0028】8ビットシフトレジスタ7は、データ入力
端子9からシリアルに与えられるデータ信号をクロック
入力端子10に与えられるクロックに同期して入力し、
8ビットのデータ信号として出力する。このデータ信号
は、8本のデータ線28を介して比較回路6及びPRO
M3に与えられる。但し、このシフトレジスタ7にはモ
ード設定回路5からシフト停止信号20が与えられ、こ
のシフト停止信号20がアクティブの場合は、シフトレ
ジスタ7はデータの入力を停止する。
端子9からシリアルに与えられるデータ信号をクロック
入力端子10に与えられるクロックに同期して入力し、
8ビットのデータ信号として出力する。このデータ信号
は、8本のデータ線28を介して比較回路6及びPRO
M3に与えられる。但し、このシフトレジスタ7にはモ
ード設定回路5からシフト停止信号20が与えられ、こ
のシフト停止信号20がアクティブの場合は、シフトレ
ジスタ7はデータの入力を停止する。
【0029】PROM3は、PROMモード信号22に
基づいて、その内部回路をデータ線26,27,28に
選択的に接続する。データ線26はPROM3とCPU
2とを接続する信号線であり、データ線27はPROM
3と比較回路6とを接続する信号線である。
基づいて、その内部回路をデータ線26,27,28に
選択的に接続する。データ線26はPROM3とCPU
2とを接続する信号線であり、データ線27はPROM
3と比較回路6とを接続する信号線である。
【0030】比較回路6は、PROM3から与えられる
データとシフトレジスタ7から与えられるデータとを比
較し、この結果を一致信号として一致信号出力端子8に
出力する。
データとシフトレジスタ7から与えられるデータとを比
較し、この結果を一致信号として一致信号出力端子8に
出力する。
【0031】次に、本実施例に係る1チップマイクロコ
ンピュータ1のプログラム書込み時の動作について説明
する。本実施例に係る1チップマイクロコンピュータに
プログラムを書込む場合は、端子8〜11を外部のRO
Mライタに接続する。
ンピュータ1のプログラム書込み時の動作について説明
する。本実施例に係る1チップマイクロコンピュータに
プログラムを書込む場合は、端子8〜11を外部のRO
Mライタに接続する。
【0032】モード設定回路5は、モード設定端子11
にモード設定信号として書込みモードを指定する信号が
与えられると、PROMモード信号22及びシフト許可
信号20をアクティブにする。PROM3は、このPR
OMモード信号22により、その内部回路をデータ線2
6から電気的に切り離し、データ線27,28に接続す
る。また、プログラムカウンタ4は、カウントアップす
るためのクロック信号入力をカウントアップクロック信
号24からカウントアップクロック信号21に切り替え
る。
にモード設定信号として書込みモードを指定する信号が
与えられると、PROMモード信号22及びシフト許可
信号20をアクティブにする。PROM3は、このPR
OMモード信号22により、その内部回路をデータ線2
6から電気的に切り離し、データ線27,28に接続す
る。また、プログラムカウンタ4は、カウントアップす
るためのクロック信号入力をカウントアップクロック信
号24からカウントアップクロック信号21に切り替え
る。
【0033】次に、クロック入力端子10にクロック信
号が与えられると共に、データ入力端子9に書込むべき
プログラムの8ビット分のデータがシリアルに与えられ
る。8ビットシフトレジスタ7は、クロック信号に同期
してこの8ビット分のデータを順次入力し、格納する。
号が与えられると共に、データ入力端子9に書込むべき
プログラムの8ビット分のデータがシリアルに与えられ
る。8ビットシフトレジスタ7は、クロック信号に同期
してこの8ビット分のデータを順次入力し、格納する。
【0034】次に、モード設定端子11にモード設定信
号としてデータ書込みを指定する信号が与えられると、
PROM3は、シフトレジスタ7からデータ線28を介
してデータを入力し、このデータをプログラムカウンタ
4により指定されるアドレスに収納する。
号としてデータ書込みを指定する信号が与えられると、
PROM3は、シフトレジスタ7からデータ線28を介
してデータを入力し、このデータをプログラムカウンタ
4により指定されるアドレスに収納する。
【0035】次に、モード設定端子11にモード設定信
号としてデータ読出しを指定する信号が与えられると、
PROM3はプログラムカウンタ4により指定されるア
ドレスに収納されたデータ(即ち、前工程で書込んだデ
ータ)をデータ線27に出力する。
号としてデータ読出しを指定する信号が与えられると、
PROM3はプログラムカウンタ4により指定されるア
ドレスに収納されたデータ(即ち、前工程で書込んだデ
ータ)をデータ線27に出力する。
【0036】比較回路6は、このデータとシフトレジス
タ7に格納されているデータとを比較し、両者が一致し
ていれば一致信号を出力端子8に出力する。
タ7に格納されているデータとを比較し、両者が一致し
ていれば一致信号を出力端子8に出力する。
【0037】次いで、モード設定端子11にモード設定
信号としてアドレスインクリメントを指定する信号が与
えられると、モード設定回路5はシフト許可信号20を
インアクティブにし、シフトレジスタ7のシフト動作を
禁止すると共に、クロック入力端子10に与えられたク
ロック信号をカウントアップクロック信号21としてプ
ログラムカウンタ4に与える。プログラムカウンタ4
は、この信号21により、アドレス信号をインクリメン
トする。
信号としてアドレスインクリメントを指定する信号が与
えられると、モード設定回路5はシフト許可信号20を
インアクティブにし、シフトレジスタ7のシフト動作を
禁止すると共に、クロック入力端子10に与えられたク
ロック信号をカウントアップクロック信号21としてプ
ログラムカウンタ4に与える。プログラムカウンタ4
は、この信号21により、アドレス信号をインクリメン
トする。
【0038】以下、同様な動作を繰り返すことにより、
PROM3に所定のプログラムを書込むことができる。
PROM3に所定のプログラムを書込むことができる。
【0039】本実施例においては、PROMにプログラ
ムを書込む場合に、外部に接続する端子が4本で足り
る。従って、従来に比して端子数を著しく削減できる。
また、例えば本実施例に係る1チップマイクロコンピュ
ータを基板に実装する場合に、基板に切り替え手段を設
けておき、ROMライタから基板に設けられた配線を介
して1チップマイクロコンピュータに信号を与えること
ができるようにしておくと、1チップマイクロコンピュ
ータを基板に実装したままプログラムの書き替えを行な
うことができる。この場合に、切り替えるべき端子数が
4本と少ないため、切り替え手段を設けることが容易で
ある。
ムを書込む場合に、外部に接続する端子が4本で足り
る。従って、従来に比して端子数を著しく削減できる。
また、例えば本実施例に係る1チップマイクロコンピュ
ータを基板に実装する場合に、基板に切り替え手段を設
けておき、ROMライタから基板に設けられた配線を介
して1チップマイクロコンピュータに信号を与えること
ができるようにしておくと、1チップマイクロコンピュ
ータを基板に実装したままプログラムの書き替えを行な
うことができる。この場合に、切り替えるべき端子数が
4本と少ないため、切り替え手段を設けることが容易で
ある。
【0040】なお、データ入力端子9に与えられたデー
タがシフトレジスタ7に格納されてから次のデータ書込
み動作を開始するまでの間は、データ入力端子9には信
号が与えられない。従って、この間にデータ入力端子9
を介して比較回路6の出力を外部に出力することが可能
である。これにより、比較結果を出力するための専用の
端子が不要となる。
タがシフトレジスタ7に格納されてから次のデータ書込
み動作を開始するまでの間は、データ入力端子9には信
号が与えられない。従って、この間にデータ入力端子9
を介して比較回路6の出力を外部に出力することが可能
である。これにより、比較結果を出力するための専用の
端子が不要となる。
【0041】また、1チップマイクロコンピュータ1
は、通常動作時に外部との間でクロック信号及びデータ
信号等の種々の信号が入出力が行なわれる。これらの信
号の入出力端子とクロック入力端子10、データ入力端
子9及び一致信号出力端子8とを共用することも可能で
ある。
は、通常動作時に外部との間でクロック信号及びデータ
信号等の種々の信号が入出力が行なわれる。これらの信
号の入出力端子とクロック入力端子10、データ入力端
子9及び一致信号出力端子8とを共用することも可能で
ある。
【0042】更にまた、例えば、モード設定端子11に
与えられるモード設定信号の電圧レベルを、通常動作時
における種々の信号の電圧範囲に比して高く設定する
か、又は負のレベルの信号とし、モード設定回路5にこ
のモード設定信号を通常の信号と区別して入力すること
ができるモード設定信号入力手段を設けることにより、
モード設定端子を通常動作時の入力端子と共用すること
もできる。これにより、端子数をより一層削減できる。
与えられるモード設定信号の電圧レベルを、通常動作時
における種々の信号の電圧範囲に比して高く設定する
か、又は負のレベルの信号とし、モード設定回路5にこ
のモード設定信号を通常の信号と区別して入力すること
ができるモード設定信号入力手段を設けることにより、
モード設定端子を通常動作時の入力端子と共用すること
もできる。これにより、端子数をより一層削減できる。
【0043】
【発明の効果】以上説明したように本発明においては、
データ入力端子にシリアルに与えられるデータ信号を格
納してパラレルに出力するシフトレジスタ及びクロック
信号に基づいてアドレス信号を発生するプログラムカウ
ンタが設けられているから、PROMにプログラムを書
込む際に必要な端子の数を従来に比して著しく削減する
ことができる。これにより、例えば、基板に、プログラ
ム書込み時に1チップマイクロコンピュータとROMラ
イタとを接続する切り替え手段を容易に設けることがで
きて、基板にはんだ付けされた1チップマイクロコンピ
ュータに新たにプログラムを書込むことができる。
データ入力端子にシリアルに与えられるデータ信号を格
納してパラレルに出力するシフトレジスタ及びクロック
信号に基づいてアドレス信号を発生するプログラムカウ
ンタが設けられているから、PROMにプログラムを書
込む際に必要な端子の数を従来に比して著しく削減する
ことができる。これにより、例えば、基板に、プログラ
ム書込み時に1チップマイクロコンピュータとROMラ
イタとを接続する切り替え手段を容易に設けることがで
きて、基板にはんだ付けされた1チップマイクロコンピ
ュータに新たにプログラムを書込むことができる。
【図1】本発明の実施例に係る1チップマイクロコンピ
ュータを示すブロック図である。
ュータを示すブロック図である。
【図2】従来の1チップマイクロコンピュータを示すブ
ロック図である。
ロック図である。
1,31;1チップマイクロコンピュータ
2,32;CPU
3,33;PROM
4,34;プログラムカウンタ
5,35;モード設定回路
6;比較回路
7;シフトレジスタ
9,D0 〜D7 ;データ入出力端子
11,36;モード設定端子
Claims (3)
- 【請求項1】 PROMを備えた1チップマイクロコン
ピュータにおいて、モード設定信号に基づいて前記PR
OMのモードを設定するモード設定回路と、クロック信
号に基づいてアドレス信号を発生しこのアドレス信号を
前記PROMに出力するプログラムカウンタと、前記P
ROMに書込むべきデータ信号がシリアルに与えられる
データ入力端子と、このデータ信号を格納して前記PR
OMにパラレルに出力するシフトレジスタと、このシフ
トレジスタの出力と前記PROMの出力とを比較する比
較回路とを有することを特徴とする1チップマイクロコ
ンピュータ。 - 【請求項2】 前記比較回路の比較結果に基づく信号
は、前記データ入力端子を介して外部に出力されること
を特徴とする請求項1に記載の1チップマイクロコンピ
ュータ。 - 【請求項3】 前記モード設定信号は、他の信号の電圧
レベルと異なる電圧レベルの信号であり、前記モード設
定回路にはこのモード設定信号を他の信号と区別して入
力するモード設定信号入力手段が設けられていることを
特徴とする請求項1又は2に記載の1チップマイクロコ
ンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3183377A JPH0520474A (ja) | 1991-06-27 | 1991-06-27 | 1チツプマイクロコンピユータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3183377A JPH0520474A (ja) | 1991-06-27 | 1991-06-27 | 1チツプマイクロコンピユータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0520474A true JPH0520474A (ja) | 1993-01-29 |
Family
ID=16134704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3183377A Pending JPH0520474A (ja) | 1991-06-27 | 1991-06-27 | 1チツプマイクロコンピユータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0520474A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325754A (ja) * | 1994-05-17 | 1995-12-12 | Winbond Electron Corp | ページ選択機能を有するメモリー装置 |
JPH11507595A (ja) * | 1995-06-16 | 1999-07-06 | アルコア アルミニオ ソシエダッド アノニマ | 高速ロール鋳造法および製品 |
JP2007240409A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 歪検出装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5894049A (ja) * | 1981-11-28 | 1983-06-04 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
JPS62223895A (ja) * | 1986-03-25 | 1987-10-01 | Nec Corp | 半導体装置 |
JPS63143656A (ja) * | 1986-12-05 | 1988-06-15 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
JPH01181146A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | シングルチップマイクロコンピュータ |
JPH01243164A (ja) * | 1988-03-24 | 1989-09-27 | Nec Yamaguchi Ltd | Eprom内蔵シングルチップマイクロコンピュータ |
JPH0397198A (ja) * | 1989-09-11 | 1991-04-23 | Matsushita Electron Corp | 半導体集積回路 |
-
1991
- 1991-06-27 JP JP3183377A patent/JPH0520474A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5894049A (ja) * | 1981-11-28 | 1983-06-04 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
JPS62223895A (ja) * | 1986-03-25 | 1987-10-01 | Nec Corp | 半導体装置 |
JPS63143656A (ja) * | 1986-12-05 | 1988-06-15 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
JPH01181146A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | シングルチップマイクロコンピュータ |
JPH01243164A (ja) * | 1988-03-24 | 1989-09-27 | Nec Yamaguchi Ltd | Eprom内蔵シングルチップマイクロコンピュータ |
JPH0397198A (ja) * | 1989-09-11 | 1991-04-23 | Matsushita Electron Corp | 半導体集積回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325754A (ja) * | 1994-05-17 | 1995-12-12 | Winbond Electron Corp | ページ選択機能を有するメモリー装置 |
JPH11507595A (ja) * | 1995-06-16 | 1999-07-06 | アルコア アルミニオ ソシエダッド アノニマ | 高速ロール鋳造法および製品 |
JP2007240409A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 歪検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5047924A (en) | Microcomputer | |
JPH02500938A (ja) | マイクロコンピュータ | |
JPH0342732A (ja) | 半導体集積回路 | |
JPH0520474A (ja) | 1チツプマイクロコンピユータ | |
JPH1185724A (ja) | Cpuモード切替回路 | |
US5548778A (en) | System for assigning device to be connected to computer when address from computer is effective by comparing address for entire memory space and found coincided | |
JPH01290040A (ja) | ディジタル信号切換回路 | |
JP2727544B2 (ja) | マイクロコンピュータ | |
EP0328422A2 (en) | Microcomputer system | |
JPS607529A (ja) | バツフアメモリ装置 | |
JP2767794B2 (ja) | マイクロコンピュータ | |
JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
JP3177975B2 (ja) | 1チップマイクロコンピュータ | |
JPH0442329A (ja) | データ処理装置 | |
JP2000242517A (ja) | 半導体記憶装置 | |
JPH01181146A (ja) | シングルチップマイクロコンピュータ | |
JP2001357024A (ja) | マイクロコントローラテスト回路 | |
JPH04361331A (ja) | 半導体集積回路 | |
JPH03130996A (ja) | Eepromの初期設定方式 | |
JPH0630056B2 (ja) | 信号処理装置 | |
JPH05120211A (ja) | データバス幅制御装置 | |
JPH03196230A (ja) | プログラム記憶装置 | |
JPS6348688A (ja) | メモリ装置 | |
JPH0573404A (ja) | シングルチツプマイクロコンピユータ | |
JPH05120879A (ja) | 半導体メモリ装置 |