JP3030342B2 - カード - Google Patents
カードInfo
- Publication number
- JP3030342B2 JP3030342B2 JP9060897A JP6089797A JP3030342B2 JP 3030342 B2 JP3030342 B2 JP 3030342B2 JP 9060897 A JP9060897 A JP 9060897A JP 6089797 A JP6089797 A JP 6089797A JP 3030342 B2 JP3030342 B2 JP 3030342B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- slot
- bus
- address
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Communication Control (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Electrophonic Musical Instruments (AREA)
- Circuits Of Receivers In General (AREA)
- Stored Programmes (AREA)
- Telephonic Communication Services (AREA)
- Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
- Complex Calculations (AREA)
- Debugging And Monitoring (AREA)
- Telephone Function (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、カードが接続可能な複
数のソケットあるいはスロットを有するデータ処理シス
テムに係わり、特に各カードに識別値が記憶されてい
て、これらの識別値に基づいて電源投入後の初期設定を
行なうデータ処理システムに係わる。 【０００２】 【従来の技術および発明が解決しようとする課題】小型
コンピュータ・システムのユーザは、通常複雑なプログ
ラミング技術をもっていず、ユーザの必要に応じてシス
テムの構成を単純化するために、ユーザにとって透過性
のプログラム式パラメータ・スイッチが提案されてき
た。しかし、こうしたシステムを構成するのに必要なル
ーチンは複雑で、エラーが起こりやすく、時間がかか
る。本発明の目的は、スロットのカードを交換したり、
追加したり、除去したりしない限り、一度電源を切断し
た後のシステムの再電源投入またはリセット時に、シス
テムで生産的な仕事ができるようになるまでに、ユーザ
が経験する時間遅延を大幅に減らすことである。 【０００３】 【課題を解決するための手段】本発明の改良型システム
では、各種カードに一義的なＩＤを設け、そのＩＤの値
を各カード上でハードワイヤ接続する。また（必要に応
じてカードの入出力アドレス空間をプログラマブルに変
更するため）アドレス・ファクタ、優先順位、状況およ
び他のシステム情報などのパラメータ・データの記憶用
レジスタをカード上に設けて、システム・プロセッサと
カードの間およびカード間でのデータの効率的な転送を
実現する。 【０００４】システム内で２枚以上の同種のカードを使
用するとき、パラメータ・データを使って、異なる優先
順位レベルでカードを使用できるようにしたり、冗長カ
ードを非活動にすることができる。 【０００５】システム電源が故障したり切れたりしたと
き主メモリの一部分に給電するため、バックアップ電池
を設ける。メモリのこの不揮発性部分に、各入出力スロ
ットに挿入されたカードＩＤ値を当該のカード・パラメ
ータ・データと共に記憶する位置を（各スロットごとに
１つずつ）設ける。 【０００６】システムを最初に構成し初期設定すると
き、システムに取り付けられたカードに必要なすべての
パラメータ・データの作成または取出しあるいはその両
方を行ない、システム資源の競合を解決し、適切なカー
ド・レジスタとメモリ・スロット位置にデータを記憶す
る複雑なルーチンを実行させる。 【０００７】しかし、電源切断の後、スロットに取り付
けられているカードまたはカードのスロット位置に変化
がない場合、単純化されたセットアップ・ルーチンが、
各カードＩＤを当該のスロット位置に記憶されたＩＤ値
と比較して、変化がなかったと判定する。次いで、この
ルーチンが、パラメータ・データをメモリ・スロット位
置から当該のカード・レジスタに転送する。これで、シ
ステムは通常動作がすぐに可能な状態になる。 【０００８】システムを構成し初期設定した後、通常動
作中に選択機構の使用を知らせるための帰還線を設け
る。所与の選択資源に対する各カードの応答を検査し、
選択資源の重複使用を検出するルーチンが呼び出され
る。 【０００９】 【実施例】図１は、接続される周辺オプションのアドレ
ッシングやその他の可変システム資源パラメータをユー
ザにとって透過な形で確立できることを特徴とする、デ
スクトップ型コンピュータ・システムの形をとる本発明
の好ましい実施例を示す。それによれば、ユーザはディ
ップ・スイッチをセットしたり複雑なセットアップ処理
手順を踏んだりしなければならないという負担から解放
される。システム資源の競合は、パラメータの再指定に
よって軽減または除去される。他のパラメータとして
は、優先順位レベル、および２つの同じオプション接続
機構の共存を認める状態ビットなどがある。 【００１０】システム・ボード１は、複数のソケットま
たはスロット２−０ないし２−７を含む。それらのスロ
ットには入出力オプション・カード５−０ないし５−７
を交換可能に挿入できる。これらのカードは、各カード
に集積されるかまたは外部コネクタ（図示せず）を介し
て接続される様々な周辺装置（ディスク・ドライブ、プ
リンタ、追加メモリなど）を制御する。ボード１はま
た、中央演算処理装置（ＣＰＵ）８、ランダム・アクセ
ス・メモリ（ＲＡＭ）の主メモリ・モジュール９、１
０、１１、直接メモリ・アクセス（ＤＭＡ）制御装置１
２、タイミング制御装置１３、スロット・アドレス復合
器１４（後でその機能について説明する）、本開示にと
って重要でない他の論理素子、１５（一括して示す）、
電源１６、および中央演算処理装置を相互にまた付加周
辺機器とリンクするバス１７を含む。バスの太線部分
は、複数のアドレス線１７ｂ、データ線１７ｃおよび制
御線１７ａを表わす（図２）。 【００１１】この配置の特徴は、スロット２−０ないし
２−７が、セットアップ・ルーチン中にバス１７のアド
レス線上の「スロット・アドレス」信号によってアドレ
スでき、スロット内にあるカードが通常のプログラム実
行中にアドレス線上の「入出力アドレス」信号によって
個別にアドレスできることである。ただし、スロット・
アドレスおよび入出力アドレスはそれぞれに、ソケット
の物理位置および現在接続されている装置の種類に関連
する、はっきり異なる値である。多くの異なる種類の装
置が、それぞれシステムの数個のソケットのどれにでも
潜在的に取付け可能である。 【００１２】メモリ・モジュールの１つである図中のメ
モリ・モジュール１０は不揮発性であり、システムの電
源が切断されている間も、スロット２−０ないし２−７
およびそれに関連するカードに関する情報を記憶する。
このモジュールは、たとえば容量性記憶回路、すなわ
ち、周知の相補形金属酸化膜シリコン（ＣＭＯＳ）半導
体回路のアレイから成り、システムに電源が投入されて
いる間はシステム電源でまたシステム電源が入っていな
い場合はバッテリー電源１８で動作するように構成され
ている。このモジュール内には、スロットに関連するあ
る種の情報を記憶するために、各スロットに個別にアド
レス可能な空間が割り当てられている。図のように、こ
の情報には、識別値ＩＤ、アドレス・ファクタＡＤ、優
先順位値ＰＲ、状態ビットＳおよびその他の情報Ｏが含
まれる。 【００１３】ここで記載すべき特徴は、最後の電源切断
以来スロット構成が変化しなかった場合、システムの初
期設定をスピードアップし、それによってシステム電源
投入スイッチ（図示せず）が作動した後あるいはシステ
ムまたはチャンネルのリセットの後にユーザがアプリケ
ーションの動作が始まるまでに待たなければならない時
間を減らすために、不揮発性メモリ中のこの情報を使用
することである。この複雑さと必要なステップの数の相
違は、図６（初期設定）と図７（ＰＯＳＴ）に示されて
いる。 【００１４】カード５−７の細部は、すべてのカードの
重要な論理構成を代表するものとして、本発明を説明す
るのに必要な程度に示されている。駆動回路２０は製造
時に予め配線されており、以下に記載する条件の下で、
カードの種類とその当該の周辺装置を一義的に識別す
る、１組の識別信号ＩＤを送る。 【００１５】レジスタ２１は、アドレス・ファクタＡ
Ｄ、優先順位値ＰＲ、状態ビットＳおよびモジュール１
０に関して先に説明したその他の情報Ｏを含めて、カー
ドとシステムの間の通信を制御するためのパラメータ情
報を記憶する。この情報は、電源投入初期設定中に中央
システムによって設定される（図６）。このシステムの
特徴は、システムの最後の電源切断以来スロットの条件
が変わらなかった場合、情報は比較的迅速な動作で不揮
発性メモリ１０からレジスタ２１に転送されるだけであ
るが、スロットの条件が変わった場合、システムは長い
プログラム処理（図６）を実行して情報の一部またはす
べてを検索または作成しあるいはその両方を行ない、次
いでそれをメモリ１０とカード・レジスタ２１の両方に
転送しなければならないことである。 【００１６】制御論理２２と復合論理２３はバス１７上
に現われる入出力アドレスに対するカード５−７の応答
を制御する。電源がシステムに投入されると、カードは
最初それらのソケットとアドレス・バスの一部を介して
しかアドレス可能でない。しかし、電源投入処理の後
は、レジスタ２１内の値ＡＤが復合器２３を制御して、
カードの種類に一義的に関連しソケットの位置には関連
しない省略時アドレスまたは代替入出力アドレスを検出
する。こうした検出が行なわれると、制御論理２２で優
先順位値ＰＲと状態ビットＳにより、カードとバス１７
の間でいつデータが交換されるかが決定される。ＡＤ
値、復合器２３および制御論理２２で入出力アドレスを
検出する一つの方式が、Ｌ．エッゲブレヒト（Eggebrec
ht）の「ＩＢＭパーソナル・コンピュータへのインター
フェース（Interfacing to the IBM Personal Compute
r）」、１９８３年刊、に記載されている。 【００１７】動作に際して、その電源投入中に、中央シ
ステムは、復合器１４によって一義的に検出されてセッ
トアップ（カード活動化）線ＥＣ０ないしＥＣ７を個別
に活動化する、それぞれの「スロット・アドレス」信号
をバスを介して送ることにより、オプション・ソケット
を個別にアドレスする。セットアップ線ＥＣ０ないしＥ
Ｃ７は、それぞれのソケット２−０ないし２−７まで延
び、さらにそれらのソケットを介して付加カード５−０
ないし５−７まで延びる。１本のこうした線が活動化さ
れたとき、関連するソケットが空の場合、１６進数値Ｆ
ＦＦＦがシステムに戻り、そのソケットに関する以後の
動作を終了させる。しかし、ソケットにカードが入って
いる場合は、活動化された線がバス１７上の追加アドレ
ス信号とともに、当該のカード上の制御論理２２を条件
づけて、当該のカードおよび装置の種類を識別する上記
のＩＤ信号を駆動回路２０から送出させる。システムＣ
ＰＵ８は戻ったＩＤ信号を当該のスロットに割り振られ
たメモリ１０中の位置に記憶されているＩＤ値と比較し
て、比較される値が同じかそれとも異なるかを示す標識
を設定する。この標識は、当該のスロットに関して講じ
るべき措置を決定する、その後のプログラム処理の分岐
条件として有効に働く。 【００１８】今述べた標識が一致を示し、かつ他のすべ
てのスロットの状態が変化しなかった場合、その後のプ
ログラム処理は、メモリ１０の関連する位置に現在記憶
されているＡＤ、ＰＲ、Ｓおよび０の値を当該のカード
に転送してレジスタ２１に記憶するだけである。その標
識が不一致を表わし、かつ送られたＩＤが当該のスロッ
トにカードが入っていることを示す場合、ＣＰＵ８は送
られたＩＤと他のスロットから収集された情報とを使っ
て、カード資源の要求と代替を記述するファイルを用い
て当該のカードに対する新しいＡＤ、ＰＲ、Ｓおよび０
値の検索または生成あるいはその両方を行なう。あらゆ
るカード値が設定された後、各カードに対する値が順に
まずメモリ１０の当該のスロット位置に、次いで当該の
カード・レジスタ２１に転送される。 【００１９】不一致となるのは、問い合わせたソケット
の状態が変わったときである。メモリ１０内に記憶され
ている、最後の電源切断時に空であったソケットに関す
るＩＤ値はＦＦＦＦであり、記憶されている以前に占有
されていたソケットに関するＩＤ値は、最後にそのスロ
ットを占有したカードのＩＤ値である。すなわち、カー
ドが以前に空いていたスロットに挿入されたり、異なる
ＩＤをもつカードと交換された場合は、不一致となり、
システムは、対応するカードに対する新しいＡＤ、Ｐ
Ｒ、Ｓおよび０値の検索または作成あるいはその両方を
行なう。 【００２０】上述のように、システムは、すべてのソケ
ットの状態が確認されるまで不一致の標識に対処できな
い。これは、任意のカードに割り当てられた優先順位レ
ベルと、場合によってはアドレスおよび状態値が、他の
スロット内のカードに関係しているからである。アドレ
スおよび状態値が関係するのは、装置の故障に備えて冗
長バックアップを設けるため、または装置容量を増加さ
せるために、同じ識別ＩＤをもつ２枚のカードが同時に
挿入されているときである。後者の場合、状態値を使っ
て、通常システム動作中にバックアップ装置を非活動状
態にすることができ、また優先順位値を使って両方の装
置を異なる優先順位レベルで完全に動作させることがで
きる。 【００２１】好ましい実施例では、最高８枚の拡張機能
用カード５−０ないし５−７を収容できるように、モジ
ュール１０の８つのスロット位置（３０、３１、３２の
３つだけを示す）にシステム情報を記憶する。各スロッ
ト位置は４バイト幅であり、７枚の拡張機能用カードで
は２８バイト幅である。カードＩＤは最初の２つのバイ
ト内にあり、スイッチ（パラメータ）設定は最後の２つ
のバイト内にある。各カード上の対応するＩＤおよびパ
ラメータ・データは、それぞれ駆動回路２０とレジスタ
２１に入っている。 【００２２】図３は、セットアップ・ルーチンの間にカ
ードＩＤを読み取り、レジスタ２１にパラメータを記憶
するのに使用される、ボード１と拡張機能用カード５−
７上のいくつかの論理を概略的に示す。図３で、各拡張
機能用カード上のいくつかの構成要素に割り当てられる
１６進数の入出力アドレス値は、次の通りである。 ０９６−ソケット選択値（１バイト） １００、１０１−ＩＤ駆動回路２０（２バイト） １０２、１０３−パラメータ・レジスタ２１（２バイ
ト） 【００２３】これらのアドレスは、「見かけ」アドレス
である。というのは、セットアップ動作中にスロットを
介して入出力カードと構成要素にアクセスするためにＣ
ＰＵ８がそれを使用するからである。アドレス０９６
は、カード選択値をスロット・レジスタ４０に記憶し、
また診断中にその値を読み取るために、スロット・アド
レス復合器１４の論理（ゲート３８、３９）を選択す
る。図３のアドレス線Ａ０とＡ１は、構成要素２０と２
１を選択するための下位アドレス値００、０１、０２お
よび０３を供給し、アドレス線Ａ２上の論理１信号は最
上位ディジット値１をもたらす。Ａ０、Ａ１およびＡ２
は図２のアドレス・バス１７ｂの適切なビット線に接続
される。 【００２４】図３は、図６と図７のセットアップ・ルー
チンで使用される、スロット・アドレス復合器１４の論
理およびカード５−７の制御論理２２の一部をより詳細
に示したものである。議論を簡単にするため、一時に、
すなわち１サイクルに２バイトのアドレッシングが利用
可能であり、２バイトのデータ転送がバス上で行なわれ
ると仮定する。すなわち、アドレス１０１の復合は、ア
ドレス１０１と１００の両方のバイトをゲートする。 【００２５】スロット・レジスタ４０は、アクセスされ
るスロット（２−０ないし２−７）に対応する３ビット
値（０００−１１１）を記憶するようにプログラム制御
されている。復合回路４１は、この３ビットの２進値
を、入力線４２上の信号によってゲートされたときだけ
８線出力の値に変える。ＥＣ７などの各出力線は、当該
のソケットを介してそのソケット中に保持されたカード
に接続される。復合回路４３は、セットアップ・ルーチ
ン中に範囲０１００−０１０３のアドレスを復合する
と、線４２上に出力を発生してレジスタ４０中の値をゲ
ートさせ、バス１７の制御線１７ａの１本であるＥＣ７
などのカード・セットアップ線上で出力（図４参照）を
発生させる。 【００２６】ＥＣ７上のこの出力は、ＡＮＤゲート４４
と４５に供給される。アドレス線Ａ２は、ゲート４４と
４５に接続されている。入出力読取り線ＩＯＲと入出力
書込み線ＩＯＷ（制御線１７ａから復合されたもの）
は、それぞれゲート４４と４５に接続されている。ゲー
ト４４からの出力線４６は、１対の復合回路４７と４８
に接続されている。ゲート４５からの出力線４９は、復
合回路５０に接続されている。復合器４８からの出力線
５１は、ＩＤ駆動回路２０に接続され、復合器５０から
の出力線５２は、パラメータ・レジスタ２１に接続され
ている。 【００２７】図７のＰＯＳＴ（電源投入自己検査）セッ
トアップ・ルーチンでは、ＩＤがカード５−７から取り
出されているとき、ＣＰＵ８はＡ２を負（論理１）に
し、Ａ１とＡ０を論理０１（アドレス１０１）にする。
ＥＣ７は負である（図４）。ＩＯＲが負になると、ゲー
ト４４は線４６上に出力を発生し、それにより２０中の
カードＩＤ値をデータ・バス１７ｃにゲートさせる出力
が線５１上に発生される。ＣＰＵ８は、このＩＤをメモ
リ・モジュール１０内の当該のスロット位置にあるＩＤ
と比較する。ＩＤが一致する場合、ＣＰＵ８はスロット
位置３２（図１）のパラメータ値をデータ・バス１７ｃ
に転送し、Ａ２、Ａ１、Ａ０を論理１１１（アドレス１
０３）にする。その後すぐに、ＣＰＵ８はＩＯＷを発行
して、ゲート４５から線４９上に出力を発生させる。こ
れは線５２を介して復合器５０からの出力をレジスタ２
１にゲートして、バス１７ｃ上のパラメータ値をレジス
タ２１にロードさせる。復合器４７の出力５３は、診断
ルーチンで、パラメータ・レジスタ２１の出力をゲート
５４を介してバス１７ｃにゲートさせるのに使われる。 【００２８】セットアップ・ルーチンに関して以上論じ
てきたように、１６進値ＦＦＦＦのＩＤは、アドレスさ
れたソケットが空であるとき、ＩＤ取出し動作中に戻さ
れる。この結果を実現する一つの方法が図３に示されて
いる。ＩＯＲサイクル中に、ＯＲ回路６１を介するカー
ド活動化線ＥＣ１ないしＥＣ７のどれか１本の線上の負
信号とＩＯＲ上の負信号によって、事前配線された回路
６０が、ゲートされて、バス１７をすべて「１」にす
る。カードが既にアドレスされたソケット内にある場
合、同時にそのＩＤがバス１７ｃにゲートされ、ＩＤの
すべての論理０が、６０からの論理１を無効にして、バ
ス１７ｃ上で正確にＩＤを再発生する。 【００２９】図３の論理は、図６および図７の初期設定
セットアップおよびＰＯＳＴセットアップ・ルーチン
中、同様のやり方で使われる。 【００３０】２枚の同じカード（同じＩＤ）が２個の入
出力スロットに接続され、両者を活動化するのが望まし
い場合は、一方のカードに標準入出力省略時アドレスが
ある優先順位レベルで割り当てられ、もう一方のカード
には別の入出力アドレスが別の優先順位レベルで割り当
てられる。 【００３１】図５の論理は、診断ルーチンで、各カード
が適切にその関連する入出力アドレスに応答するかどう
かを確認するのに使われる。アドレス復合論理２３は、
適切な代替アドレス・ファクタＡＤがパラメータ・レジ
スタ２１に記憶され、かつ最下位ビットがオン（カード
が活動状態）であるとき、バス１７ｂ上のアドレスが代
替アドレスに対応する場合、バス１７ｂ上のアドレスを
復合する。同様に、優先順位復合回路５５は、バス１７
ａ上の優先順位値がレジスタ２１中のＰＲに等しくカー
ド活動化ビットがオンである場合に出力を発生する。論
理２３と５５によって出力が発生される場合、ＡＮＤゲ
ート５６は、線５７上に帰還信号を発生して、ボード１
上のレジスタ５８中で１ビットをセットする。ＣＰＵ８
は、プログラム制御の下でレジスタ５８を読み取って、
１枚のカードだけが適切に入出力代替アドレスに応答し
たことを知り、レジスタ５８をリセットする。もう一方
の同一カード上の同じ回路は、省略時入出力アドレスお
よび適切な優先順位レベルに応答して、診断のためにレ
ジスタ５８中の他のビットをセットする。 【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。 【００３３】（１）コンピュータ・システムに結合する
ために使用される複数の入出力スロットのいずれか１つ
に接続可能なカードであって、（ａ）前記カードと前記
コンピュータとの間の通信を制御するために使用される
アドレス・ファクタ、優先順位及び状態情報を含むパラ
メータ情報信号を記憶するパラメータ記憶手段であっ
て、該パラメータ情報信号は他のカードの有効性に依存
し、前記コンピュータ・システムによって生成されたも
のであり、（ｂ）前記パラメータ記憶手段及び前記コン
ピュータ・システムに結合され、前記入出力スロットの
位置とは独立で、カードの種類に個別に対応するデフォ
ルト又は代替のアドレスを検出するアドレス復合手段
と、（ｃ）前記カードの種類を独自に識別する識別信号
の組を出力する駆動回路手段と、を含む前記カード。 （２）前記カードが、その入出力アドレスおよび割り当
てられた優先順位に適切に応答しているかどうかを、前
記コンピュータ・システム上で実行する診断プログラム
に応じて示すために前記コンピュータ・システムへ信号
を発生する手段をさらに含む（１）記載のカード。 （３）周辺装置または付加メモリを制御するために、コ
ンピュータ・システムに取り付けられたカードであっ
て、前記コンピュータ・システムは、中央演算処理装置
と、システム・バスと、前記カードが取付け可能な複数
のスロットと、スロット・アドレス復合手段と、前記ス
ロットおよび前記システムの電源が切断されたときにそ
れぞれのスロットに取り付けられたカードに関するパラ
メータ情報信号を記憶する不揮発性メモリ手段とを含
み、前記カードは、（ａ）前記複数のスロットの一つを
介して前記システム・バスおよび前記スロット・アドレ
ス復合器に結合され、カードの種類を独自に識別する識
別信号の組を出力する駆動回路手段と、（ｂ）前記カー
ドと前記コンピュータ・システムの間の通信を制御する
ために使用されるパラメータ情報信号を記憶するパラメ
ータ記憶手段であって、該パラメータ情報信号はシステ
ム資源情報に基づいて前記コンピュータ・システムによ
って生成されたものであり、（ｃ）前記パラメータ記憶
手段と、前記スロットの一つ及び前記スロット・アドレ
ス復合器を介して前記システム・バスに結合され、前記
システム・バスに現れる入出力アドレスに応答してカー
ドを制御する論理回路手段と、を含む前記カード。 （４）前記パラメータ情報信号は、アドレス・ファクタ
と、優先順位値及び状況情報を含む（３）記載のカー
ド。 （５）前記論理回路手段は、さらに復合論理回路手段を
含み、前記パラメータ記憶手段に記憶された前記アドレ
ス・ファクタによる制御の下で動作し、カードの種類に
独自に関連する入出力アドレスを検出する（４）記載の
カード。
数のソケットあるいはスロットを有するデータ処理シス
テムに係わり、特に各カードに識別値が記憶されてい
て、これらの識別値に基づいて電源投入後の初期設定を
行なうデータ処理システムに係わる。 【０００２】 【従来の技術および発明が解決しようとする課題】小型
コンピュータ・システムのユーザは、通常複雑なプログ
ラミング技術をもっていず、ユーザの必要に応じてシス
テムの構成を単純化するために、ユーザにとって透過性
のプログラム式パラメータ・スイッチが提案されてき
た。しかし、こうしたシステムを構成するのに必要なル
ーチンは複雑で、エラーが起こりやすく、時間がかか
る。本発明の目的は、スロットのカードを交換したり、
追加したり、除去したりしない限り、一度電源を切断し
た後のシステムの再電源投入またはリセット時に、シス
テムで生産的な仕事ができるようになるまでに、ユーザ
が経験する時間遅延を大幅に減らすことである。 【０００３】 【課題を解決するための手段】本発明の改良型システム
では、各種カードに一義的なＩＤを設け、そのＩＤの値
を各カード上でハードワイヤ接続する。また（必要に応
じてカードの入出力アドレス空間をプログラマブルに変
更するため）アドレス・ファクタ、優先順位、状況およ
び他のシステム情報などのパラメータ・データの記憶用
レジスタをカード上に設けて、システム・プロセッサと
カードの間およびカード間でのデータの効率的な転送を
実現する。 【０００４】システム内で２枚以上の同種のカードを使
用するとき、パラメータ・データを使って、異なる優先
順位レベルでカードを使用できるようにしたり、冗長カ
ードを非活動にすることができる。 【０００５】システム電源が故障したり切れたりしたと
き主メモリの一部分に給電するため、バックアップ電池
を設ける。メモリのこの不揮発性部分に、各入出力スロ
ットに挿入されたカードＩＤ値を当該のカード・パラメ
ータ・データと共に記憶する位置を（各スロットごとに
１つずつ）設ける。 【０００６】システムを最初に構成し初期設定すると
き、システムに取り付けられたカードに必要なすべての
パラメータ・データの作成または取出しあるいはその両
方を行ない、システム資源の競合を解決し、適切なカー
ド・レジスタとメモリ・スロット位置にデータを記憶す
る複雑なルーチンを実行させる。 【０００７】しかし、電源切断の後、スロットに取り付
けられているカードまたはカードのスロット位置に変化
がない場合、単純化されたセットアップ・ルーチンが、
各カードＩＤを当該のスロット位置に記憶されたＩＤ値
と比較して、変化がなかったと判定する。次いで、この
ルーチンが、パラメータ・データをメモリ・スロット位
置から当該のカード・レジスタに転送する。これで、シ
ステムは通常動作がすぐに可能な状態になる。 【０００８】システムを構成し初期設定した後、通常動
作中に選択機構の使用を知らせるための帰還線を設け
る。所与の選択資源に対する各カードの応答を検査し、
選択資源の重複使用を検出するルーチンが呼び出され
る。 【０００９】 【実施例】図１は、接続される周辺オプションのアドレ
ッシングやその他の可変システム資源パラメータをユー
ザにとって透過な形で確立できることを特徴とする、デ
スクトップ型コンピュータ・システムの形をとる本発明
の好ましい実施例を示す。それによれば、ユーザはディ
ップ・スイッチをセットしたり複雑なセットアップ処理
手順を踏んだりしなければならないという負担から解放
される。システム資源の競合は、パラメータの再指定に
よって軽減または除去される。他のパラメータとして
は、優先順位レベル、および２つの同じオプション接続
機構の共存を認める状態ビットなどがある。 【００１０】システム・ボード１は、複数のソケットま
たはスロット２−０ないし２−７を含む。それらのスロ
ットには入出力オプション・カード５−０ないし５−７
を交換可能に挿入できる。これらのカードは、各カード
に集積されるかまたは外部コネクタ（図示せず）を介し
て接続される様々な周辺装置（ディスク・ドライブ、プ
リンタ、追加メモリなど）を制御する。ボード１はま
た、中央演算処理装置（ＣＰＵ）８、ランダム・アクセ
ス・メモリ（ＲＡＭ）の主メモリ・モジュール９、１
０、１１、直接メモリ・アクセス（ＤＭＡ）制御装置１
２、タイミング制御装置１３、スロット・アドレス復合
器１４（後でその機能について説明する）、本開示にと
って重要でない他の論理素子、１５（一括して示す）、
電源１６、および中央演算処理装置を相互にまた付加周
辺機器とリンクするバス１７を含む。バスの太線部分
は、複数のアドレス線１７ｂ、データ線１７ｃおよび制
御線１７ａを表わす（図２）。 【００１１】この配置の特徴は、スロット２−０ないし
２−７が、セットアップ・ルーチン中にバス１７のアド
レス線上の「スロット・アドレス」信号によってアドレ
スでき、スロット内にあるカードが通常のプログラム実
行中にアドレス線上の「入出力アドレス」信号によって
個別にアドレスできることである。ただし、スロット・
アドレスおよび入出力アドレスはそれぞれに、ソケット
の物理位置および現在接続されている装置の種類に関連
する、はっきり異なる値である。多くの異なる種類の装
置が、それぞれシステムの数個のソケットのどれにでも
潜在的に取付け可能である。 【００１２】メモリ・モジュールの１つである図中のメ
モリ・モジュール１０は不揮発性であり、システムの電
源が切断されている間も、スロット２−０ないし２−７
およびそれに関連するカードに関する情報を記憶する。
このモジュールは、たとえば容量性記憶回路、すなわ
ち、周知の相補形金属酸化膜シリコン（ＣＭＯＳ）半導
体回路のアレイから成り、システムに電源が投入されて
いる間はシステム電源でまたシステム電源が入っていな
い場合はバッテリー電源１８で動作するように構成され
ている。このモジュール内には、スロットに関連するあ
る種の情報を記憶するために、各スロットに個別にアド
レス可能な空間が割り当てられている。図のように、こ
の情報には、識別値ＩＤ、アドレス・ファクタＡＤ、優
先順位値ＰＲ、状態ビットＳおよびその他の情報Ｏが含
まれる。 【００１３】ここで記載すべき特徴は、最後の電源切断
以来スロット構成が変化しなかった場合、システムの初
期設定をスピードアップし、それによってシステム電源
投入スイッチ（図示せず）が作動した後あるいはシステ
ムまたはチャンネルのリセットの後にユーザがアプリケ
ーションの動作が始まるまでに待たなければならない時
間を減らすために、不揮発性メモリ中のこの情報を使用
することである。この複雑さと必要なステップの数の相
違は、図６（初期設定）と図７（ＰＯＳＴ）に示されて
いる。 【００１４】カード５−７の細部は、すべてのカードの
重要な論理構成を代表するものとして、本発明を説明す
るのに必要な程度に示されている。駆動回路２０は製造
時に予め配線されており、以下に記載する条件の下で、
カードの種類とその当該の周辺装置を一義的に識別す
る、１組の識別信号ＩＤを送る。 【００１５】レジスタ２１は、アドレス・ファクタＡ
Ｄ、優先順位値ＰＲ、状態ビットＳおよびモジュール１
０に関して先に説明したその他の情報Ｏを含めて、カー
ドとシステムの間の通信を制御するためのパラメータ情
報を記憶する。この情報は、電源投入初期設定中に中央
システムによって設定される（図６）。このシステムの
特徴は、システムの最後の電源切断以来スロットの条件
が変わらなかった場合、情報は比較的迅速な動作で不揮
発性メモリ１０からレジスタ２１に転送されるだけであ
るが、スロットの条件が変わった場合、システムは長い
プログラム処理（図６）を実行して情報の一部またはす
べてを検索または作成しあるいはその両方を行ない、次
いでそれをメモリ１０とカード・レジスタ２１の両方に
転送しなければならないことである。 【００１６】制御論理２２と復合論理２３はバス１７上
に現われる入出力アドレスに対するカード５−７の応答
を制御する。電源がシステムに投入されると、カードは
最初それらのソケットとアドレス・バスの一部を介して
しかアドレス可能でない。しかし、電源投入処理の後
は、レジスタ２１内の値ＡＤが復合器２３を制御して、
カードの種類に一義的に関連しソケットの位置には関連
しない省略時アドレスまたは代替入出力アドレスを検出
する。こうした検出が行なわれると、制御論理２２で優
先順位値ＰＲと状態ビットＳにより、カードとバス１７
の間でいつデータが交換されるかが決定される。ＡＤ
値、復合器２３および制御論理２２で入出力アドレスを
検出する一つの方式が、Ｌ．エッゲブレヒト（Eggebrec
ht）の「ＩＢＭパーソナル・コンピュータへのインター
フェース（Interfacing to the IBM Personal Compute
r）」、１９８３年刊、に記載されている。 【００１７】動作に際して、その電源投入中に、中央シ
ステムは、復合器１４によって一義的に検出されてセッ
トアップ（カード活動化）線ＥＣ０ないしＥＣ７を個別
に活動化する、それぞれの「スロット・アドレス」信号
をバスを介して送ることにより、オプション・ソケット
を個別にアドレスする。セットアップ線ＥＣ０ないしＥ
Ｃ７は、それぞれのソケット２−０ないし２−７まで延
び、さらにそれらのソケットを介して付加カード５−０
ないし５−７まで延びる。１本のこうした線が活動化さ
れたとき、関連するソケットが空の場合、１６進数値Ｆ
ＦＦＦがシステムに戻り、そのソケットに関する以後の
動作を終了させる。しかし、ソケットにカードが入って
いる場合は、活動化された線がバス１７上の追加アドレ
ス信号とともに、当該のカード上の制御論理２２を条件
づけて、当該のカードおよび装置の種類を識別する上記
のＩＤ信号を駆動回路２０から送出させる。システムＣ
ＰＵ８は戻ったＩＤ信号を当該のスロットに割り振られ
たメモリ１０中の位置に記憶されているＩＤ値と比較し
て、比較される値が同じかそれとも異なるかを示す標識
を設定する。この標識は、当該のスロットに関して講じ
るべき措置を決定する、その後のプログラム処理の分岐
条件として有効に働く。 【００１８】今述べた標識が一致を示し、かつ他のすべ
てのスロットの状態が変化しなかった場合、その後のプ
ログラム処理は、メモリ１０の関連する位置に現在記憶
されているＡＤ、ＰＲ、Ｓおよび０の値を当該のカード
に転送してレジスタ２１に記憶するだけである。その標
識が不一致を表わし、かつ送られたＩＤが当該のスロッ
トにカードが入っていることを示す場合、ＣＰＵ８は送
られたＩＤと他のスロットから収集された情報とを使っ
て、カード資源の要求と代替を記述するファイルを用い
て当該のカードに対する新しいＡＤ、ＰＲ、Ｓおよび０
値の検索または生成あるいはその両方を行なう。あらゆ
るカード値が設定された後、各カードに対する値が順に
まずメモリ１０の当該のスロット位置に、次いで当該の
カード・レジスタ２１に転送される。 【００１９】不一致となるのは、問い合わせたソケット
の状態が変わったときである。メモリ１０内に記憶され
ている、最後の電源切断時に空であったソケットに関す
るＩＤ値はＦＦＦＦであり、記憶されている以前に占有
されていたソケットに関するＩＤ値は、最後にそのスロ
ットを占有したカードのＩＤ値である。すなわち、カー
ドが以前に空いていたスロットに挿入されたり、異なる
ＩＤをもつカードと交換された場合は、不一致となり、
システムは、対応するカードに対する新しいＡＤ、Ｐ
Ｒ、Ｓおよび０値の検索または作成あるいはその両方を
行なう。 【００２０】上述のように、システムは、すべてのソケ
ットの状態が確認されるまで不一致の標識に対処できな
い。これは、任意のカードに割り当てられた優先順位レ
ベルと、場合によってはアドレスおよび状態値が、他の
スロット内のカードに関係しているからである。アドレ
スおよび状態値が関係するのは、装置の故障に備えて冗
長バックアップを設けるため、または装置容量を増加さ
せるために、同じ識別ＩＤをもつ２枚のカードが同時に
挿入されているときである。後者の場合、状態値を使っ
て、通常システム動作中にバックアップ装置を非活動状
態にすることができ、また優先順位値を使って両方の装
置を異なる優先順位レベルで完全に動作させることがで
きる。 【００２１】好ましい実施例では、最高８枚の拡張機能
用カード５−０ないし５−７を収容できるように、モジ
ュール１０の８つのスロット位置（３０、３１、３２の
３つだけを示す）にシステム情報を記憶する。各スロッ
ト位置は４バイト幅であり、７枚の拡張機能用カードで
は２８バイト幅である。カードＩＤは最初の２つのバイ
ト内にあり、スイッチ（パラメータ）設定は最後の２つ
のバイト内にある。各カード上の対応するＩＤおよびパ
ラメータ・データは、それぞれ駆動回路２０とレジスタ
２１に入っている。 【００２２】図３は、セットアップ・ルーチンの間にカ
ードＩＤを読み取り、レジスタ２１にパラメータを記憶
するのに使用される、ボード１と拡張機能用カード５−
７上のいくつかの論理を概略的に示す。図３で、各拡張
機能用カード上のいくつかの構成要素に割り当てられる
１６進数の入出力アドレス値は、次の通りである。 ０９６−ソケット選択値（１バイト） １００、１０１−ＩＤ駆動回路２０（２バイト） １０２、１０３−パラメータ・レジスタ２１（２バイ
ト） 【００２３】これらのアドレスは、「見かけ」アドレス
である。というのは、セットアップ動作中にスロットを
介して入出力カードと構成要素にアクセスするためにＣ
ＰＵ８がそれを使用するからである。アドレス０９６
は、カード選択値をスロット・レジスタ４０に記憶し、
また診断中にその値を読み取るために、スロット・アド
レス復合器１４の論理（ゲート３８、３９）を選択す
る。図３のアドレス線Ａ０とＡ１は、構成要素２０と２
１を選択するための下位アドレス値００、０１、０２お
よび０３を供給し、アドレス線Ａ２上の論理１信号は最
上位ディジット値１をもたらす。Ａ０、Ａ１およびＡ２
は図２のアドレス・バス１７ｂの適切なビット線に接続
される。 【００２４】図３は、図６と図７のセットアップ・ルー
チンで使用される、スロット・アドレス復合器１４の論
理およびカード５−７の制御論理２２の一部をより詳細
に示したものである。議論を簡単にするため、一時に、
すなわち１サイクルに２バイトのアドレッシングが利用
可能であり、２バイトのデータ転送がバス上で行なわれ
ると仮定する。すなわち、アドレス１０１の復合は、ア
ドレス１０１と１００の両方のバイトをゲートする。 【００２５】スロット・レジスタ４０は、アクセスされ
るスロット（２−０ないし２−７）に対応する３ビット
値（０００−１１１）を記憶するようにプログラム制御
されている。復合回路４１は、この３ビットの２進値
を、入力線４２上の信号によってゲートされたときだけ
８線出力の値に変える。ＥＣ７などの各出力線は、当該
のソケットを介してそのソケット中に保持されたカード
に接続される。復合回路４３は、セットアップ・ルーチ
ン中に範囲０１００−０１０３のアドレスを復合する
と、線４２上に出力を発生してレジスタ４０中の値をゲ
ートさせ、バス１７の制御線１７ａの１本であるＥＣ７
などのカード・セットアップ線上で出力（図４参照）を
発生させる。 【００２６】ＥＣ７上のこの出力は、ＡＮＤゲート４４
と４５に供給される。アドレス線Ａ２は、ゲート４４と
４５に接続されている。入出力読取り線ＩＯＲと入出力
書込み線ＩＯＷ（制御線１７ａから復合されたもの）
は、それぞれゲート４４と４５に接続されている。ゲー
ト４４からの出力線４６は、１対の復合回路４７と４８
に接続されている。ゲート４５からの出力線４９は、復
合回路５０に接続されている。復合器４８からの出力線
５１は、ＩＤ駆動回路２０に接続され、復合器５０から
の出力線５２は、パラメータ・レジスタ２１に接続され
ている。 【００２７】図７のＰＯＳＴ（電源投入自己検査）セッ
トアップ・ルーチンでは、ＩＤがカード５−７から取り
出されているとき、ＣＰＵ８はＡ２を負（論理１）に
し、Ａ１とＡ０を論理０１（アドレス１０１）にする。
ＥＣ７は負である（図４）。ＩＯＲが負になると、ゲー
ト４４は線４６上に出力を発生し、それにより２０中の
カードＩＤ値をデータ・バス１７ｃにゲートさせる出力
が線５１上に発生される。ＣＰＵ８は、このＩＤをメモ
リ・モジュール１０内の当該のスロット位置にあるＩＤ
と比較する。ＩＤが一致する場合、ＣＰＵ８はスロット
位置３２（図１）のパラメータ値をデータ・バス１７ｃ
に転送し、Ａ２、Ａ１、Ａ０を論理１１１（アドレス１
０３）にする。その後すぐに、ＣＰＵ８はＩＯＷを発行
して、ゲート４５から線４９上に出力を発生させる。こ
れは線５２を介して復合器５０からの出力をレジスタ２
１にゲートして、バス１７ｃ上のパラメータ値をレジス
タ２１にロードさせる。復合器４７の出力５３は、診断
ルーチンで、パラメータ・レジスタ２１の出力をゲート
５４を介してバス１７ｃにゲートさせるのに使われる。 【００２８】セットアップ・ルーチンに関して以上論じ
てきたように、１６進値ＦＦＦＦのＩＤは、アドレスさ
れたソケットが空であるとき、ＩＤ取出し動作中に戻さ
れる。この結果を実現する一つの方法が図３に示されて
いる。ＩＯＲサイクル中に、ＯＲ回路６１を介するカー
ド活動化線ＥＣ１ないしＥＣ７のどれか１本の線上の負
信号とＩＯＲ上の負信号によって、事前配線された回路
６０が、ゲートされて、バス１７をすべて「１」にす
る。カードが既にアドレスされたソケット内にある場
合、同時にそのＩＤがバス１７ｃにゲートされ、ＩＤの
すべての論理０が、６０からの論理１を無効にして、バ
ス１７ｃ上で正確にＩＤを再発生する。 【００２９】図３の論理は、図６および図７の初期設定
セットアップおよびＰＯＳＴセットアップ・ルーチン
中、同様のやり方で使われる。 【００３０】２枚の同じカード（同じＩＤ）が２個の入
出力スロットに接続され、両者を活動化するのが望まし
い場合は、一方のカードに標準入出力省略時アドレスが
ある優先順位レベルで割り当てられ、もう一方のカード
には別の入出力アドレスが別の優先順位レベルで割り当
てられる。 【００３１】図５の論理は、診断ルーチンで、各カード
が適切にその関連する入出力アドレスに応答するかどう
かを確認するのに使われる。アドレス復合論理２３は、
適切な代替アドレス・ファクタＡＤがパラメータ・レジ
スタ２１に記憶され、かつ最下位ビットがオン（カード
が活動状態）であるとき、バス１７ｂ上のアドレスが代
替アドレスに対応する場合、バス１７ｂ上のアドレスを
復合する。同様に、優先順位復合回路５５は、バス１７
ａ上の優先順位値がレジスタ２１中のＰＲに等しくカー
ド活動化ビットがオンである場合に出力を発生する。論
理２３と５５によって出力が発生される場合、ＡＮＤゲ
ート５６は、線５７上に帰還信号を発生して、ボード１
上のレジスタ５８中で１ビットをセットする。ＣＰＵ８
は、プログラム制御の下でレジスタ５８を読み取って、
１枚のカードだけが適切に入出力代替アドレスに応答し
たことを知り、レジスタ５８をリセットする。もう一方
の同一カード上の同じ回路は、省略時入出力アドレスお
よび適切な優先順位レベルに応答して、診断のためにレ
ジスタ５８中の他のビットをセットする。 【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。 【００３３】（１）コンピュータ・システムに結合する
ために使用される複数の入出力スロットのいずれか１つ
に接続可能なカードであって、（ａ）前記カードと前記
コンピュータとの間の通信を制御するために使用される
アドレス・ファクタ、優先順位及び状態情報を含むパラ
メータ情報信号を記憶するパラメータ記憶手段であっ
て、該パラメータ情報信号は他のカードの有効性に依存
し、前記コンピュータ・システムによって生成されたも
のであり、（ｂ）前記パラメータ記憶手段及び前記コン
ピュータ・システムに結合され、前記入出力スロットの
位置とは独立で、カードの種類に個別に対応するデフォ
ルト又は代替のアドレスを検出するアドレス復合手段
と、（ｃ）前記カードの種類を独自に識別する識別信号
の組を出力する駆動回路手段と、を含む前記カード。 （２）前記カードが、その入出力アドレスおよび割り当
てられた優先順位に適切に応答しているかどうかを、前
記コンピュータ・システム上で実行する診断プログラム
に応じて示すために前記コンピュータ・システムへ信号
を発生する手段をさらに含む（１）記載のカード。 （３）周辺装置または付加メモリを制御するために、コ
ンピュータ・システムに取り付けられたカードであっ
て、前記コンピュータ・システムは、中央演算処理装置
と、システム・バスと、前記カードが取付け可能な複数
のスロットと、スロット・アドレス復合手段と、前記ス
ロットおよび前記システムの電源が切断されたときにそ
れぞれのスロットに取り付けられたカードに関するパラ
メータ情報信号を記憶する不揮発性メモリ手段とを含
み、前記カードは、（ａ）前記複数のスロットの一つを
介して前記システム・バスおよび前記スロット・アドレ
ス復合器に結合され、カードの種類を独自に識別する識
別信号の組を出力する駆動回路手段と、（ｂ）前記カー
ドと前記コンピュータ・システムの間の通信を制御する
ために使用されるパラメータ情報信号を記憶するパラメ
ータ記憶手段であって、該パラメータ情報信号はシステ
ム資源情報に基づいて前記コンピュータ・システムによ
って生成されたものであり、（ｃ）前記パラメータ記憶
手段と、前記スロットの一つ及び前記スロット・アドレ
ス復合器を介して前記システム・バスに結合され、前記
システム・バスに現れる入出力アドレスに応答してカー
ドを制御する論理回路手段と、を含む前記カード。 （４）前記パラメータ情報信号は、アドレス・ファクタ
と、優先順位値及び状況情報を含む（３）記載のカー
ド。 （５）前記論理回路手段は、さらに復合論理回路手段を
含み、前記パラメータ記憶手段に記憶された前記アドレ
ス・ファクタによる制御の下で動作し、カードの種類に
独自に関連する入出力アドレスを検出する（４）記載の
カード。
【図面の簡単な説明】
【図１】改良型システムのブロック図である。
【図２】バス構造の概略図である。
【図３】セットアップ・ルーチンが利用するいくつかの
論理のブロック図である。 【図４】図３のいくつかの論理のタイミング図である。 【図５】入出力カードの選択が適切かどうか検査するた
めに検査ルーチンが利用する論理のブロック図である。 【図６】本システムで使用するセットアップ・ルーチン
を簡略に例示した流れ図である。 【図７】本システムで使用するセットアップ・ルーチン
を簡略に例示した流れ図である。 【符号の説明】 １ システム・ボード ２−０ スロット ２−１ スロット ２−２ スロット ２−３ スロット ２−４ スロット ２−５ スロット ２−６ スロット ２−７ スロット ５−０ カード ５−１ カード ５−２ カード ５−３ カード ５−４ カード ５−５ カード ５−６ カード ５−７ カード ８ 中央演算処理装置 ９ 主メモリ・モジュール １０ 主メモリ・モジュール １１ 主メモリ・モジュール １２ 直接メモリ制御装置 １３ タイミング制御装置 １４ スロット・アドレス復合器 １６ 電源 １７ バス １７ａ 制御線 １７ｂ アドレス線 １７ｃ データ線 １８ バックアップ用バッテリ ２０ 駆動回路 ２１ レジスタ ２２ 制御論理 ２３ 復合論理
論理のブロック図である。 【図４】図３のいくつかの論理のタイミング図である。 【図５】入出力カードの選択が適切かどうか検査するた
めに検査ルーチンが利用する論理のブロック図である。 【図６】本システムで使用するセットアップ・ルーチン
を簡略に例示した流れ図である。 【図７】本システムで使用するセットアップ・ルーチン
を簡略に例示した流れ図である。 【符号の説明】 １ システム・ボード ２−０ スロット ２−１ スロット ２−２ スロット ２−３ スロット ２−４ スロット ２−５ スロット ２−６ スロット ２−７ スロット ５−０ カード ５−１ カード ５−２ カード ５−３ カード ５−４ カード ５−５ カード ５−６ カード ５−７ カード ８ 中央演算処理装置 ９ 主メモリ・モジュール １０ 主メモリ・モジュール １１ 主メモリ・モジュール １２ 直接メモリ制御装置 １３ タイミング制御装置 １４ スロット・アドレス復合器 １６ 電源 １７ バス １７ａ 制御線 １７ｂ アドレス線 １７ｃ データ線 １８ バックアップ用バッテリ ２０ 駆動回路 ２１ レジスタ ２２ 制御論理 ２３ 復合論理
フロントページの続き
(72)発明者 チエスター・アズベリイ・ヒース
アメリカ合衆国フロリダ州ボカ・ラト
ン、サーテイーンス・プレス、ノース・
イースト681番地
(72)発明者 ジョン・ケネデイー・ランググツド
アメリカ合衆国フロリダ州ボカ・ラト
ン、サーテイ・ナインス・プレス、ノー
ス・ウエスト271番地
(72)発明者 ロナルド・ユージン・ヴアリイ
アメリカ合衆国ペンジルヴアニア州ピツ
ツバーグ、マクアリスター・ドライヴ
104番地
(56)参考文献 特開 昭60−157652（ＪＰ，Ａ)
特開 昭59−218570（ＪＰ，Ａ)
特開 昭56−90316（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/00
Claims (1)
- (57)【特許請求の範囲】 １．中央演算処理装置と、システム・バスと、カードを
接続するための複数のスロットと、アドレス復号器と、
コンピュータ・システムの電源が切断されたときに各ス
ロットに接続されたカードに関するパラメータ情報値を
記憶する不揮発性メモリ手段とを含むコンピュータ・シ
ステムに取付けられる、カードであって、 前記カードは、 （ａ）前記スロットを介して前記システム・バスに結合
され、かつ、前記アドレス復号器に結合された、前記カ
ードの種類及び関連する周辺装置を独自に識別する識別
値の組を出力する駆動回路手段と、 （ｂ）前記カードと前記コンピュータ・システムの間の
通信を制御するために使用されるパラメータ情報値を記
憶するパラメータ記憶手段であって、該パラメータ情報
値はシステム資源に関連して前記コンピュータ・システ
ムによって生成されたものであり、 （ｃ）前記パラメータ記憶手段及び前記アドレス復号器
に結合され、かつ、前記スロットを介して前記システム
・バスに結合された、前記システム・バスに現れる入出
力アドレスに応答してカードを制御する論理回路手段
と、 を含む前記カード。 ２．（ａ）カードをコンピュータ・システムに取付ける
ための複数のＩ／Ｏソケットと、（ｂ）前記カードを電
気的に前記コンピュータ・システムに接続するためのバ
スと、（ｃ）ＣＰＵと、 （ｄ）前記カードに関連する第１の識別値及び前記カー
ドの動作に関連する前記コンピュータ・システム内のシ
ステム・リソースに対応するパラメータ・データを記憶
する不揮発性メモリとを有する、コンピュータ・システ
ムに取付けるカードであって、 前記カードは、 （い）前記カードの種類に対応した第２の識別値を記憶
するための記憶手段と、 （ろ）前記ＣＰＵからの第１の制御信号に応答し、前記
ＣＰＵへの前記第２の識別値を生成するデコード手段
と、 （は）前記デコード手段により生成された前記第２の識
別値を前記ＣＰＵへ転送するためのドライバ回路手段
と、 （に）前記コンピュータ・システムに接続された前記カ
ードの前記第２の識別値が前記不揮発性メモリに記憶さ
れた前記第１の識別値と一致した場合に、前記ＣＰＵに
よって生成される第２の制御信号に応答して、前記ＣＰ
Ｕにより前記バスへ転送された前記パラメータ・データ
を前記バスから前記カードへ転送するカード・プログラ
ム手段と、 （ほ）前記ＣＰＵからの前記パラメータ・データを記憶
するためのパラメータ記憶手段と、 を有することを特徴とするカード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2139187A | 1987-03-13 | 1987-03-13 | |
| US08/021391 | 1987-03-13 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5057146A Division JPH07113907B2 (ja) | 1987-03-13 | 1993-03-17 | カード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330151A JPH09330151A (ja) | 1997-12-22 |
| JP3030342B2 true JP3030342B2 (ja) | 2000-04-10 |
Family
ID=21803937
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62315460A Granted JPS63231560A (ja) | 1987-03-13 | 1987-12-15 | データ処理システム |
| JP5057146A Expired - Fee Related JPH07113907B2 (ja) | 1987-03-13 | 1993-03-17 | カード |
| JP9060897A Expired - Lifetime JP3030342B2 (ja) | 1987-03-13 | 1997-03-14 | カード |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62315460A Granted JPS63231560A (ja) | 1987-03-13 | 1987-12-15 | データ処理システム |
| JP5057146A Expired - Fee Related JPH07113907B2 (ja) | 1987-03-13 | 1993-03-17 | カード |
Country Status (24)
| Country | Link |
|---|---|
| EP (1) | EP0281999B1 (ja) |
| JP (3) | JPS63231560A (ja) |
| KR (1) | KR950008223B1 (ja) |
| CN (1) | CN1016291B (ja) |
| AT (1) | ATE90162T1 (ja) |
| AU (1) | AU602388B2 (ja) |
| BE (1) | BE1001459A3 (ja) |
| BR (1) | BR8801091A (ja) |
| CA (1) | CA1335843C (ja) |
| DE (3) | DE3881414T2 (ja) |
| DK (1) | DK169366B1 (ja) |
| ES (1) | ES2041715T3 (ja) |
| FI (1) | FI93585C (ja) |
| FR (1) | FR2612313A1 (ja) |
| GB (2) | GB8725111D0 (ja) |
| HK (2) | HK33292A (ja) |
| IL (1) | IL85146A (ja) |
| IT (1) | IT1216768B (ja) |
| MX (1) | MX167373B (ja) |
| MY (2) | MY134225A (ja) |
| NL (1) | NL189101C (ja) |
| NO (1) | NO175879C (ja) |
| NZ (1) | NZ223454A (ja) |
| SG (1) | SG5492G (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8725111D0 (en) * | 1987-03-13 | 1987-12-02 | Ibm | Data processing system |
| GB2204163B (en) * | 1987-04-11 | 1991-10-16 | Apple Computer | Self-identifying scheme for memory |
| US5257387A (en) * | 1988-09-09 | 1993-10-26 | Compaq Computer Corporation | Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution |
| US5450570A (en) * | 1988-09-09 | 1995-09-12 | Compaq Computer Corp. | Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution |
| US5263148A (en) * | 1988-09-09 | 1993-11-16 | Compaq Computer Corporation | Method and apparatus for configuration of computer system and circuit boards |
| US5353432A (en) * | 1988-09-09 | 1994-10-04 | Compaq Computer Corporation | Interactive method for configuration of computer system and circuit boards with user specification of system resources and computer resolution of resource conflicts |
| US5319770A (en) * | 1989-10-03 | 1994-06-07 | International Business Machines Corporation | Data processing method and apparatus for verifying adapter description file choices |
| DE69031705T2 (de) * | 1989-11-29 | 1998-04-02 | Toshiba Kawasaki Kk | Zum Anschluss einer Erweiterungseinheit geeignetes Rechnersystem |
| JPH03171310A (ja) * | 1989-11-30 | 1991-07-24 | Toshiba Corp | パーソナルコンピュータ |
| US5056001A (en) * | 1989-12-20 | 1991-10-08 | Ge Fanuc Automation North America, Inc. | Method for configuring an input/output module coupled to a programmable logic controller |
| JPH0776952B2 (ja) * | 1990-02-02 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 追加デバイスのコンピュータ・モニタリング・システム |
| EP0443876A3 (en) * | 1990-02-23 | 1992-01-02 | Kabushiki Kaisha Toshiba | Computer system capable of connecting expansion unit |
| JP2785998B2 (ja) * | 1990-05-18 | 1998-08-13 | 富士通株式会社 | 計算機システム |
| US5237690A (en) * | 1990-07-06 | 1993-08-17 | International Business Machines Corporation | System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options |
| US5410712A (en) * | 1990-10-16 | 1995-04-25 | Kabushiki Kaisha Toshiba | Computer system equipped with extended unit including power supply |
| US5265238A (en) * | 1991-01-25 | 1993-11-23 | International Business Machines Corporation | Automatic device configuration for dockable portable computers |
| IT1252789B (it) * | 1991-08-09 | 1995-06-28 | Tower Tech Srl | Sistema per definire dinamicamente la configurazione di schede di espansione per calcolatori personali con bus standard |
| JPH0736175B2 (ja) * | 1991-10-11 | 1995-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット |
| WO1993008532A2 (en) * | 1991-10-18 | 1993-04-29 | Epson Portland, Inc. | Basic input/output system (bios) program storage on a motherboard for a variety of computer cpu types |
| US5307320A (en) * | 1992-09-23 | 1994-04-26 | Intel Corporation | High integration DRAM controller |
| FI99238C (fi) * | 1994-02-14 | 1997-11-10 | Nokia Telecommunications Oy | Menetelmä laiteasetusten varmentamiseksi |
| FR2719402B1 (fr) * | 1994-05-02 | 1996-07-05 | Rs Automation Ind Sa | Calculateur industriel. |
| US6567904B1 (en) | 1995-12-29 | 2003-05-20 | Intel Corporation | Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices |
| US5790890A (en) * | 1996-02-29 | 1998-08-04 | Sun Microsystems, Inc. | Identification interface |
| GB9712799D0 (en) * | 1997-06-19 | 1997-08-20 | Int Computers Ltd | Initial program load |
| JP3663846B2 (ja) * | 1997-08-26 | 2005-06-22 | 松下電工株式会社 | ベースボード及びそれに装着される電源ユニット並びにｃｐｕユニット |
| US5930496A (en) * | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
| JPH11184806A (ja) * | 1997-12-18 | 1999-07-09 | Fujitsu Ltd | バス制御装置 |
| EP0933711B1 (de) * | 1998-01-29 | 2006-12-20 | Infineon Technologies AG | Anordnung und Verfahren zum Bereitstellen von Daten zur Charakterisierung von verschiedenen Einheiten an einem Bussystem |
| US6161151A (en) * | 1998-01-30 | 2000-12-12 | Object Technology Licensing Corporation | Object-oriented global resource conflict resolver formatting resource requirements into a predetermined standard format and iteratively computing a resource assignment for each I/O function |
| US6901457B1 (en) * | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
| KR100319870B1 (ko) * | 1999-08-23 | 2002-01-10 | 윤종용 | 비휘발성 메모리에 저장된 데이터의 안전 처리방법 |
| KR100367588B1 (ko) * | 2000-01-24 | 2003-01-10 | 엘지전자 주식회사 | 디지털데이터 플레이어의 상대주소 할당 장치 및 방법 |
| KR100690601B1 (ko) * | 2000-05-23 | 2007-03-09 | 엘지전자 주식회사 | 데이터 관리 시스템 및 그 방법 |
| JP3585816B2 (ja) * | 2000-07-26 | 2004-11-04 | Ｔｄｋ株式会社 | ディジタル式記録再生装置 |
| JP4190789B2 (ja) | 2002-04-05 | 2008-12-03 | 日本電気株式会社 | コンピュータシステムにおけるｐｃｉ拡張カードの自動隠蔽方法、およびそのシステム |
| US7035945B2 (en) * | 2003-03-27 | 2006-04-25 | Sun Microsystems Inc. | Method and apparatus for identifying computer expansion cards |
| DE102006045715A1 (de) * | 2006-09-27 | 2008-04-10 | Nokia Siemens Networks Gmbh & Co.Kg | Verfahren und Anordnung zur Konfiguration zumindest einer einem Netzknoten zugeordneten Netzeinheit |
| US8959253B2 (en) | 2009-12-23 | 2015-02-17 | Intel Corporation | Virtualizing a powered down input/output device |
| JP5136593B2 (ja) * | 2010-05-21 | 2013-02-06 | 横河電機株式会社 | 分析装置 |
| KR102217920B1 (ko) * | 2014-12-15 | 2021-02-22 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2842372A1 (de) * | 1978-09-28 | 1980-04-10 | Siemens Ag | Speicherprogrammierbare steuerung |
| JPS5690316A (en) * | 1979-12-22 | 1981-07-22 | Toshiba Corp | Apparatus address setting system |
| GB2101370A (en) * | 1981-06-26 | 1983-01-12 | Philips Electronic Associated | Digital data apparatus with memory interrogation |
| US4545010A (en) * | 1983-03-31 | 1985-10-01 | Honeywell Information Systems Inc. | Memory identification apparatus and method |
| JPS59218570A (ja) * | 1983-05-25 | 1984-12-08 | Sharp Corp | コンピユ−タネツトワ−クシステム |
| GB2137382B (en) * | 1983-08-20 | 1985-12-04 | Christopher John Favero Jordan | Computer memories |
| NZ209664A (en) * | 1983-09-29 | 1987-05-29 | Tandem Computers Inc | Memory board address assignments: automatic reconfiguration |
| DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
| GB8420063D0 (en) * | 1984-08-07 | 1984-09-12 | Kontron Holding Ag | Modular apparatus |
| GB2166893B (en) * | 1984-10-05 | 1988-03-23 | Sharp Kk | Checking memory at system power-up |
| DE3586557D1 (de) * | 1984-10-26 | 1992-10-01 | Ibm | Datenverarbeitungsvorrichtung mit festem adressraum und variablem speicher. |
| JPS61105659A (ja) * | 1984-10-29 | 1986-05-23 | Oki Electric Ind Co Ltd | 情報処理システム |
| US4688172A (en) * | 1984-11-13 | 1987-08-18 | International Business Machines Corporation | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus |
| DE3508648A1 (de) * | 1985-03-12 | 1986-09-18 | Thermotechnik G. Bauknecht GmbH, 7012 Fellbach | Einrichtung zur sicherung von daten in einem ram eines microcomputers |
| AU579725B2 (en) * | 1985-05-02 | 1988-12-08 | Digital Equipment Corporation | Arrangement for expanding memory capacity |
| CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
| JPS6219904A (ja) * | 1985-07-18 | 1987-01-28 | Diesel Kiki Co Ltd | マイクロプロセツサを用いた制御装置 |
| GB8725111D0 (en) * | 1987-03-13 | 1987-12-02 | Ibm | Data processing system |
-
1987
- 1987-10-27 GB GB878725111A patent/GB8725111D0/en active Pending
- 1987-12-15 JP JP62315460A patent/JPS63231560A/ja active Granted
-
1988
- 1988-01-06 FR FR8800172A patent/FR2612313A1/fr active Pending
- 1988-01-11 BE BE8800026A patent/BE1001459A3/fr not_active IP Right Cessation
- 1988-01-20 IL IL85146A patent/IL85146A/xx not_active IP Right Cessation
- 1988-01-29 CA CA000557756A patent/CA1335843C/en not_active Expired - Fee Related
- 1988-02-09 NZ NZ223454A patent/NZ223454A/en unknown
- 1988-02-11 NO NO880605A patent/NO175879C/no unknown
- 1988-02-12 FI FI880656A patent/FI93585C/fi active IP Right Grant
- 1988-02-12 CN CN88100762A patent/CN1016291B/zh not_active Expired
- 1988-02-15 MY MYPI93000432A patent/MY134225A/en unknown
- 1988-02-15 MY MYPI88000154A patent/MY103559A/en unknown
- 1988-02-26 IT IT8819553A patent/IT1216768B/it active
- 1988-02-26 MX MX010583A patent/MX167373B/es unknown
- 1988-03-07 GB GB8805328A patent/GB2202350B/en not_active Revoked
- 1988-03-07 AU AU12738/88A patent/AU602388B2/en not_active Expired
- 1988-03-08 ES ES198888103609T patent/ES2041715T3/es not_active Expired - Lifetime
- 1988-03-08 AT AT88103609T patent/ATE90162T1/de not_active IP Right Cessation
- 1988-03-08 EP EP88103609A patent/EP0281999B1/en not_active Expired - Lifetime
- 1988-03-08 DE DE88103609T patent/DE3881414T2/de not_active Expired - Lifetime
- 1988-03-10 NL NLAANVRAGE8800598,A patent/NL189101C/xx not_active IP Right Cessation
- 1988-03-11 DE DE3808168A patent/DE3808168C2/de not_active Expired
- 1988-03-11 DK DK135888A patent/DK169366B1/da not_active IP Right Cessation
- 1988-03-11 BR BR8801091A patent/BR8801091A/pt not_active IP Right Cessation
- 1988-03-11 DE DE8803316U patent/DE8803316U1/de not_active Expired
- 1988-03-12 KR KR88002620A patent/KR950008223B1/ko not_active IP Right Cessation
-
1992
- 1992-01-22 SG SG54/92A patent/SG5492G/en unknown
- 1992-05-07 HK HK332/92A patent/HK33292A/xx unknown
-
1993
- 1993-03-17 JP JP5057146A patent/JPH07113907B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-14 JP JP9060897A patent/JP3030342B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-24 HK HK98103444A patent/HK1004298A1/xx not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3030342B2 (ja) | カード | |
| US5038320A (en) | Computer system with automatic initialization of pluggable option cards | |
| US5724529A (en) | Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system | |
| US6771526B2 (en) | Method and apparatus for data transfer | |
| US6347367B1 (en) | Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures | |
| US20010042225A1 (en) | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JPH0775014B2 (ja) | コンピュータにｂｉｏｓをロードする装置及び方法 | |
| JPH0812651B2 (ja) | データ処理システム及びデータ処理システムを動作させる方法 | |
| US7631112B2 (en) | Determining storage device connection information for serial and parallel computer interfaces to storage devices | |
| US8015329B2 (en) | Data transfer coherency device and methods thereof | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| JPS6112304B2 (ja) | ||
| JP2974071B2 (ja) | メモリｉｃ | |
| KR950014182B1 (ko) | 확장 슬롯을 구비한 컴퓨터용 카드 및 카드용 확장 슬롯을 구비한 컴퓨터 | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPH0533413B2 (ja) | ||
| JPH02214958A (ja) | プロセツサのポートを拡張するためにそのプロセツサへ結合される装置 | |
| JPH04119440A (ja) | メモリ制御装置 | |
| JPH03160542A (ja) | マイクロコンピュータ装置 | |
| JPH05282194A (ja) | メモリアクセス制御方式 | |
| JPH04123101A (ja) | ディジタル制御装置 | |
| JPH0553907A (ja) | メモリアクセス回路 | |
| JPH0756819A (ja) | 増設メモリ | |
| JPH10289221A (ja) | マイクロコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |