JP2814869B2 - 回路基板検査方法および回路基板 - Google Patents
回路基板検査方法および回路基板Info
- Publication number
- JP2814869B2 JP2814869B2 JP5075251A JP7525193A JP2814869B2 JP 2814869 B2 JP2814869 B2 JP 2814869B2 JP 5075251 A JP5075251 A JP 5075251A JP 7525193 A JP7525193 A JP 7525193A JP 2814869 B2 JP2814869 B2 JP 2814869B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- main surface
- circuit
- wiring pattern
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、表面実装型回路部品
が実装された実装回路基板の検査を行う回路基板検査方
法、およびこの検査方法を実施するのに適した回路基板
に関する。
が実装された実装回路基板の検査を行う回路基板検査方
法、およびこの検査方法を実施するのに適した回路基板
に関する。
【０００２】
【従来の技術】回路部品が実装された実装回路基板にお
いて、回路部品、配線パターン、およびそれらの間の接
続の良否を検査する実装回路基板の検査は、インサーキ
ットテスタ（検査装置）に備わる検査ピン（探針）を回
路部品の端子部分に押し当てることにより従来行われて
いた。図５は、この従来の検査方法を説明する説明図で
ある。実装回路基板１０は、回路基板本体２の主面上に
所定の配線パターン３が配設されて成る回路基板１と、
この回路基板１に実装される回路部品４、５とを有して
いる。回路部品４、５に備わるピン４ｂ、５ｂが、配線
パターン３の所定の部分にハンダ付けされることによ
り、回路部品４、５が回路基板１の所定の位置に実装さ
れている。また、回路部品４、５は、それぞれの本体部
４ａ、５ａが回路基板本体２の表面、すなわち部品面
（第１の主面）２ａ側に位置するように実装されてい
る。
いて、回路部品、配線パターン、およびそれらの間の接
続の良否を検査する実装回路基板の検査は、インサーキ
ットテスタ（検査装置）に備わる検査ピン（探針）を回
路部品の端子部分に押し当てることにより従来行われて
いた。図５は、この従来の検査方法を説明する説明図で
ある。実装回路基板１０は、回路基板本体２の主面上に
所定の配線パターン３が配設されて成る回路基板１と、
この回路基板１に実装される回路部品４、５とを有して
いる。回路部品４、５に備わるピン４ｂ、５ｂが、配線
パターン３の所定の部分にハンダ付けされることによ
り、回路部品４、５が回路基板１の所定の位置に実装さ
れている。また、回路部品４、５は、それぞれの本体部
４ａ、５ａが回路基板本体２の表面、すなわち部品面
（第１の主面）２ａ側に位置するように実装されてい
る。
【０００３】回路部品４、５の中のディスクリート部品
４は、回路基板本体２の裏面、すなわちハンダ面（第２
の主面）２ｂにピン４ｂの先端部分が露出する回路部品
である。ディスクリート部品４のみが実装された実装回
路基板１０においては、ピン４ｂのハンダ面２ｂに露出
する部分に、１対の検査ピン６ａ、６ｂのそれぞれを押
し当てて接触させることにより、検査が行なわれてい
た。一方、ピン５ｂがハンダ面２ｂに露出しない表面実
装部品（表面実装型回路部品）５が実装された実装回路
基板１０においては、表面実装部品５のピン５ｂに検査
ピン６ａ、６ｂを押し当てることによって表面実装部品
５の良否の検査が実行されていた。
４は、回路基板本体２の裏面、すなわちハンダ面（第２
の主面）２ｂにピン４ｂの先端部分が露出する回路部品
である。ディスクリート部品４のみが実装された実装回
路基板１０においては、ピン４ｂのハンダ面２ｂに露出
する部分に、１対の検査ピン６ａ、６ｂのそれぞれを押
し当てて接触させることにより、検査が行なわれてい
た。一方、ピン５ｂがハンダ面２ｂに露出しない表面実
装部品（表面実装型回路部品）５が実装された実装回路
基板１０においては、表面実装部品５のピン５ｂに検査
ピン６ａ、６ｂを押し当てることによって表面実装部品
５の良否の検査が実行されていた。
【０００４】
【発明が解決しようとする課題】表面実装部品５が実装
された実装回路基板１０の検査は、上述のような方法で
行われていたので、まず第１に検査ピン６ａ、６ｂを、
ハンダ面２ｂだけではなく部品面２ａにも押し当てる必
要があり、検査工程が複雑にならざるを得ないという問
題点があった。また、両面を検査すべく検査装置の治具
を構成する必要があるので、検査装置のコストが高くな
るという問題点があった。
された実装回路基板１０の検査は、上述のような方法で
行われていたので、まず第１に検査ピン６ａ、６ｂを、
ハンダ面２ｂだけではなく部品面２ａにも押し当てる必
要があり、検査工程が複雑にならざるを得ないという問
題点があった。また、両面を検査すべく検査装置の治具
を構成する必要があるので、検査装置のコストが高くな
るという問題点があった。
【０００５】第２に、近年において表面実装部品５のフ
ァインピッチ化が進行するのに伴い、検査ピン６ａ、６
ｂを使った検査が精度良く行うことが困難になるという
問題点があった。このため、検査が行えない部分を残し
たまま出荷せざるを得ないという事態が生まれており、
表面実装部品と配線パターンの間の接触不良が多発しつ
つあるという問題点があった。
ァインピッチ化が進行するのに伴い、検査ピン６ａ、６
ｂを使った検査が精度良く行うことが困難になるという
問題点があった。このため、検査が行えない部分を残し
たまま出荷せざるを得ないという事態が生まれており、
表面実装部品と配線パターンの間の接触不良が多発しつ
つあるという問題点があった。
【０００６】第３に、図６に模式的に示すように、ハン
ダ不良によってピン５ｂと配線パターン３との間が良好
に接続されていない、いわゆる「リード浮き」の場合に
おいても、検査ピン６ａ、６ｂの圧力によって検査の時
点ではピン５ｂと配線パターン３との間が一時的に接続
されることがあった。このため、本来不良と判定すべき
回路部分を合格と誤判定するという問題点があった。
ダ不良によってピン５ｂと配線パターン３との間が良好
に接続されていない、いわゆる「リード浮き」の場合に
おいても、検査ピン６ａ、６ｂの圧力によって検査の時
点ではピン５ｂと配線パターン３との間が一時的に接続
されることがあった。このため、本来不良と判定すべき
回路部分を合格と誤判定するという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、簡単な工程で、しかも判定精度
のよい実装回路基板の検査を行い得る回路基板検査方
法、およびこの検査方法を実施するのに適した回路基板
を提供することを目的とする。
ためになされたもので、簡単な工程で、しかも判定精度
のよい実装回路基板の検査を行い得る回路基板検査方
法、およびこの検査方法を実施するのに適した回路基板
を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る回路基板
検査方法は、複数の表面実装型回路部品を含む複数の回
路部品が回路基板に実装されて成る実装回路基板を検査
する回路基板検査方法であって、（ａ）第１および第２
の主面を有する電気絶縁体の回路基板本体を準備する工
程と、（ｂ）１対の探針を備え、検査対象物に接触する
当該１対の探針の間の電気的特性を検出することによ
り、当該検査対象物の良否を検査する検査装置を準備す
る工程と、（ｃ）前記複数の回路部品の間を電気的に接
続すべき配線パターンを、少なくとも前記第１の主面に
配設する工程と、（ｄ）実質的に電気導電体のテストパ
ッドを、前記配線パターンの中の前記第１の主面にのみ
配設される部分であって、前記複数の表面実装型回路部
品の間のみを接続する部分に電気的に接続し、かつその
一部が前記第２の主面に露出するように、前記回路基板
本体に設置する工程と、（ｅ）前記複数の回路部品の各
１の本体部が前記回路基板本体の前記第１の主面側に位
置するように、当該複数の回路部品を前記回路基板本体
の所定の位置に実装することにより、実装回路基板を作
成する工程と、（ｆ）前記１対の探針の１を、前記実装
回路基板における前記テストパッドの前記第２の主面に
露出する部分に接触させ、他の１を当該実装回路基板に
おける他の前記テストパッドの前記第２の主面に露出す
る部分、または当該実装回路基板における前記回路部品
の前記第２の主面に露出する部分に接触させることによ
り、当該実装回路基板における前記表面実装型回路部品
または当該表面実装型回路部品に電気的に接続すべき部
分の良否を検査する工程と、を備えている。そして、前
記工程（ｄ）は、（ｄ−１）前記配線パターンの前記部
分と前記回路基板本体とを貫通する貫通孔を形成する工
程と、（ｄ−２）前記貫通孔の内側面に、当該内側面を
覆うように前記配線パターンと同一材料の部材を形成す
る工程と、（ｄ−３）前記部材と前記配線パターンの前
記部分とに接続され、しかもこれらと同一材料で構成さ
れ、前記貫通孔の前記第１の主面への開口部の周りを囲
む円環状に、第１の円形パターンを前記第１の主面に配
設する工程と、（ｄ−４）前記部材に接続され、しかも
当該部材と同一材料で構成され、前記貫通孔の前記第２
主面への開口部の周りを囲む円環状でしかも孤立した島
状に、第２の円 形パターンを前記第２の主面に配設する
工程と、を備える。
検査方法は、複数の表面実装型回路部品を含む複数の回
路部品が回路基板に実装されて成る実装回路基板を検査
する回路基板検査方法であって、（ａ）第１および第２
の主面を有する電気絶縁体の回路基板本体を準備する工
程と、（ｂ）１対の探針を備え、検査対象物に接触する
当該１対の探針の間の電気的特性を検出することによ
り、当該検査対象物の良否を検査する検査装置を準備す
る工程と、（ｃ）前記複数の回路部品の間を電気的に接
続すべき配線パターンを、少なくとも前記第１の主面に
配設する工程と、（ｄ）実質的に電気導電体のテストパ
ッドを、前記配線パターンの中の前記第１の主面にのみ
配設される部分であって、前記複数の表面実装型回路部
品の間のみを接続する部分に電気的に接続し、かつその
一部が前記第２の主面に露出するように、前記回路基板
本体に設置する工程と、（ｅ）前記複数の回路部品の各
１の本体部が前記回路基板本体の前記第１の主面側に位
置するように、当該複数の回路部品を前記回路基板本体
の所定の位置に実装することにより、実装回路基板を作
成する工程と、（ｆ）前記１対の探針の１を、前記実装
回路基板における前記テストパッドの前記第２の主面に
露出する部分に接触させ、他の１を当該実装回路基板に
おける他の前記テストパッドの前記第２の主面に露出す
る部分、または当該実装回路基板における前記回路部品
の前記第２の主面に露出する部分に接触させることによ
り、当該実装回路基板における前記表面実装型回路部品
または当該表面実装型回路部品に電気的に接続すべき部
分の良否を検査する工程と、を備えている。そして、前
記工程（ｄ）は、（ｄ−１）前記配線パターンの前記部
分と前記回路基板本体とを貫通する貫通孔を形成する工
程と、（ｄ−２）前記貫通孔の内側面に、当該内側面を
覆うように前記配線パターンと同一材料の部材を形成す
る工程と、（ｄ−３）前記部材と前記配線パターンの前
記部分とに接続され、しかもこれらと同一材料で構成さ
れ、前記貫通孔の前記第１の主面への開口部の周りを囲
む円環状に、第１の円形パターンを前記第１の主面に配
設する工程と、（ｄ−４）前記部材に接続され、しかも
当該部材と同一材料で構成され、前記貫通孔の前記第２
主面への開口部の周りを囲む円環状でしかも孤立した島
状に、第２の円 形パターンを前記第２の主面に配設する
工程と、を備える。
【０００９】この発明に係る回路基板は、複数の表面実
装型回路部品を含む複数の回路部品を実装すべき回路基
板であって、（ａ）前記複数の回路部品の各１の本体部
が位置すべき側である第１の主面と、第２の主面とを有
する電気絶縁体の回路基板本体と、（ｂ）前記複数の回
路部品の間を所定の要領で電気的に接続すべき配線パタ
ーンであって、少なくとも前記第１の主面に配設される
配線パターンと、（ｃ）前記配線パターンの中の前記第
１の主面にのみ配設される部分であって、前記複数の表
面実装型回路部品の間のみを接続する部分に電気的に接
続し、前記回路基板本体に設置されるテストパッドであ
って、かつその一部が前記第２の主面に露出する実質的
に電気導電体のテストパッドと、を備えている。そし
て、前記テストパッドが、（ｃ−１）前記配線パターン
の前記部分と前記回路基板本体とを貫通する貫通孔と、
（ｃ−２）前記貫通孔の内側面に、当該内側面を覆うよ
うに前記配線パターンと同一材料の部材で形成された部
材と、（ｃ−３）前記部材と前記配線パターンの前記部
分とに接続され、しかもこれらと同一材料で構成され、
前記貫通孔の前記第１の主面への開口部の周りを囲む円
環状に、前記第１の主面に配設された第１の円形パター
ンと、（ｃ−４）前記部材に接続され、しかも当該部材
と同一材料で構成され、前記貫通孔の前記第２の主面へ
の開口部の周りを囲む円環状でしかも孤立した島状に、
前記第２主面に配設された第２の円形パターンと、を備
える。
装型回路部品を含む複数の回路部品を実装すべき回路基
板であって、（ａ）前記複数の回路部品の各１の本体部
が位置すべき側である第１の主面と、第２の主面とを有
する電気絶縁体の回路基板本体と、（ｂ）前記複数の回
路部品の間を所定の要領で電気的に接続すべき配線パタ
ーンであって、少なくとも前記第１の主面に配設される
配線パターンと、（ｃ）前記配線パターンの中の前記第
１の主面にのみ配設される部分であって、前記複数の表
面実装型回路部品の間のみを接続する部分に電気的に接
続し、前記回路基板本体に設置されるテストパッドであ
って、かつその一部が前記第２の主面に露出する実質的
に電気導電体のテストパッドと、を備えている。そし
て、前記テストパッドが、（ｃ−１）前記配線パターン
の前記部分と前記回路基板本体とを貫通する貫通孔と、
（ｃ−２）前記貫通孔の内側面に、当該内側面を覆うよ
うに前記配線パターンと同一材料の部材で形成された部
材と、（ｃ−３）前記部材と前記配線パターンの前記部
分とに接続され、しかもこれらと同一材料で構成され、
前記貫通孔の前記第１の主面への開口部の周りを囲む円
環状に、前記第１の主面に配設された第１の円形パター
ンと、（ｃ−４）前記部材に接続され、しかも当該部材
と同一材料で構成され、前記貫通孔の前記第２の主面へ
の開口部の周りを囲む円環状でしかも孤立した島状に、
前記第２主面に配設された第２の円形パターンと、を備
える。
【００１０】
【作用】この発明における回路基板検査方法では、表面
実装型回路部品を実装する実装回路基板において、この
実装回路基板に配設された配線パターンの中で、回路部
品の本体が位置する第１の主面にのみ配設される部分で
あって、表面実装型部品にのみ接続する部分に電気的に
接続するテストパッドを設ける。テストパッドは実質的
に導電性であって、かつその一部が実装回路基板の第２
の主面に露出する。実装回路基板の検査は、回路部品の
第２の主面に露出する部分とテストパッドの同じく第２
の主面に露出する部分の中の何れかに、検査装置の探針
を接触させることにより行う。このため、探針を常に第
２の主面側にのみ接触させればよいので、検査の工程が
単純となる。また、探針を表面実装部品に接触させる必
要がないので、ファインピッチを有する表面実装部品を
実装した実装回路基板の検査においても、精度の良い検
査が実行し得る。更に、探針によって表面実装部品に圧
力を付加することもないので、表面実装部品と配線パタ
ーンの間の接続不良部分を、見落とすことなく検出する
ことができる。
実装型回路部品を実装する実装回路基板において、この
実装回路基板に配設された配線パターンの中で、回路部
品の本体が位置する第１の主面にのみ配設される部分で
あって、表面実装型部品にのみ接続する部分に電気的に
接続するテストパッドを設ける。テストパッドは実質的
に導電性であって、かつその一部が実装回路基板の第２
の主面に露出する。実装回路基板の検査は、回路部品の
第２の主面に露出する部分とテストパッドの同じく第２
の主面に露出する部分の中の何れかに、検査装置の探針
を接触させることにより行う。このため、探針を常に第
２の主面側にのみ接触させればよいので、検査の工程が
単純となる。また、探針を表面実装部品に接触させる必
要がないので、ファインピッチを有する表面実装部品を
実装した実装回路基板の検査においても、精度の良い検
査が実行し得る。更に、探針によって表面実装部品に圧
力を付加することもないので、表面実装部品と配線パタ
ーンの間の接続不良部分を、見落とすことなく検出する
ことができる。
【００１１】この発明における回路基板では、回路部品
の本体が位置すべき第１の主面にのみ配設される配線パ
ターンの部分であって、表面実装型部品にのみ接続する
部分に電気的に接続するテストパッドを有する。テスト
パッドは実質的に導電性であって、かつその一部が実装
回路基板の第２の主面に露出している。このため、この
回路基板に表面実装部品を含む回路部品を実装して成る
実装回路基板の検査が、回路部品の第２の主面に露出す
る部分とテストパッドの同じく第２の主面に露出する部
分の中の何れかに、検査装置の探針を接触させることに
よって実行し得る。このため、実装回路基板の検査が単
純な工程でかつ精度良く行い得る。
の本体が位置すべき第１の主面にのみ配設される配線パ
ターンの部分であって、表面実装型部品にのみ接続する
部分に電気的に接続するテストパッドを有する。テスト
パッドは実質的に導電性であって、かつその一部が実装
回路基板の第２の主面に露出している。このため、この
回路基板に表面実装部品を含む回路部品を実装して成る
実装回路基板の検査が、回路部品の第２の主面に露出す
る部分とテストパッドの同じく第２の主面に露出する部
分の中の何れかに、検査装置の探針を接触させることに
よって実行し得る。このため、実装回路基板の検査が単
純な工程でかつ精度良く行い得る。
【００１２】
【実施例】＜実装回路基板の構成＞図２は、この発明の
実施例における回路基板に表面実装型回路部品が実装さ
れた実装回路基板の構造を示す正面断面図（図２
（ａ））および平面図（図２（ｂ））である。実装回路
基板２０は、回路基板本体１２の主面上に所定の配線パ
ターン１３が配設されて成る回路基板１１と、この回路
基板１１に実装される回路部品とを有している。図２に
は、回路基板１１に実装された２つの表面実装部品（表
面実装型回路部品）２１、２２が描かれている。表面実
装部品２１、２２にそれぞれ備わるピン２１ｂ、２２ｂ
が、配線パターン１３の所定の部分にハンダ付けされる
ことにより、表面実装部品２１、２２が回路基板１１の
所定の位置に実装されている。また、表面実装部品２
１、２２は、それぞれの本体部２１ａ、２２ａが回路基
板本体１２の表面、すなわち部品面（第１の主面）１２
ａ側に位置するように実装されている。表面実装部品２
１は例えば表面実装型の容量素子であり、表面実装部品
２２は例えば表面実装型の集積回路素子である。配線パ
ターン１３は例えば銅材で構成され、例えば良く知られ
るプリント配線技術を用いて形成される。
実施例における回路基板に表面実装型回路部品が実装さ
れた実装回路基板の構造を示す正面断面図（図２
（ａ））および平面図（図２（ｂ））である。実装回路
基板２０は、回路基板本体１２の主面上に所定の配線パ
ターン１３が配設されて成る回路基板１１と、この回路
基板１１に実装される回路部品とを有している。図２に
は、回路基板１１に実装された２つの表面実装部品（表
面実装型回路部品）２１、２２が描かれている。表面実
装部品２１、２２にそれぞれ備わるピン２１ｂ、２２ｂ
が、配線パターン１３の所定の部分にハンダ付けされる
ことにより、表面実装部品２１、２２が回路基板１１の
所定の位置に実装されている。また、表面実装部品２
１、２２は、それぞれの本体部２１ａ、２２ａが回路基
板本体１２の表面、すなわち部品面（第１の主面）１２
ａ側に位置するように実装されている。表面実装部品２
１は例えば表面実装型の容量素子であり、表面実装部品
２２は例えば表面実装型の集積回路素子である。配線パ
ターン１３は例えば銅材で構成され、例えば良く知られ
るプリント配線技術を用いて形成される。
【００１３】配線パターン１３を構成するひと続きの部
分配線パターンの中で、表面実装部品同士のみを接続
し、かつ部品面１２ａ上にのみ配置される部分配線パタ
ーンには、テストパッドが設けられている。図２の例で
は、表面実装部品２１および２２の間のみに接続する部
分配線パターン１３ａに、テストパッド１５が設けられ
ている。
分配線パターンの中で、表面実装部品同士のみを接続
し、かつ部品面１２ａ上にのみ配置される部分配線パタ
ーンには、テストパッドが設けられている。図２の例で
は、表面実装部品２１および２２の間のみに接続する部
分配線パターン１３ａに、テストパッド１５が設けられ
ている。
【００１４】図３はテストパッド１５の構造を示す部分
断面斜視図（図３（ａ）、図３（ｃ））および側面断面
図（図３（ｂ））である。回路基板１１には、部分配線
パターン１３ａおよび回路基板本体１２を貫通する貫通
孔１５ａが設けられている。貫通孔１５ａの内側面１５
ｂには配線パターン１３と同じ材質の鍍金１５ｃが施さ
れている。部品面１２ａおよび回路基板本体２の裏面、
すなわちハンダ面（第２の主面）１２ｂへの貫通孔１５
ａの開口部には、配線パターン１３と同じ材質であって
所定の径を有する円形パターン１５ｄ、１５ｅがそれぞ
れ設けられている。これらの鍍金１５ｃ、円形パターン
１５ｄ、１５ｅは、導電体であってしかも部分配線パタ
ーン１３ａと電気的に接続されている。
断面斜視図（図３（ａ）、図３（ｃ））および側面断面
図（図３（ｂ））である。回路基板１１には、部分配線
パターン１３ａおよび回路基板本体１２を貫通する貫通
孔１５ａが設けられている。貫通孔１５ａの内側面１５
ｂには配線パターン１３と同じ材質の鍍金１５ｃが施さ
れている。部品面１２ａおよび回路基板本体２の裏面、
すなわちハンダ面（第２の主面）１２ｂへの貫通孔１５
ａの開口部には、配線パターン１３と同じ材質であって
所定の径を有する円形パターン１５ｄ、１５ｅがそれぞ
れ設けられている。これらの鍍金１５ｃ、円形パターン
１５ｄ、１５ｅは、導電体であってしかも部分配線パタ
ーン１３ａと電気的に接続されている。
【００１５】配線パターン１３をプリント配線技術を用
いて形成する際には、それに先だって回路基板本体１２
の主面上の全面に渡ってあらかじめ銅鍍金が施される。
回路基板本体１２の所定の位置にあらかじめ貫通孔１５
ａを設けることにより、この銅鍍金の際に鍍金１５ｃ、
および円形パターン１５ｄ、１５ｅを同時に形成するこ
とができる。
いて形成する際には、それに先だって回路基板本体１２
の主面上の全面に渡ってあらかじめ銅鍍金が施される。
回路基板本体１２の所定の位置にあらかじめ貫通孔１５
ａを設けることにより、この銅鍍金の際に鍍金１５ｃ、
および円形パターン１５ｄ、１５ｅを同時に形成するこ
とができる。
【００１６】すなわち、テストパッド１５それ自体は、
従来知られるスルーホールあるいはバイアホールと同様
の構造を有し、かつ同様の方法で形成することができ
る。しかしながら、スルーホールはディスクリート部品
の接続を目的としたものであり、また、バイアホールは
回路基板本体１２における２つの主面に配設された配線
パターン１３の間を電気的に接続する目的で設けられる
ものである。この発明におけるテストパッド１５はそれ
らのいずれでもなく、表面実装部品のみを接続しかつ部
品面１２ａにのみ配設される、配線パターン１３の部分
配線パターン１３ａに設けられることを特徴としてい
る。テストパッド１５が設けられるこの位置には、スル
ーホール、バイアホールともに設けられていない。すな
わち、スルーホール、またはバイアホールによって、テ
ストパッド１５の代用とすることはできない点に注目さ
れたい。テストパッド１５によって、後述するように、
実装回路基板２０の検査を高い効率、精度をもって実行
することが可能となる。
従来知られるスルーホールあるいはバイアホールと同様
の構造を有し、かつ同様の方法で形成することができ
る。しかしながら、スルーホールはディスクリート部品
の接続を目的としたものであり、また、バイアホールは
回路基板本体１２における２つの主面に配設された配線
パターン１３の間を電気的に接続する目的で設けられる
ものである。この発明におけるテストパッド１５はそれ
らのいずれでもなく、表面実装部品のみを接続しかつ部
品面１２ａにのみ配設される、配線パターン１３の部分
配線パターン１３ａに設けられることを特徴としてい
る。テストパッド１５が設けられるこの位置には、スル
ーホール、バイアホールともに設けられていない。すな
わち、スルーホール、またはバイアホールによって、テ
ストパッド１５の代用とすることはできない点に注目さ
れたい。テストパッド１５によって、後述するように、
実装回路基板２０の検査を高い効率、精度をもって実行
することが可能となる。
【００１７】テストパッド１５の寸法、すなわち円形パ
ターン１５ｄ、１５ｅの外径Ａ、Ｃ、および内径Ｂに関
する２通りの代表例を表１に掲げる。比較的小径のもの
を、仮にミニバイヤと称し、それより大径のものをミド
ルバイヤと称している。
ターン１５ｄ、１５ｅの外径Ａ、Ｃ、および内径Ｂに関
する２通りの代表例を表１に掲げる。比較的小径のもの
を、仮にミニバイヤと称し、それより大径のものをミド
ルバイヤと称している。
【００１８】
【表１】
【００１９】なお言うまでもなく、実装回路基板２０に
は、表面実装部品だけではなく、それに加えてディスク
リート部品が実装されていてもよい。
は、表面実装部品だけではなく、それに加えてディスク
リート部品が実装されていてもよい。
【００２０】＜検査の方法＞上述の実装回路基板２０を
形成した後に行う、実装回路基板２０の検査方法につい
て述べる。図１および図４は、この検査方法を示す説明
図である。検査ピン６ａ、６ｂを備えるインサーキット
テスタ（検査装置）６は、装置本体６ｃにおいて、検査
ピン（探針）６ａ、６ｂの間の抵抗、容量、誘導、イン
ピーダンス、電圧等の電気的特性の検出を行う。
形成した後に行う、実装回路基板２０の検査方法につい
て述べる。図１および図４は、この検査方法を示す説明
図である。検査ピン６ａ、６ｂを備えるインサーキット
テスタ（検査装置）６は、装置本体６ｃにおいて、検査
ピン（探針）６ａ、６ｂの間の抵抗、容量、誘導、イン
ピーダンス、電圧等の電気的特性の検出を行う。
【００２１】図１には、表面実装部品２２が有する１対
のピン２２ｂに接続する部分配線パターン１３ａがいず
れも、他の表面実装部品にのみ接続されており、かつ部
品面１２ａにのみ配設されている例を示している。従っ
て、これらの部分配線パターン１３ａには、テストパッ
ド１５が設けられている。実装回路基板２０上にある表
面実装部品２２の特性の良否、あるいは表面実装部品２
２と部分配線パターン１３ａとの接続の良否の検査は、
検査ピン６ａ、６ｂをハンダ面１２ｂの側から２つのテ
ストパッド１５にそれぞれ押し当てることによって実行
される。この検査において、表面実装部品２２が本来有
する所定の電気的特性が検出されるならば、表面実装部
品２２それ自体、表面実装部品２２と部分配線パターン
１３ａとの接続のいずれもが良好であると判定し得る。
逆に所定の電気的特性が得られなければ、それらの何れ
かが不良であると判定し得る。この場合には、不良原因
が何れであるかが目視等によって更に追求され、処分、
交換、修復などの所定の処置が構じられる。
のピン２２ｂに接続する部分配線パターン１３ａがいず
れも、他の表面実装部品にのみ接続されており、かつ部
品面１２ａにのみ配設されている例を示している。従っ
て、これらの部分配線パターン１３ａには、テストパッ
ド１５が設けられている。実装回路基板２０上にある表
面実装部品２２の特性の良否、あるいは表面実装部品２
２と部分配線パターン１３ａとの接続の良否の検査は、
検査ピン６ａ、６ｂをハンダ面１２ｂの側から２つのテ
ストパッド１５にそれぞれ押し当てることによって実行
される。この検査において、表面実装部品２２が本来有
する所定の電気的特性が検出されるならば、表面実装部
品２２それ自体、表面実装部品２２と部分配線パターン
１３ａとの接続のいずれもが良好であると判定し得る。
逆に所定の電気的特性が得られなければ、それらの何れ
かが不良であると判定し得る。この場合には、不良原因
が何れであるかが目視等によって更に追求され、処分、
交換、修復などの所定の処置が構じられる。
【００２２】図４は、実装回路基板２０上にあるディス
クリート部品２３の特性の良否を検査する方法を示して
いる。配線パターン１３に接続するスルーホール１６が
有する貫通孔にピン２３ｂを貫通させ、かつピン２３ｂ
をスルーホール１６にハンダ付けすることによって、デ
ィスクリート部品２３が回路基板１１の所定の位置に実
装されている。ディスクリート部品２３の検査は、ハン
ダ面１２ｂの側から検査ピン６ａ、６ｂを、ハンダ面１
２ｂに露出するピン２３ｂの先端部に押し当てることに
より実行される。
クリート部品２３の特性の良否を検査する方法を示して
いる。配線パターン１３に接続するスルーホール１６が
有する貫通孔にピン２３ｂを貫通させ、かつピン２３ｂ
をスルーホール１６にハンダ付けすることによって、デ
ィスクリート部品２３が回路基板１１の所定の位置に実
装されている。ディスクリート部品２３の検査は、ハン
ダ面１２ｂの側から検査ピン６ａ、６ｂを、ハンダ面１
２ｂに露出するピン２３ｂの先端部に押し当てることに
より実行される。
【００２３】図４には、実装回路基板２０に実装されて
いる表面実装部品２２の検査方法をも同時に示してい
る。表面実装部品２２では、１対のピン２２ｂに接続す
る配線パターン１３の中で１つは他の表面実装部品２１
にのみ接続されており、他の１つはディスクリート部品
２３に接続されている。検査ピン６ａ、６ｂを、表面実
装部品２２の１つのピン２２ｂと、他方のピン２２ｂに
配線パターン１３で接続されるディスクリート部品２３
の１つのピン２３ｂとに、ハンダ面１２ｂの側からそれ
ぞれ押し当てることにより、表面実装部品２２の特性の
良否、および表面実装部品２２と配線パターン１３との
間の接続の良否の検査が実行される。
いる表面実装部品２２の検査方法をも同時に示してい
る。表面実装部品２２では、１対のピン２２ｂに接続す
る配線パターン１３の中で１つは他の表面実装部品２１
にのみ接続されており、他の１つはディスクリート部品
２３に接続されている。検査ピン６ａ、６ｂを、表面実
装部品２２の１つのピン２２ｂと、他方のピン２２ｂに
配線パターン１３で接続されるディスクリート部品２３
の１つのピン２３ｂとに、ハンダ面１２ｂの側からそれ
ぞれ押し当てることにより、表面実装部品２２の特性の
良否、および表面実装部品２２と配線パターン１３との
間の接続の良否の検査が実行される。
【００２４】以上の例に示したように、この実施例の検
査方法では、検査ピン６ａ、６ｂを、テストパッド１
５、またはディスクリート部品のハンダ面１２ｂに露出
するピンに、ハンダ面１２ｂの側から押し当てることに
よって、実装回路基板２０上にある表面実装部品２１、
２２等、およびそれらと配線パターン１３との接続状態
に関する検査が実行される。検査ピン６ａ、６ｂを部品
面１２ａの側には押し当てる必要がなく、ハンダ面１２
ｂの側にのみ押し当てれば良いので、検査工程が従来の
方法よりも単純で効率がよい。また、従来の方法と異な
り、表面実装部品２１等のピン２１ｂに検査ピン６ａ、
６ｂで押し当てる必要がないので、ファインピッチを有
する表面実装部品２１等の検査が容易に行い得る他、検
査ピン６ａ、６ｂの圧力によって、ピン２１ｂ等と配線
パターン１３との間の接続不良を見落とす恐れもない。
査方法では、検査ピン６ａ、６ｂを、テストパッド１
５、またはディスクリート部品のハンダ面１２ｂに露出
するピンに、ハンダ面１２ｂの側から押し当てることに
よって、実装回路基板２０上にある表面実装部品２１、
２２等、およびそれらと配線パターン１３との接続状態
に関する検査が実行される。検査ピン６ａ、６ｂを部品
面１２ａの側には押し当てる必要がなく、ハンダ面１２
ｂの側にのみ押し当てれば良いので、検査工程が従来の
方法よりも単純で効率がよい。また、従来の方法と異な
り、表面実装部品２１等のピン２１ｂに検査ピン６ａ、
６ｂで押し当てる必要がないので、ファインピッチを有
する表面実装部品２１等の検査が容易に行い得る他、検
査ピン６ａ、６ｂの圧力によって、ピン２１ｂ等と配線
パターン１３との間の接続不良を見落とす恐れもない。
【００２５】
【発明の効果】この発明の回路基板検査方法では、回路
基板にあらかじめテストパッドを設け、このテストパッ
ドを用いて、検査装置の探針を回路基板の第２の主面側
に接触させることにより、表面実装型回路部品を実装す
る実装回路基板の検査を実行する。このため、探針を第
１および第２の主面側の双方に接触させる必要がないの
で、単純な工程で検査を実行し得る効果がある。また、
探針を表面実装型回路部品に接触させる必要がないの
で、ファインピッチを有する表面実装部品を実装した実
装回路基板の検査においても、精度の良い検査を実行し
得る効果がある。更に、探針が表面実装部品に圧力を付
加することがないので、表面実装部品と配線パターンの
間の接続不良部分を検出し損なうことなく、精度のよい
検査を実行し得る効果がある。
基板にあらかじめテストパッドを設け、このテストパッ
ドを用いて、検査装置の探針を回路基板の第２の主面側
に接触させることにより、表面実装型回路部品を実装す
る実装回路基板の検査を実行する。このため、探針を第
１および第２の主面側の双方に接触させる必要がないの
で、単純な工程で検査を実行し得る効果がある。また、
探針を表面実装型回路部品に接触させる必要がないの
で、ファインピッチを有する表面実装部品を実装した実
装回路基板の検査においても、精度の良い検査を実行し
得る効果がある。更に、探針が表面実装部品に圧力を付
加することがないので、表面実装部品と配線パターンの
間の接続不良部分を検出し損なうことなく、精度のよい
検査を実行し得る効果がある。
【００２６】この発明における回路基板では、表面実装
型部品にのみ接続し、第１の主面にのみ配設される配線
パターンの部分にテストパッドが設けられている。この
ため、この回路基板に表面実装部品を含む回路部品を実
装して成る実装回路基板の検査が、単純な工程でかつ精
度良く行い得る効果がある。
型部品にのみ接続し、第１の主面にのみ配設される配線
パターンの部分にテストパッドが設けられている。この
ため、この回路基板に表面実装部品を含む回路部品を実
装して成る実装回路基板の検査が、単純な工程でかつ精
度良く行い得る効果がある。
【図１】この発明の実施例における検査方法を示す説明
図である。
図である。
【図２】この発明の実施例における実装回路基板の構造
を示す構造図である。
を示す構造図である。
【図３】この発明の実施例におけるテストパッドの構造
を示す構造図である。
を示す構造図である。
【図４】この発明の実施例における検査方法を示す説明
図である。
図である。
【図５】従来の検査方法を説明する説明図である。
【図６】従来の検査方法を説明する説明図である。
６ インサーキットテスタ ６ａ、６ｂ 検査ピン（探針） １１ 回路基板 １２ 回路基板本体 １２ａ 部品面（第１の主面） １２ｂ ハンダ面（第２の主面） １３ 配線パターン １５ テストパッド ２０ 実装回路基板 ２１、２２ 表面実装部品（表面実装型回路部品） ２３ ディスクリート部品 ２１ａ、２２ａ、２３ａ 本体部
Claims (2)
- 【請求項１】 複数の表面実装型回路部品を含む複数の
回路部品が回路基板に実装されて成る実装回路基板を検
査する回路基板検査方法であって、 （ａ）第１および第２の主面を有する電気絶縁体の回路
基板本体を準備する工程と、 （ｂ）１対の探針を備え、検査対象物に接触する当該１
対の探針の間の電気的特性を検出することにより、当該
検査対象物の良否を検査する検査装置を準備する工程
と、 （ｃ）前記複数の回路部品の間を電気的に接続すべき配
線パターンを、少なくとも前記第１の主面に配設する工
程と、 （ｄ）実質的に電気導電体のテストパッドを、前記配線
パターンの中の前記第１の主面にのみ配設される部分で
あって、前記複数の表面実装型回路部品の間のみを接続
する部分に電気的に接続し、かつその一部が前記第２の
主面に露出するように、前記回路基板本体に設置する工
程と、 （ｅ）前記複数の回路部品の各１の本体部が前記回路基
板本体の前記第１の主面側に位置するように、当該複数
の回路部品を前記回路基板本体の所定の位置に実装する
ことにより、実装回路基板を作成する工程と、 （ｆ）前記１対の探針の１を、前記実装回路基板におけ
る前記テストパッドの前記第２の主面に露出する部分に
接触させ、他の１を当該実装回路基板における他の前記
テストパッドの前記第２の主面に露出する部分、または
当該実装回路基板における前記回路部品の前記第２の主
面に露出する部分に接触させることにより、当該実装回
路基板における前記表面実装型回路部品または当該表面
実装型回路部品に電気的に接続すべき部分の良否を検査
する工程と、 を備え、 前記工程（ｄ）は、 （ｄ−１） 前記配線パターンの前記部分と前記回路基
板本体とを貫通する貫通孔を形成する工程と、 （ｄ−２） 前記貫通孔の内側面に、当該内側面を覆う
ように前記配線パターンと同一材料の部材を形成する工
程と、 （ｄ−３） 前記部材と前記配線パターンの前記部分と
に接続され、しかもこ れらと同一材料で構成され、前記
貫通孔の前記第１の主面への開口部の周りを囲む円環状
に、第１の円形パターンを前記第１の主面に配設する工
程と、 （ｄ−４） 前記部材に接続され、しかも当該部材と同
一材料で構成され、前記貫通孔の前記第２主面への開口
部の周りを囲む円環状でしかも孤立した島状に、第２の
円形パターンを前記第２の主面に配設する工程と、を備
え る回路基板検査方法。 - 【請求項２】 複数の表面実装型回路部品を含む複数の
回路部品を実装すべき回路基板であって、 （ａ）前記複数の回路部品の各１の本体部が位置すべき
側である第１の主面と、第２の主面とを有する電気絶縁
体の回路基板本体と、 （ｂ）前記複数の回路部品の間を所定の要領で電気的に
接続すべき配線パターンであって、少なくとも前記第１
の主面に配設される配線パターンと、 （ｃ）前記配線パターンの中の前記第１の主面にのみ配
設される部分であって、前記複数の表面実装型回路部品
の間のみを接続する部分に電気的に接続し、前記回路基
板本体に設置されるテストパッドであって、かつその一
部が前記第２の主面に露出する実質的に電気導電体のテ
ストパッドと、 を備え、前記テストパッドが、 （ｃ−１） 前記配線パターンの前記部分と前記回路基
板本体とを貫通する貫通孔と、 （ｃ−２） 前記貫通孔の内側面に、当該内側面を覆う
ように前記配線パターンと同一材料の部材で形成された
部材と、 （ｃ−３） 前記部材と前記配線パターンの前記部分と
に接続され、しかもこれらと同一材料で構成され、前記
貫通孔の前記第１の主面への開口部の周りを囲む円環状
に、前記第１の主面に配設された第１の円形パターン
と、 （ｃ−４） 前記部材に接続され、しかも当該部材と同
一材料で構成され、前記貫通孔の前記第２の主面への開
口部の周りを囲む円環状でしかも孤立した島状に、前記
第２主面に配設された第２の円形パターンと、を備え る
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5075251A JP2814869B2 (ja) | 1993-03-08 | 1993-03-08 | 回路基板検査方法および回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5075251A JP2814869B2 (ja) | 1993-03-08 | 1993-03-08 | 回路基板検査方法および回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260799A JPH06260799A (ja) | 1994-09-16 |
| JP2814869B2 true JP2814869B2 (ja) | 1998-10-27 |
Family
ID=13570821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5075251A Expired - Fee Related JP2814869B2 (ja) | 1993-03-08 | 1993-03-08 | 回路基板検査方法および回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814869B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200028209A (ko) * | 2018-09-06 | 2020-03-16 | 주식회사 지로이아이 | Psr 적용 쓰루홀 타입 단면 인쇄회로기판 및 그 제조방법 |
| KR20200031816A (ko) * | 2018-09-17 | 2020-03-25 | 주식회사 지로이아이 | 쓰루홀 타입 단면형 인쇄회로기판 및 그 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4328349B2 (ja) | 2006-11-29 | 2009-09-09 | 株式会社日立製作所 | 残留応力測定方法及び装置 |
| KR101633373B1 (ko) | 2012-01-09 | 2016-06-24 | 삼성전자 주식회사 | Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153571U (ja) * | 1987-03-30 | 1988-10-07 | ||
| JPH0425775A (ja) * | 1990-05-21 | 1992-01-29 | Hitachi Chem Co Ltd | 配線板の検査方法及び装置 |
-
1993
- 1993-03-08 JP JP5075251A patent/JP2814869B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200028209A (ko) * | 2018-09-06 | 2020-03-16 | 주식회사 지로이아이 | Psr 적용 쓰루홀 타입 단면 인쇄회로기판 및 그 제조방법 |
| KR102151989B1 (ko) | 2018-09-06 | 2020-09-04 | 주식회사 지로이아이 | Psr 적용 쓰루홀 타입 단면 인쇄회로기판 |
| KR20200031816A (ko) * | 2018-09-17 | 2020-03-25 | 주식회사 지로이아이 | 쓰루홀 타입 단면형 인쇄회로기판 및 그 제조방법 |
| KR102187538B1 (ko) | 2018-09-17 | 2020-12-07 | 주식회사 지로이아이 | 쓰루홀 타입 단면형 인쇄회로기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06260799A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JP2000088920A (ja) | 検査装置用インターフェイスユニット | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP2814869B2 (ja) | 回路基板検査方法および回路基板 | |
| KR19980042364A (ko) | 반도체 디바이스 시험장치 | |
| US5823818A (en) | Test probe for computer circuit board test fixture | |
| JPH1010191A (ja) | コネクタおよびそれを用いる半導体検査方法ならびに装置 | |
| JPS612338A (ja) | 検査装置 | |
| JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
| JPH0964126A (ja) | ウェーハプローバ用接続リング | |
| JP2000074991A (ja) | 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造 | |
| JP3395216B2 (ja) | プリント配線板検査治具 | |
| JP2000074975A (ja) | 基板検査装置および基板検査方法 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JPH088000A (ja) | コネクタ | |
| JPS60242379A (ja) | プロ−ブカ−ド | |
| JPH0611462Y2 (ja) | 基板検査用コンタクトプローブ | |
| JPH026376Y2 (ja) | ||
| JPH08254569A (ja) | 電子基板用検査治具 | |
| JPH10206497A (ja) | Ｉｃ試験ボードの検査方法及び検査装置及びアダプタ | |
| JPS59206776A (ja) | プリント配線板の検査装置 | |
| KR19990073390A (ko) | 피.씨.비기판에인쇄된미세회로의단선유,무검사방법및그장치 | |
| JPH10335396A (ja) | Ｂｇａパッケージ搭載のプリント基板およびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |