JPH05275539A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275539A JPH05275539A JP6676492A JP6676492A JPH05275539A JP H05275539 A JPH05275539 A JP H05275539A JP 6676492 A JP6676492 A JP 6676492A JP 6676492 A JP6676492 A JP 6676492A JP H05275539 A JPH05275539 A JP H05275539A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating film
- interlayer insulating
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜の平坦化とコンタクト孔[via
ホ−ル]のエッチングを同時に行い、フォト工程とドラ
イエッチング工程を削減する。 【構成】 層間絶縁膜上のレジストを平坦に形成した
後、viaホ−ル用の穴をレジストにパタ−ンニングす
る。その後、層間絶縁膜の平坦化と、viaホ−ルの開
口を同時にドライエッチングを用いて行う。レジストと
層間絶縁膜のドライエッチングの選択比は例えば1:1
にして行う。ドライエッチングの最中にviaホ−ルを
開孔させるためのレジストは、横方向にも後退するため
viaホ−ルはテ−パを持つことになる。
ホ−ル]のエッチングを同時に行い、フォト工程とドラ
イエッチング工程を削減する。 【構成】 層間絶縁膜上のレジストを平坦に形成した
後、viaホ−ル用の穴をレジストにパタ−ンニングす
る。その後、層間絶縁膜の平坦化と、viaホ−ルの開
口を同時にドライエッチングを用いて行う。レジストと
層間絶縁膜のドライエッチングの選択比は例えば1:1
にして行う。ドライエッチングの最中にviaホ−ルを
開孔させるためのレジストは、横方向にも後退するため
viaホ−ルはテ−パを持つことになる。
Description
【0001】
【産業上の利用分野】本発明は、半導体製造工程におけ
る、半導体チップの製造方法である。
る、半導体チップの製造方法である。
【0002】
【従来の技術】超LSI製造工程においては、素子の微
細化、高密度化が進んでいる。更に、素子の高密度化が
進むに従い、金属配線長は長くなり、又、配線幅、配線
スペ−スは狭くなる。又、層間絶縁膜の凹凸も大きくな
ってきていることから、層間絶縁膜の平坦化も、非常に
重要である。現在、主に絶縁膜の平坦化工程は、SOG
を用いた平坦化プロセス、レジストと層間絶縁膜をエッ
チバックする方法等が主に使用されている。
細化、高密度化が進んでいる。更に、素子の高密度化が
進むに従い、金属配線長は長くなり、又、配線幅、配線
スペ−スは狭くなる。又、層間絶縁膜の凹凸も大きくな
ってきていることから、層間絶縁膜の平坦化も、非常に
重要である。現在、主に絶縁膜の平坦化工程は、SOG
を用いた平坦化プロセス、レジストと層間絶縁膜をエッ
チバックする方法等が主に使用されている。
【0003】図4は、従来使用されてきたエッチバック
法による層間絶縁膜の平坦化法を示した半導体装置の断
面図である。図4において、1はトランジスタなどの能
動素子を形成するシリコン基板である。2は層間絶縁膜
Aである。通常、MOSトランジスタなどの素子をシリ
コン基板1上に形成した後、層間絶縁膜Aを堆積する。
層間絶縁膜Aは、例えばBPSG膜などが使用されてい
る。3は金属配線で例えばAlSiCu膜などがある。
金属配線3とMOSトランジスタなどの能動素子は通
常、コンタクトホ−ルにより接続されている。4は層間
絶縁膜Bであり金属配線3と上層の金属配線との間を絶
縁するためのものである。5はレジストAであり通常、
金属配線3のパタ−ンの反転パタ−ン(多少シュリンク
されている)である。6はレジストBでありレジストを
コ−トすることにより、5のレジストAとレジストBに
よりレジスト表面は平坦化される。7は、金属配線3と
上層の金属配線間を接続するコンタクト孔[viaホ−
ル]である。(以下、金属配線間のコンタクト孔をvi
aホ−ルと記載する。)8はviaホ−ルエッチングの
ためのレジストである。
法による層間絶縁膜の平坦化法を示した半導体装置の断
面図である。図4において、1はトランジスタなどの能
動素子を形成するシリコン基板である。2は層間絶縁膜
Aである。通常、MOSトランジスタなどの素子をシリ
コン基板1上に形成した後、層間絶縁膜Aを堆積する。
層間絶縁膜Aは、例えばBPSG膜などが使用されてい
る。3は金属配線で例えばAlSiCu膜などがある。
金属配線3とMOSトランジスタなどの能動素子は通
常、コンタクトホ−ルにより接続されている。4は層間
絶縁膜Bであり金属配線3と上層の金属配線との間を絶
縁するためのものである。5はレジストAであり通常、
金属配線3のパタ−ンの反転パタ−ン(多少シュリンク
されている)である。6はレジストBでありレジストを
コ−トすることにより、5のレジストAとレジストBに
よりレジスト表面は平坦化される。7は、金属配線3と
上層の金属配線間を接続するコンタクト孔[viaホ−
ル]である。(以下、金属配線間のコンタクト孔をvi
aホ−ルと記載する。)8はviaホ−ルエッチングの
ためのレジストである。
【0004】図4を用いて、以下従来の工程を説明す
る。(a)は絶縁膜2上に金属配線3が形成され、その
上層に層間絶縁膜B4が堆積されている状態である。
(b)は金属配線3の反転状態のレジストA5を形成し
た状態である。(c)はレジスト6をコ−トした状態
で、レジスト表面は金属配線3が存在している領域と存
在していない領域とを比較して平坦な状態になってい
る。(d)はレジスト、層間絶縁膜Bをエッチバックし
た状態(レジストと層間絶縁膜のドライエッチングの選
択比は例えば1:1)であり、層間絶縁膜上は平坦にな
っている。(e)はviaホ−ル用のレジストパタ−ン
を形成した状態であり、(f)は層間絶縁膜B上にvi
aホ−ルをエッチングにより開孔した状態である。その
後、第2の金属配線をスパッタし金属配線3と第二の金
属配線をviaホ−ルによって接続する。
る。(a)は絶縁膜2上に金属配線3が形成され、その
上層に層間絶縁膜B4が堆積されている状態である。
(b)は金属配線3の反転状態のレジストA5を形成し
た状態である。(c)はレジスト6をコ−トした状態
で、レジスト表面は金属配線3が存在している領域と存
在していない領域とを比較して平坦な状態になってい
る。(d)はレジスト、層間絶縁膜Bをエッチバックし
た状態(レジストと層間絶縁膜のドライエッチングの選
択比は例えば1:1)であり、層間絶縁膜上は平坦にな
っている。(e)はviaホ−ル用のレジストパタ−ン
を形成した状態であり、(f)は層間絶縁膜B上にvi
aホ−ルをエッチングにより開孔した状態である。その
後、第2の金属配線をスパッタし金属配線3と第二の金
属配線をviaホ−ルによって接続する。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
製造方法であると、フォト工程が層間絶縁膜の平坦化用
およびviaホ−ル開孔用に2回必要になる。又、ドラ
イエッチングも、エッチバック用およびviaホ−ル開
孔用のエッチングが2回必要となる。したがって、処理
工程数が増加し、コストの面で不利である。又、処理工
程の増加によってダスト発生も増加する。更に、via
ホ−ルエッチングにおいては、エッチング形状が垂直に
なるため、その後の金属膜スパッタにおけるステップカ
バ−レッジが問題となる。すなわち、viaホ−ル内に
おいて断線などが生じることになる。
製造方法であると、フォト工程が層間絶縁膜の平坦化用
およびviaホ−ル開孔用に2回必要になる。又、ドラ
イエッチングも、エッチバック用およびviaホ−ル開
孔用のエッチングが2回必要となる。したがって、処理
工程数が増加し、コストの面で不利である。又、処理工
程の増加によってダスト発生も増加する。更に、via
ホ−ルエッチングにおいては、エッチング形状が垂直に
なるため、その後の金属膜スパッタにおけるステップカ
バ−レッジが問題となる。すなわち、viaホ−ル内に
おいて断線などが生じることになる。
【0006】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、金属配線と他の
金属配線との間に存在する絶縁膜の平坦化工程と、金属
配線間を接続するコンタクト孔を開口する工程とを同時
に行うことを特徴とする半導体装置の製造方法である。
めに本発明の半導体装置の製造方法は、金属配線と他の
金属配線との間に存在する絶縁膜の平坦化工程と、金属
配線間を接続するコンタクト孔を開口する工程とを同時
に行うことを特徴とする半導体装置の製造方法である。
【0007】
【作用】本発明は、金属配線と他の金属配線との間に存
在する絶縁膜の平坦化工程と、金属配線間を接続するコ
ンタクト孔[viaホ−ル]を開口する工程を同時に行
うことを特徴とする半導体装置の製造方法であり、平坦
化用に使用するレジストとviaホ−ルのレジストを兼
ねる。又、平坦化とviaホ−ルのドライエッチングを
同時に行う。したがって、フォト工程とドライエッチン
グ工程がそれぞれ1回づつ削減されることになり、時間
的にも作業的にもその効果は非常に大きい。さらに、v
iaホ−ルを開孔するためのレジストには多少のテ−パ
がついているので、レジストと層間絶縁膜のドライエッ
チングの選択比が例えば1:1のように近い場合レジス
トが横方向に後退するので、viaホ−ルの形状はテ−
パになる。従って、ステップカバ−レッジが良くなりv
iaホ−ル内の断線も防ぐことができる。
在する絶縁膜の平坦化工程と、金属配線間を接続するコ
ンタクト孔[viaホ−ル]を開口する工程を同時に行
うことを特徴とする半導体装置の製造方法であり、平坦
化用に使用するレジストとviaホ−ルのレジストを兼
ねる。又、平坦化とviaホ−ルのドライエッチングを
同時に行う。したがって、フォト工程とドライエッチン
グ工程がそれぞれ1回づつ削減されることになり、時間
的にも作業的にもその効果は非常に大きい。さらに、v
iaホ−ルを開孔するためのレジストには多少のテ−パ
がついているので、レジストと層間絶縁膜のドライエッ
チングの選択比が例えば1:1のように近い場合レジス
トが横方向に後退するので、viaホ−ルの形状はテ−
パになる。従って、ステップカバ−レッジが良くなりv
iaホ−ル内の断線も防ぐことができる。
【0008】
【実施例】以下、本発明の一実施例の半導体装置の製造
方法を図1を用いて説明する。図1において、1はトラ
ンジスタなどの素子を形成するシリコン基板である。2
は層間絶縁膜Aである。通常、素子をシリコン基板1上
に形成した後、層間絶縁膜Aを堆積する。層間絶縁膜A
は、例えばBPSG膜などである。3は金属配線で例え
ばAlSiCu膜などがある。金属配線3と素子は通
常、下層に形成されたコンタクト孔により接続されてい
る。4は層間絶縁膜Bであり金属配線3と上層の金属配
線との間を絶縁するためのものである。5はレジストA
であり通常、金属配線3のパタ−ンの反転パタ−ン(多
少シュリンクされている)である。6はレジストBであ
りレジストを全面にコ−トすることにより、5のレジス
トAとレジストBによりレジスト表面は平坦化される。
7は、viaホ−ルのレジストパタ−ンであり、層間絶
縁膜Bを開口した後、金属配線3と上層の金属配線間を
接続する。
方法を図1を用いて説明する。図1において、1はトラ
ンジスタなどの素子を形成するシリコン基板である。2
は層間絶縁膜Aである。通常、素子をシリコン基板1上
に形成した後、層間絶縁膜Aを堆積する。層間絶縁膜A
は、例えばBPSG膜などである。3は金属配線で例え
ばAlSiCu膜などがある。金属配線3と素子は通
常、下層に形成されたコンタクト孔により接続されてい
る。4は層間絶縁膜Bであり金属配線3と上層の金属配
線との間を絶縁するためのものである。5はレジストA
であり通常、金属配線3のパタ−ンの反転パタ−ン(多
少シュリンクされている)である。6はレジストBであ
りレジストを全面にコ−トすることにより、5のレジス
トAとレジストBによりレジスト表面は平坦化される。
7は、viaホ−ルのレジストパタ−ンであり、層間絶
縁膜Bを開口した後、金属配線3と上層の金属配線間を
接続する。
【0009】以下、(a)〜(d)までの工程を順に説
明する。(a)は金属配線3が形成され、その上層に層
間絶縁膜Bが堆積されている状態である。(b)は金属
配線3の反転状態のレジストA5を形成した状態であ
る。(c)はレジスト6をコ−トした状態で、レジスト
表面は金属配線3が存在している領域と存在していない
領域とを比較して平坦な状態になっている。(d)は、
平坦化用のレジストBにviaホ−ルを開孔するために
パタ−ンニングを行った状態である。すなわち、(d)
の状態で層間絶縁膜Bのエッチバックによる平坦化とv
iaホ−ルのエッチングを同時に行う前の状態である。
明する。(a)は金属配線3が形成され、その上層に層
間絶縁膜Bが堆積されている状態である。(b)は金属
配線3の反転状態のレジストA5を形成した状態であ
る。(c)はレジスト6をコ−トした状態で、レジスト
表面は金属配線3が存在している領域と存在していない
領域とを比較して平坦な状態になっている。(d)は、
平坦化用のレジストBにviaホ−ルを開孔するために
パタ−ンニングを行った状態である。すなわち、(d)
の状態で層間絶縁膜Bのエッチバックによる平坦化とv
iaホ−ルのエッチングを同時に行う前の状態である。
【0010】(e)〜(h)は平坦化とviaホ−ルの
エッチングを時間を追って示している。レジストと層間
絶縁膜Bの平坦化とviaホ−ルのエッチングが同時に
行われ、最終的には層間絶縁膜Bの平坦化およびvia
ホ−ルのテ−パエッチングが行われた状態となる。
エッチングを時間を追って示している。レジストと層間
絶縁膜Bの平坦化とviaホ−ルのエッチングが同時に
行われ、最終的には層間絶縁膜Bの平坦化およびvia
ホ−ルのテ−パエッチングが行われた状態となる。
【0011】図2(a)〜(e)のエッチングの経時変
化を詳細に示す。図2は、レジストA,Bと層間絶縁膜
Bのドライエッチング選択比が1:1の場合の1例であ
る。図2(a)は図1(e)の状態である。(b)の状
態はレジストとviaホ−ルのエッチングが行われてい
る状態で、(c)はviaホ−ル以外の金属配線3上の
層間絶縁膜Bが現れた状態である。(c)の状態で丁度
viaホ−ルが開孔されたことになる。(d)は金属配
線3が存在しない領域上のレジストもエッチングされ消
失した状態である。更にエッチングを行い(e)の状態
となり、平坦化とviaホ−ルのエッチングが終了する
ことになる。最終的には、約40%のviaホ−ルのオ
−バ−エッチングとなる。更に、viaホ−ル開口時に
レジストは横方向に後退するため、viaホ−ルはテ−
パを有していることになる。
化を詳細に示す。図2は、レジストA,Bと層間絶縁膜
Bのドライエッチング選択比が1:1の場合の1例であ
る。図2(a)は図1(e)の状態である。(b)の状
態はレジストとviaホ−ルのエッチングが行われてい
る状態で、(c)はviaホ−ル以外の金属配線3上の
層間絶縁膜Bが現れた状態である。(c)の状態で丁度
viaホ−ルが開孔されたことになる。(d)は金属配
線3が存在しない領域上のレジストもエッチングされ消
失した状態である。更にエッチングを行い(e)の状態
となり、平坦化とviaホ−ルのエッチングが終了する
ことになる。最終的には、約40%のviaホ−ルのオ
−バ−エッチングとなる。更に、viaホ−ル開口時に
レジストは横方向に後退するため、viaホ−ルはテ−
パを有していることになる。
【0012】尚、本実施例において配線は金属配線
(例:AlSiCu)としたが、シリサイドやPoly
Siなどの導体配線でもよい。又、平坦化とviaホ−
ル開口のためのドライエッチングにおいて、使用するレ
ジストの層間絶縁膜に対するドライエッチングの選択比
は本実施例では1を使用したが、0.5〜1.5の範囲
で使用してもよい。
(例:AlSiCu)としたが、シリサイドやPoly
Siなどの導体配線でもよい。又、平坦化とviaホ−
ル開口のためのドライエッチングにおいて、使用するレ
ジストの層間絶縁膜に対するドライエッチングの選択比
は本実施例では1を使用したが、0.5〜1.5の範囲
で使用してもよい。
【0013】図3は、他の実施例の半導体装置の断面図
である。図3と図2を比較すると、今回の実施例では金
属配線の反転レジストであるレジストAが無い以外は、
同じプロセスである。すなわち、金属配線の反転レジス
トを形成する工程とマスクも不要となる。
である。図3と図2を比較すると、今回の実施例では金
属配線の反転レジストであるレジストAが無い以外は、
同じプロセスである。すなわち、金属配線の反転レジス
トを形成する工程とマスクも不要となる。
【0014】以下、図3を用いて工程を説明する。
(a)は金属配線3が形成され、その上層に層間絶縁膜
Bが堆積されている状態であり、図1(a)と同じ状態
である。(b)はレジスト8をコ−トした状態である。
レジストは回転塗布されるため、段さの低い箇所すなわ
ち金属配線の存在しない箇所に流れる。更に、金属配線
の端はレジストが薄くなる。その後、viaホ−ル用に
レジストを開孔する。従って、(c)の状態になる。そ
の後、層間絶縁膜Bの平坦化とviaホ−ルのエッチン
グを同時に行う。レジストと、層間絶縁膜Bの選択比
は、例えば1:1にする。(d)はエッチング中の状態
である。レジストが薄い金属配線上の端の部分から層間
絶縁膜B4が現れエッチングされる。従って、第1の実
施例のようにほぼ完全な平坦化はできないがある程度の
平坦化は可能となる。最終的に、(e)の状態となり、
層間絶縁膜Bの平坦化とviaホ−ルのエッチングを終
了する。
(a)は金属配線3が形成され、その上層に層間絶縁膜
Bが堆積されている状態であり、図1(a)と同じ状態
である。(b)はレジスト8をコ−トした状態である。
レジストは回転塗布されるため、段さの低い箇所すなわ
ち金属配線の存在しない箇所に流れる。更に、金属配線
の端はレジストが薄くなる。その後、viaホ−ル用に
レジストを開孔する。従って、(c)の状態になる。そ
の後、層間絶縁膜Bの平坦化とviaホ−ルのエッチン
グを同時に行う。レジストと、層間絶縁膜Bの選択比
は、例えば1:1にする。(d)はエッチング中の状態
である。レジストが薄い金属配線上の端の部分から層間
絶縁膜B4が現れエッチングされる。従って、第1の実
施例のようにほぼ完全な平坦化はできないがある程度の
平坦化は可能となる。最終的に、(e)の状態となり、
層間絶縁膜Bの平坦化とviaホ−ルのエッチングを終
了する。
【0015】本実施例においても、金属配線(例:Al
SiCu)としたが、シリサイドやPolySiなどの
導体配線でもよい。又、使用するレジストの層間絶縁膜
に対するドライエッチングの選択比も0.5〜1.5の
範囲で使用してもよい。
SiCu)としたが、シリサイドやPolySiなどの
導体配線でもよい。又、使用するレジストの層間絶縁膜
に対するドライエッチングの選択比も0.5〜1.5の
範囲で使用してもよい。
【0016】
【発明の効果】以上のように、導体配線と他の導体配線
との間に存在する絶縁膜の平坦化工程と、金属配線間を
接続する為のコンタクト孔[viaホ−ル]を開口する
工程を同時に行うことにより、フォト工程の削減、エッ
チング工程の削減が可能となる。更に、viaホ−ルが
テ−パを持つため、金属配線間の断線の心配も無い。し
たがって、本発明の効果は非常に大きい。
との間に存在する絶縁膜の平坦化工程と、金属配線間を
接続する為のコンタクト孔[viaホ−ル]を開口する
工程を同時に行うことにより、フォト工程の削減、エッ
チング工程の削減が可能となる。更に、viaホ−ルが
テ−パを持つため、金属配線間の断線の心配も無い。し
たがって、本発明の効果は非常に大きい。
【図1】本発明の第1の実施例における半導体素子の製
造方法を示す断面図
造方法を示す断面図
【図2】本発明の第1の実施例におけるエッチングの経
時変化を示した断面図
時変化を示した断面図
【図3】本発明の第2の実施例における半導体素子の製
造方法を示す断面図
造方法を示す断面図
【図4】従来の半導体素子の製造方法を示す断面図
1 シリコン基板 2 層間絶縁膜A 3 金属配線(例:AlSiCu) 4 層間絶縁膜B 5 レジストA 6 レジストB 7 viaホ−ル 8 viaホ−ル用レジスト
Claims (4)
- 【請求項1】導体配線と他の導体配線との間に存在する
絶縁膜の平坦化工程と、導体配線間を接続するコンタク
ト孔を開口する工程を同時に行うことを特徴とする半導
体装置の製造方法。 - 【請求項2】金属配線上に存在する層間絶縁膜上にレジ
ストを形成する工程と、前記レジストにコンタクト孔を
開口する為のパタ−ンを形成する工程と、前記レジスト
を用い金属配線間の層間絶縁膜平坦化とコンタクト孔の
開口を同時に行う工程とを順に含むことを特徴とする請
求項1記載の半導体装置の製造方法。 - 【請求項3】金属配線を形成する工程と、金属配線上に
絶縁を行う層間絶縁膜を堆積する工程と、金属配線パタ
−ンの反転レジストパタ−ンを形成した後、全面にレジ
ストを均一にコ−トする工程と、前記レジストにコンタ
クト孔を開口する為のパタ−ンを形成する工程と、層間
絶縁膜の平坦化とコンタクト孔の開口を同時に行う工程
とを順に含むことを特徴とする請求項1または2記載の
半導体装置の製造方法。 - 【請求項4】層間絶縁膜平坦化とコンタクト孔開口のた
めのドライエッチングにおいて、使用するレジストの層
間絶縁膜に対するドライエッチングの選択比が0.5〜
1.5の範囲で使用することを特徴とする請求項1、
2、3いずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6676492A JPH05275539A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6676492A JPH05275539A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05275539A true JPH05275539A (ja) | 1993-10-22 |
Family
ID=13325277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6676492A Pending JPH05275539A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05275539A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444469A (zh) * | 2019-08-27 | 2019-11-12 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
-
1992
- 1992-03-25 JP JP6676492A patent/JPH05275539A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444469A (zh) * | 2019-08-27 | 2019-11-12 | 北京智芯微电子科技有限公司 | 缓解芯片顶层刻蚀时造成下层部位损伤的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
JP2773729B2 (ja) | 半導体装置の製造方法 | |
JPH04335525A (ja) | 集積回路用局所的相互接続体 | |
KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
JPH0563940B2 (ja) | ||
KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
JPH05275539A (ja) | 半導体装置の製造方法 | |
US5618756A (en) | Selective WSix deposition | |
JPH05226333A (ja) | 半導体装置の製造方法 | |
JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
KR100230349B1 (ko) | 금속배선 콘택형성방법 | |
KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
JP2808674B2 (ja) | 半導体装置の製造方法 | |
JPH04345054A (ja) | 半導体装置及びその製造方法 | |
JP2001148423A (ja) | 半導体装置の製造方法 | |
JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
JPH0570301B2 (ja) | ||
KR940011731B1 (ko) | 개구부의 형성방법 | |
KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100294690B1 (ko) | 반도체장치의콘택홀형성방법 | |
KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
KR100203298B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
KR100336553B1 (ko) | 반도체장치의다층배선형성방법 | |
JPH04280455A (ja) | 半導体装置の製造方法 |