JP2802375B2 - 電気素子・光素子混載回路の周波数特性伸張法 - Google Patents

電気素子・光素子混載回路の周波数特性伸張法

Info

Publication number
JP2802375B2
JP2802375B2 JP1305630A JP30563089A JP2802375B2 JP 2802375 B2 JP2802375 B2 JP 2802375B2 JP 1305630 A JP1305630 A JP 1305630A JP 30563089 A JP30563089 A JP 30563089A JP 2802375 B2 JP2802375 B2 JP 2802375B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
frequency
optical
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1305630A
Other languages
English (en)
Other versions
JPH03165567A (ja
Inventor
剛 林
浩輔 桂
文和 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1305630A priority Critical patent/JP2802375B2/ja
Publication of JPH03165567A publication Critical patent/JPH03165567A/ja
Application granted granted Critical
Publication of JP2802375B2 publication Critical patent/JP2802375B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、電気素子・光素子混載回路の周波数特性伸
張法および電気素子・光素子混載回路に関する。
[従来の技術] 従来、電気素子は、デュアルインラインピンパッケー
ジ等に実装され、光素子はメタルカンパッケージ等に実
装され、電気素子と光素子とは別々に実装されるのが通
例である。そして、これら個別部品を用いて電気素子・
光素子混載回路を実現する場合、電気素子パッケージと
光素子パッケージとの間は長い伝送線路によって接続さ
れる。
このような構成において、伝送線路やパッケージの電
気特性等の実装要因によって、光受信周波数特性、また
は光発信周波数特性が制限される。
上記実装要因による制限を逃れるためには、光素子と
電気素子とを1つのパッケージ内に実装した電気素子・
光素子混載回路を構成する必要がある。
第7図は、従来のハイブリット型電気素子・光素子混
載モージュルの一例を示す図である。
この従来例は、パッケージ10に電気素子チップ1と光
素子チップ2とを搭載し、電気素子チップ1と光素子チ
ップ2とをワイヤ3で電気的に接続したものである。
第8図は、従来のモノリシック型電気素子・光素子混
載モージュルを示す図である。
この従来例は、電気素子部1′と光素子部2′とをワ
ンチップに混載し、電気素子部1′と光素子部2′とを
内部配線4で電気的に接続した回路をパッケージ10に搭
載したものである。
次に、上記ハイブリッド型またはモノリシック型の構
成であって、光受信回路または光発信回路を構成した場
合の周波性特性について説明する。
第9図は、従来のハイブリッド型回路の構成例を示す
図である。
第9図は(1)に示す受信回路の場合、受光素子Dと
前置増幅素子PAとは、1点鎖線で示すように、それぞれ
別のチップに形成され、両者はワイヤWで接続されてい
る。受光素子Dは、ワイヤWで経由して光入力信号Iin
に従った光電流Ioptを負荷抵抗Rlに供給し、前置増幅素
子PAは負荷抵抗Rlに生じる電位差Vlを増幅して電気出力
信号Voutを出力する。
第9図(2)に示す光発信回路の場合、駆動素子DRと
発光素子Dとはそれぞれ別のチップに形成され、両者は
ワイヤWで接続されている。駆動素子DRはワイヤWを経
由して電気入力信号Vinとバイヤス電位Vbとの電位差に
従った駆動電流Ielcを発光素子Dに供給し、発光素子D
は駆動電流Ielcに従った光出力信号Ioutを出力する。
第10図は、上記従来のハイブリッド型回路構成を等価
回路で表現したものである。
第10図(1)に示す光受信回路の等価回路表現では、
受光素子Dを、光信号入力による信号電流源Iopt、抵抗
Ropt、容量Coptで近似し、前置増幅素子PAを、負荷抵抗
Rlと前置増幅素子PAの入力抵抗Rinと容量Celcとで近似
している。なお、図中では、抵抗Rlと抵抗Rinとの並列
回路の抵抗をRelcと表示してある。
第10図(2)に示す光発信回路の等価回路表現では、
駆動素子部DRを、信号電流源Ielc、出力抵抗Relc、容量
Celcで近似し、発光素子Dを、抵抗Ropt、容量Coptで近
似している。ワイヤWを等価回路表現した場合、たとえ
ば第10図(4)に示す梯子型回路で記述できる。なお、
ワイヤWのインダクタンスに比べて、素子のインダクタ
ンス成分は無視できるため、第10図(1)、(2)にお
いて、素子はインダクタンスを含まない形で等価回路表
現されている。
第11図(1)は、受光素子Dの容量Copt、前置増幅素
子PAの容量Celcをそれぞれ100fF、負荷抵抗Rlを50Ωと
し、受光素子Dの逆方向抵抗に対応する抵抗RoptとFET
のゲート、ソース間抵抗等に対応する前置増幅素子PAの
入力抵抗Rinを1MΩとして、光受信回路の等価回路特性
をシュミレーションした例である。
図中、〜の周波数レスポンスは、ワイヤの長さl
をパラメータ(l=500μm、750μm、1mm)としたも
のである。共振ピークは約4dBにも及ぶため、たとえば1
0GHzの基本周波数を持つ光信号入力に対して、第3次高
調波成分の30GHzの電気信号が10GHzの基本電気信号に重
畳して出力するため、ワイヤを用いた従来のハイブリッ
ド型光受信回路構成においては、広い帯域での動作(た
とえばDC〜30GHz)に適さない。
第11図(2)は、発光素子Dの容量Coptを2pF、駆動
素子DRの容量Celcを100fF、発光素子Dの順方向抵抗に
対応する抵抗Relcを5Ω、駆動素子DRの出力抵抗Relcを
500Ωとして、光発信回路の等価回路特性をシミュレー
ションした例である。
図中、〜の周波数レスポンスは、ワイヤの長さl
をパラメータ(l=500μm、750μm、1mm)としたも
のである。発光素子Dが比較的低抵抗であるため共振鋭
度が大きくなり、共振ピークは10dB以上のシャープなも
のとなり、受信回路の場合と同様に、ワイヤを用いた従
来のハイブリッド型光発信回路構成は、広い帯域での動
作(たとえばDC〜30GHz)には適さない。
なお、光発信回路では、発光素子自体が共振状の特性
を持つものも多い。このような発光素子は、たとえば発
光素子D自体にインダクタンスLoptを導入した第10図
(3)の等価回路で記述できる。この光発信回路の等価
回路特性をシュミレーションした例を第11図(3)に示
す。
図中、〜の周波数レスポンスは、ワイヤの長さ1
をパラメータ(1=500μm、750μm、1mm)としたも
のである。ワイヤのインダクタンスによる共振ピーク
と、発光素子自体の共振ピークとが重畳する。たとえば
ワイヤ長1=500μmの場合(図中)、複数の共振ピ
ークが発生し、ワイヤの長さ1=1mmの場合(図中
)、14dBに及ぶ共振ピークが発生し、発光素子自体が
共振状の特性を持つ場合においても、ワイヤを用いた従
来のハイブリッド型光発信回路構成は広い帯域における
動作(たとえばDC〜30GHz)には適さない。
上記のように、従来装置においては、光素子と電気素
子とをワイヤによって接続したハイブリッド型回路の場
合、ワイヤのインダクタンスのために、回路の周波数レ
スポンスにも共振鋭度の大きな共振ピークが発生し、広
い帯域での動作(たとえばDC〜30GHz)が不可能になる
という問題がある。
また、従来装置においては、ワイヤボンディング装置
でワイヤが1本1本接続されるので、ワイヤの長さや形
状を一定にすることが難しく、その結果、共振周波数や
共振ピークの高さにバラツキが発生する。したがって、
共振特性を補償する場合、個別の調整が必要になるとい
う問題がある。
一方、モノリシック回路構成においては、電気素子部
と光素子部とがワンチップに集積され、これら両者はマ
イクロストリップ等の内部配線LNで接続される。したが
って、等価回路は第10図に示した接続部のワイヤWを内
部配線LNに置換えることで議論できる。
モノリシック型回路構成において、基板材料として比
誘電率εが大きな半絶縁性のGaAsやInPが用いられる
のが一般的であり、これらの基板材料に内部配線LNを形
成した場合、単位寸法当りの配線容量が大きくなる。特
に素子容量がfFオーダと極端に小さい場合、たとえば超
低容量の高速受光素子を用いた光受光回路等では、配線
容量は素子容量に付加され遮断周波数が低下するという
問題がある。
この問題を解決するためには、従来は、内部配線LNの
寸法を縮小して配線容量を低減する努力がなされてき
た。第12図(1)は、内部配線の寸法をパラメータとし
て、モノリシック光受信回路の等価回路特性をシュミレ
ーションした例である。
内部配線の寸法を長さ1=75μm×幅W=300μmか
ら1=50μm×幅W=10μmに縮小した場合(図中→
)、配線の容量の低減により、遮断特性が改善され
る。さらに配線容量を低減するため、第8図(2)に示
すように配線図の基板をエッチング等で除去した空中配
線法も検討されている。空中配線化(図中→′)に
よって、内部配線の寸法の縮小(図中→)とほぼ同
様の遮断特性改善が見られる。
しかしながら、配線寸法が予め縮小されている場合に
は、空中配線化(図中→′)はそれほど大きな効果
はない。
第12図(2)は、内部配線の寸法をパラメータとして
モノリシック光発信回路の等価回路特性をシュミレーシ
ョンした例である。
一般に、発光素子は、受光素子ほど低容量化が進んで
おらず、内部配線の寸法を長さ1=75μm×幅W=300
μmから1=50μm×幅W=10μmに縮小した(図中
→)効果は少ない。なお空中配線化の効果も小さい。
上記のように、モノリシック回路の場合、特に、低容
量な受光素子を用いる光受信回路等では、内部配線の配
線容量を減少することによって、具体的には配線寸法の
減少や空中配線の利用によって、回路の遮断特性を改善
し、周波数特性を伸長することが可能である。
しかし、配線寸法の減少は、実際には、光素子部と電
子素子部との素子間分離等により限界があり、また、空
中配線の採用は、配線寸法を予め減少した素子の場合や
発光素子等の低容量化がそれほど進んでいない素子の場
合、効果が少ない等の問題がある。
[発明が解決しようとする課題] 本発明は、光受信回路、光発信回路の周波数帯域を容
易に伸張することができる電気素子・光素子混載回路の
周波数特性伸張法および電気素子・光素子混載回路を提
供することを目的とするものである。
[課題を解決する手段] 本発明は、電気素子・光素子混載回路の周波数特性上
に遮断特性を有するときには、電気素子と光素子とを接
続する配線の構造、寸法または材料を調整することによ
って、上記周波数特性上に共振特性を生じさせ、また、
共振周波数と共振鋭度とを調整するものである。また、
上記周波数特性上に共振特性を有するときに、上記配線
の構造、寸法または材料を調整することによって、上記
共振特性の共振鋭度を低下させ、上記周波数特性上に遮
断特性を生じさせ、上記遮断周波数を調整するものであ
る。
[作用] 配線によって生じる共振ピークについては、配線の構
造、寸法(長さ、幅、厚さ)、材料を調整することによ
って、任意の共振周波数と適度な共振鋭度を設定できる
ので、電気素子・光素子混載回路が持つ遮断特性との重
ね合わせによって、低周波領域に悪影響を及ぼすことな
く、周波数特性を伸張することができる。
配線により生じる配線抵抗については、配線の構造、
寸法(長さ、幅、厚さ)、材料を調整することによって
任意に設定できるので、電気素子・光素子混載回路の共
振特性を適度な共振鋭度に調整でき、低周波領域に悪影
響を及ぼすことなく、周波数特性を伸張できる。
また、配線によって生じる遮断特性については、配線
の構造、寸法(長さ、幅、厚さ)、材料を調整すること
によって、任意の遮断周波数を設定できるので、電気素
子・光素子混載回路の共振特性との重ね合わせによっ
て、低周波領域に悪影響を及ぼすことなく、周波数特性
を伸張することができる。
[実施例] 本発明において、ハイブリッド型電気素子・光素子混
載回路では、光素子チップと電気素子チップとを、従来
のワイヤの代わりに、基板上に形成された配線を用いて
接続する。
第1図は、ハイブリッド型回路における第1の実施例
を示す図である。
電気素子はチップ1と光素子チップ2とを基板9の凹
部9dに配置し、電気素子チップ1と光素子チップ2とを
絶縁層5で埋め込む。電気素子チップ1と光素子チップ
2とは、コンタクトホール7を介して配線層4に接続さ
れている。
第1図(1)は、配線層4にインダクタンスをもたせ
る例を示す図である。
配線層4をインダクタンス性とするには、絶縁性基板
9の裏面に接地層6を設けることが有効である。たとえ
ば凹部9dを形成したセラミックの板を基板9として使用
し、その裏面に接地層6用メタライズを行ない、電気素
子チップ1と光素子チップ2とをその凹部9dに埋込んだ
後、絶縁層5用ポリイミド樹脂をスピンコートする。さ
らに、エッチング等の方法で絶縁層5にコンタクトホー
ル7を形成し、配線層4用メタルを付着させる。
第1図(2a)〜(2c)は、配線層4に容量をもたせる
例を示す図である。
配線層4を容量性とするには、第1図(2a)に示すよ
うに、配線層4の上に絶縁層5を置き、この絶縁像5の
上に接地層6を置くようにしてもよく、第1図(2b)に
示すように、絶縁性基板9と絶縁層5との間に接地層6
を挿入してもよい。
第1図(2a)に示す場合には、たとえば配線層4用メ
タルを付着した後、その上に絶縁層5用ポリイミド樹脂
をスピンコートし、接地層6用メタルを付着すればよ
い。第1図(2b)に示す場合には、たとえば凹部9dを形
成したセラミック基板9の表面に接地層6用のメタライ
ズを行なえばよい。
配線層4を容量性とする別の実施形態としては、第1
図(2c)に示すように、導電性基板9aを用いてもよい。
この場合、たとえば、導電性基板9aとしてメタルを用い
ればよい。
第2図は、ハイブリッド型回路の第2の実施例を示す
図である。
この第2の実施例においては、電気素子チップ1と光
素子チップ2とが、微小な突起状電極8を介して配線層
4に接続されている。
第2図(1)は、配線層4にインダクタンスをもたせ
る例を示す図である。
配線4をインダクタンス性とするには、絶縁性基板9
の裏面を接地層6にすればよく、たとえばセラミック基
板の裏面に接地層を形成し、表面にマイクロストリップ
を形成すればよい。
第2図(2a)〜(2c)は、配線層4に容量をもたせる
例を示す図である。
なお、第2図(2a)〜(2c)に示すものは、第2図
(1)に示す絶縁性基板9と接地層6との代りに使用す
るものであり、電気素子チップ1と光素子チップ2と突
起状電極8とは共通であり、これら共通部分を省略して
示してある。
配線層4を容量性とするには、第2図(2a)に示すよ
うに、配線層4の上に絶縁層5を置き、絶縁層5の上に
接地層6を置くようにすればよく、また、第2図(2b)
に示すように接地層6の上に絶縁層5を置き、この絶縁
層5の上に配線層4を置くようにしてもよい。この場
合、たとえばセラミック基板9に配線層4または絶縁層
6用メタルを付着し、さらにセラミックを溶射したり、
SiO2を付着したり、ポリイミドをスピンコートして絶縁
層5を形成し、絶縁層5の上に接地層6または配線層4
用のメタルを付着すればよい。
配線層4を容量性とする別の実施形態としては、第2
図(2c)に示すように、絶縁性基板9の代りに導電性基
板9aを使用し、これと配線層4とで絶縁層5を挟むよう
にしてもよい。たとえば、メタルやSiを基板9aとし、こ
れに絶縁層5としてセラミックを溶射したり、SiO2を付
着したり、ポリミドをスピンコートし、配線層4用のメ
タルを付着すればよい。
第3図は、ハイブリッド型回路の第3の実施例を示す
図である。
この第3の実施例においては、電気素子チップ1と光
素子チップ2とが、微小な突起状電極8を介して配線層
4に接続されている。
第3図(1)は、配線層4にインダクタンスをもたせ
る例を示す図である。
配線層4をインダクタンス性とするためには、第3図
(1)に示す基板9の厚さを増したり、比誘電率の小さ
い基板材料を用いるのが有効である。また、チップ保持
用基板9cは導電性を有していても絶縁性を有していても
よい。
第3図(2a)〜(2d)は、配線層4に容量をもたせる
例を示す図である。
なお、第3図(2a)〜(2d)に示すものは、第3図
(1)に示す絶縁性基板9と接地層6との代りに使用す
るものであり、電気素子チップ1と光素子チップ2と突
起状電極8とは共通であり、これら共通部分を省略して
示してある。
配線層4を容量性とするためには、第3図(2a)に示
すように配線層4の上に絶縁層5、接地層6を形成した
り、第3図(2b)に示すように、接地層6の上に絶縁層
5、配線層4を形成してもよく、第3図(2c)に示すよ
うに、絶縁性基板9の代わりに導電性基板9aを使用し、
その上に絶縁層5、配線層4を形成してもよい。
配線層4を容量性とする別の実施形態としては、たと
えば第3図(2d)に示すように、配線層4と接地層6と
に挟まれた絶縁性基板9の一部をエッチング等の方法で
薄膜化してもよい。この薄膜化した分、突起状電極8を
伸ばす。このように薄膜化するようには、たとえば、絶
縁性フィルム製の基板9に接地層6を付着し(第3図
(2d)−A)、これをエッチストップ層としてポリイミ
ドフィルムの一部をエッチングして除去し(同図(2d)
−B)た後、ポリイミド等をスピンコート等の方法で塗
布して絶縁層5を形成し(同図(2d)−C)、最後に配
線層4を付着(同図(2d)−D)すればよい。
次に、上記実施例における周波数特性の伸張について
説明する。
第4図(1)は、上記実施例において、導電性基板9a
にメタル基板を、絶縁層5にポリイミド樹脂(層厚d=
5μm)を、配線層4に銅(層厚d=5000オングストロ
ーム)を用いた場合のハイブリッド型光受信回路の周波
数特性例を示す図である。
この例では、受光素子チップと前置増幅チップとのハ
イブリッド集積に十分な配線長1=1.5mmを設定した。
配線幅W=15μmの場合(図中)、共振周波数が約30
GHzと高いため、電気素子・光素子混載回路の遮断特性
と重ね合わさった周波数レスポンスには、約15GHzに−4
dB程度のディップが生じる。配線幅をW=15μmから10
μm、5μmと縮小していくと(図中→→)、マ
イクロストリップのインダクタンス増加によって、周波
数特性上のLC共振周波数が低周波側にシフトする。ま
た、配線幅縮小に伴なう配線抵抗増加によって共振鋭度
が低下する。
この結果、特性では、±1dB以内の優れた周波数レ
スポンスが25GHzまで容易に得られる。なお、配線材料
を変更することによって、配線抵抗を変化させ、共振鋭
度を低下させるようにしてもよい。
また、上記実施例においては、光素子部Dと負荷抵抗
R1との間を、基板9に形成されたマイクロストリップで
接続し、このマイクロストリップの特性によって光受信
回路の帯域を伸張する場合について説明したが、この代
りに、負荷抵抗Rlと前置増幅器PAとの間等を、基板9に
形成されたマイクロストリップで接続し、このマイクロ
ストリップの特性によって光受信回路の帯域を伸張する
ようにしてもよい。
第4図(2)は、上記実施例において、導電性基板9a
にメタル基板を、絶縁層5にSiO2(層厚d=1μm)
を、配線層4にアルミニュウム(層厚d=5000オングス
トローム)を用いた場合のハイブリッド型光発信回路の
周波数特性例を示す図である。
この場合も、発光素子チップと駆動回路チップとのハ
イブリッド集積に十分な配線長1=1.5mmを設定してあ
る。配線幅W=15μm、10μm、5μmの全ての場合
(図中)について±1dB以内の優れた周波数レス
ポンスが25GHz以上の帯域にわたって容易に得られる。
第4図(3)は、発光素子自体が共振状の特性を持
ち、これが無視できない場合におけるハイブリッド型光
発信回路の周波数特性例を示す図である。
導電性基板9aにメタル基板を、絶縁層5にSiO2(層厚
d=1μm)を、配線4にアルミニュウム(層厚d=50
00オームストロング)を用い、発光素子チップと駆動回
路チップとのハイブリッド集積に十分な配線長1=1.5m
mを設定した。配線幅をW=10μm、20μm、30μmと
拡大していくと(図中→→)、電気素子・光素子
混載回路の共振ピークがつぶれ、幅をW=20μmとした
場合(図中)、±1dB以内の優れた周波数レスポンス
が13GHzの帯域にわたって容易に得ることができる。
一方、モノリシック型受信回路の場合、従来の配線容
量低減の観点から、マイクロストリップ寸法を縮小して
も、第12図(1)の特性(配線長l=50μm×幅W=
10μm)に示すように、−3dB帯域は高々17GHZ程度にし
かならない。ところが第5図(1a)に示すように、配線
長l=200、400、600μmと延長すると(図中→→
)、マイクロストリップのインダクタンスによって、
周波数レスポンスに共振ピークが発生する。たとえば配
線長l=400μmの場合、約30GHzに共振周波数を持つ特
性になる。この場合、共振ピークは約3dB程の高さで
あり、これを低くするために、さらに配線厚の調整を行
なう。第5図(1b)に示すように配線厚d=500/2500、
500/1000、500/500オングストローム(Ti/Au二層配線の
場合)と変えて抵抗を増していくと(図中→→
)、共振鋭度の低下により共振ピークが次第にブロー
ドになる。
この結果、特性では35GHzまで±1dB以内、特性で
は32GHzまで±0.5dB以内の優れた周波数レスポンスを容
易に得ることができる。なお、配線材料を変更すること
によって配線抵抗を変化させ、共振鋭度を低下させるよ
うにしてもよい。
また、上記実施例において、光素子部Dと負荷抵抗Rl
との間のマイクロストリップの特性によって光受信回路
の帯域を伸張する場合について説明したが、負荷抵抗Rl
と前置増幅器PAとの間等のマイクロストリップの特性に
よって光受信回路の帯域を伸張するようにしてもよい。
第5図(2a)、(2b)は、上記実施例におけるモノリ
シック型光発信回路の周波数特性を示す図である。
この場合も、第5図(1a)、(1b)のモノリシック型
光受信回路の場合と同様な手順によって特性を伸張で
き、たとえば特性では28GHzまで±1dB以内、特性で
は25GHzまで±0.5dB以内の優れた周波数レスポンスを容
易に得られる。
なお、発光素子自体が共振状の特性を持ち、これが無
視できない場合、第4図(3)のハイブリッド型光発信
回路の場合と同様の手順によって周波数特性の伸張がで
きる。
次に、モノリシック型の場合の具体的な実施形態につ
いて説明する。
従来のモノリシック型光発信回路では、第6図(3)
に示すように、接地層6は、半導体基板裏面のみに置か
れ、半導体基板5a自体が絶縁層に対応する。このような
構造では、半導体基板5aの構造、寸法、材料を調整しよ
うとしても、配線の電気特性調整範囲が限定される。
ところで、第6図(1)に示すように、半導体基板素
子表面に誘電体層を絶縁層5として挿入し、その上に配
線層4を置く構造を採用すると、配線層4のインダクタ
ンス性を高めるのに有効である。第6図(2)に示すよ
うに、配線層4の上に絶縁層5、絶縁層5の上に接地層
6を置く構造を採用すると、配線層4の容量性を高める
のに有効である。
第6図(1)、(2)に示す構造においては、絶縁層
5の構造、寸法、材料の自由度が高く、したがって配線
の電気特性調整範囲を、従来の配線構造よりも広くとる
ことができる。また、この構造を光素子単体に適用して
も有効である。
すなわち、上記実施例においては、配線の構造、寸法
(長さ、幅、厚さ)、材料を調整することによって、共
振周波数と共振鋭度とを任意に設定できるので、周波数
特性を伸張することができる。また、配線の構造等を調
整することによって、配線により生じる配線抵抗を任意
に設定できるので、電気素子・光素子混載回路の共振特
性を適度な共振鋭度に調整でき、周波数特性を伸張でき
る。さらに、配線の構造等を調整することによって、任
意の遮断周波数を設定できるので、周波数特性を伸張す
ることができる。このように周波数特性を伸張する場
合、低周波領域に悪影響を及ぼすことがない。
また、実際に製造される素子の特性は設計値からずれ
る場合が多く、このような場合、ハイブリッド型回路で
は、個別素子が出来上がった後にその特性を測定し、配
線で特性を補償することが容易であるので、光受信回路
や光発信回路の製造歩留りも向上する。なお、ハイブリ
ッド型回路の配線は、モノリシック型回路の内部配線の
ような素子プロセスによる材料、寸法、構造の制約が少
なく、任意の材料、寸法、構造を選ぶことができるの
で、配線による特性調整の幅を広くとることができる。
さらに、上記実施例において、基板上に形成された配
線を使用するので、ワイヤ等の空中配線を使用する従来
例とは異なり、電気特性を調整するための構造、寸法
(長さ、幅、厚さ)、材料の調整を厳密かつ容易に行な
うことができる。
なお、光発信回路の信号変調用に半導体MQW導波路等
の外部変調器を用いる場合でも、上記配線による周波数
特性伸張法および具体的な実施形態が有効である。
[発明の効果] 本発明によれば、電気素子チップと光素子チップ、ま
たは電気素子部と光素子部を接続する配線の構造、寸
法、材料を調整するだけで、光受信回路や光発信回路の
周波数帯域を容易に伸張することができるという効果を
奏する。
【図面の簡単な説明】
第1図、第2図、第3図は、本発明の実施例を示す図で
あり、ハイブリッド型電気素子・光素子混載モジュール
に関する配線形態図である。 第4図、第5図は、上記実施例における周波数伸張法の
シミュレーションを示す図である。 第6図(1)、(2)は、本発明の他の実施例を示す図
であり、モノリシック型電気素子・光素子混載モジュー
ルに関する配線形態図である。 第6図(3)は、従来のモノリシック型回路の配線形態
の一例を示す図である。 第7図は、従来のハイブリッド型電気素子・光素子混載
モジュールの一例を示す図である。 第8図は、従来のモノリシック型電気素子・光素子混載
モジュールの一例を示す図である。 第9図は、従来のハイブリッド型光受信/発信回路構成
の一例を示す図である。 第10図(1)は、従来のハイブリッド型光受信回路の等
価回路を示す図である。 第10図(2)、(3)は、従来のハイブリッド型光発信
回路の等価回路を示す図である。 第10図(4)は、ワイヤの等価回路を示す図である。 第11図は、従来のハイブリッド型電気素子・光素子混載
モジュールにおける周波数伸張法のシュミレーションを
示す図である。 第12図は、従来のモノリシック型電気素子・光素子混載
モジュールにおいて、配線寸法を小さくした場合と空中
配線を施した場合の効果のシュミレーションを示す図で
ある。 1……電気素子チップ(モノリシック集積素子の電気素
子部)、 2……光素子チップ(モノリシック集積回路の光素子
部)、 3……ワイヤ、 4……配線層、 5……絶縁層、 6……接地層、 7……コンタクトホール、 8……突起状電極、 9……絶縁性基板、 9a……導電性基板、 10……パッケージ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭60−160665(JP,U) 実開 昭62−51763(JP,U) 実開 昭62−152448(JP,U) 実開 昭63−52301(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 27/14 - 27/15 H01L 21/3205 - 21/3213 H01L 29/762 - 29/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】電気素子・光素子混載回路の周波数特性上
    に遮断特性を有するときに、電気素子と光素子とを接続
    する配線の構造、寸法または材料によって、上記周波数
    特性上に共振特性を生じさせ、共振周波数と共振鋭度と
    を調整し、一方、上記周波数特性上に共振特性を有する
    ときに、上記配線の構造、寸法または材料によって、上
    記共振特性の共振鋭度を低下させ、上記周波数特性上に
    遮断特性を生じさせ、上記遮断周波数を調整することを
    特徴とする電気素子・光素子混載回路の周波数特性伸張
    法。
JP1305630A 1989-11-24 1989-11-24 電気素子・光素子混載回路の周波数特性伸張法 Expired - Lifetime JP2802375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1305630A JP2802375B2 (ja) 1989-11-24 1989-11-24 電気素子・光素子混載回路の周波数特性伸張法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1305630A JP2802375B2 (ja) 1989-11-24 1989-11-24 電気素子・光素子混載回路の周波数特性伸張法

Publications (2)

Publication Number Publication Date
JPH03165567A JPH03165567A (ja) 1991-07-17
JP2802375B2 true JP2802375B2 (ja) 1998-09-24

Family

ID=17947443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1305630A Expired - Lifetime JP2802375B2 (ja) 1989-11-24 1989-11-24 電気素子・光素子混載回路の周波数特性伸張法

Country Status (1)

Country Link
JP (1) JP2802375B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010193229A (ja) * 2009-02-19 2010-09-02 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプおよびトランスインピーダンスアンプ接続回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160665U (ja) * 1984-04-04 1985-10-25 キヤノン株式会社 撮像素子構体
JPS6251763U (ja) * 1985-09-19 1987-03-31
JPS62152448U (ja) * 1986-03-20 1987-09-28
JPS6352301U (ja) * 1986-09-22 1988-04-08

Also Published As

Publication number Publication date
JPH03165567A (ja) 1991-07-17

Similar Documents

Publication Publication Date Title
US5752182A (en) Hybrid IC
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
EP0592002A2 (en) Microwave integrated circuit
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
US5677570A (en) Semiconductor integrated circuit devices for high-speed or high frequency
JPH05266808A (ja) 空中経路によって補償されたマイクロ波装置
JP2003163310A (ja) 高周波半導体装置
EP0996188A2 (en) Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator
JP2788838B2 (ja) 高周波集積回路
JP2802375B2 (ja) 電気素子・光素子混載回路の周波数特性伸張法
US6884656B2 (en) Semiconductor device having a flip-chip construction
US5399906A (en) High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator
JP3916072B2 (ja) 交流結合回路
JP2650871B2 (ja) ハイブリッドic
JPH11195731A (ja) 半導体装置
JP2914345B2 (ja) フリップチップ型半導体装置
JPH06252208A (ja) 半導体集積回路装置
JP3048992B2 (ja) Mmicモジュール
JPS6271301A (ja) マイクロ波集積回路装置
JP3769388B2 (ja) 光半導体装置
JPH11346105A (ja) マイクロ波平面回路
JP2003110049A (ja) 高周波icパッケージ、高周波icパッケージを使用する高周波ユニット及び、その製造方法
JP2001284490A (ja) 高周波接地構造
JP3481353B2 (ja) 集積回路用基板およびその製造方法
JPH05211279A (ja) 混成集積回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070717

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12