JP3916072B2 - 交流結合回路 - Google Patents

交流結合回路 Download PDF

Info

Publication number
JP3916072B2
JP3916072B2 JP2003027498A JP2003027498A JP3916072B2 JP 3916072 B2 JP3916072 B2 JP 3916072B2 JP 2003027498 A JP2003027498 A JP 2003027498A JP 2003027498 A JP2003027498 A JP 2003027498A JP 3916072 B2 JP3916072 B2 JP 3916072B2
Authority
JP
Japan
Prior art keywords
signal line
coupling circuit
die cap
terminal
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003027498A
Other languages
English (en)
Other versions
JP2004241924A (ja
Inventor
智和 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2003027498A priority Critical patent/JP3916072B2/ja
Priority to US10/771,166 priority patent/US7196909B2/en
Publication of JP2004241924A publication Critical patent/JP2004241924A/ja
Application granted granted Critical
Publication of JP3916072B2 publication Critical patent/JP3916072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2007—Filtering devices for biasing networks or DC returns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10643—Disc shaped leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、交流結合回路に関し、より詳細には、高周波信号回路において、キャパシタを用いて回路素子を結合する交流結合回路に関する。
【０００２】
【従来の技術】
従来、広帯域の光通信システム、ＧＨｚ帯を用いる移動通信システムなどの普及により、高周波の電気信号を扱う回路が増えている。このような回路は、高周波ノイズの漏洩を防止するとともに、外来雑音の影響を低減するために金属ケースに収められている。金属ケース内部には、光送受信器などのモジュール素子、増幅器などの回路素子を実装するセラミック基板、ベアチップの集積回路などが実装されている。
【０００３】
高周波信号を扱う回路においては、マイクロストリップ線路、コプレナー線路などの伝送線路、チップ型の回路素子が用いられている。増幅器などの能動型の回路素子は、入出力の直流レベルがそれぞれ異なるために、これら回路素子の結合には、交流結合が用いられている。交流結合は、一般的に、回路素子を接続する伝送線路にカップリング・コンデンサと呼ばれるチップコンデンサやダイキャップなどの容量素子を実装することにより行う。
【０００４】
【発明が解決しようとする課題】
図１に、従来のカップリング・コンデンサの実装方法を示す。金属ケース内部に収められたセラミック基板１１と、ベアチップＩＣ１２とを示している。セラミック基板１１には、信号線２１と、所定の間隔をおいて信号線２１の両側に設置されたアース面２２ａ，２２ｂとからなるコプレナー線路が形成されている。信号線２１に切り込みを入れ、チップコンデンサ２３を実装することにより、交流結合回路を構成している。セラミック基板１１とベアチップＩＣ１２とは、金ワイヤ２４ａ〜２４ｃで接続されている。
【０００５】
このような交流結合回路においては、信号線２１とチップコンデンサ２３との接合部においてインピーダンスの不整合が生じ、高周波帯域では、信号の劣化、損失、反射という問題があった。
【０００６】
また、セラミック基板１１とベアチップＩＣ１２とは、一般的に、２００μｍ程度の間隔をあける必要があり、金ワイヤ２４ａ〜２４ｃの長さは、４００〜５００μｍに達する。例えば、幅５０μｍ、厚さ２０μｍのリボンワイヤを用いた場合には、２００ｐＨ程度のインダクタンス成分を有することになる。このインダクタンス成分とベアチップＩＣ１２の入力キャパシタンスとによる共振現象によって、高周波帯域の信号が劣化、損失を生じるという問題もあった。
【０００７】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、交流結合回路において、高周波信号の劣化、損失、反射を低減するための交流結合回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、ベアチップＩＣと基板上に形成された信号線とを、交流結合にて接続するための交流結合回路において、前記信号線上に載置することにより一方の端子が接続され、前記信号線の基板端部からはみ出して載置され、および他方の端子が前記ベアチップＩＣとワイヤで接続されたダイキャップと、前記一方の信号線と前記他方の端子との間に接続されたチップコンデンサとを備えたことを特徴とする。
【００１１】
この構成によれば、交流結合回路をセラミック基板の端部に配置したので、分布定数回路と集中定数回路との接続点の数を減らすことができる。さらに、ワイヤの長さを極力短くすることができ、ワイヤによるインダクタンス成分を低減して、高周波帯域における信号の劣化、損失を低減することができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の交流結合回路において、前記他方の端子に接続され、バイアス電圧を供給するインダクタをさらに備えたことを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１または２に記載の前記ダイキャップは、前記基板と前記ベアチップＩＣとの間に充填された非伝導性樹脂と、前記基板端部との間で傾斜を有することを特徴とする。
【００１６】
請求項４に記載の発明は、請求項１、２または３に記載の交流結合回路において、前記ダイキャップの両側の基板上に載置され、アースに接続された金属ブロックをさらに備えたことを特徴とする。
【００１７】
この構成によれば、ダイキャップと金属ブロックとの間隔を調整することにより、インピーダンスの不整合を改善することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１９】
図２に、本発明の一実施形態にかかるカップリング・コンデンサの実装方法を示す。図２（ａ）は、金属ケース内部に収められたセラミック基板３１の平面図であり、図２（ｂ）は側面図である。セラミック基板３１には、信号線４１と、所定の間隔をおいて信号線４１の両側に設置されたアース面４２ａ，４２ｂとからなるコプレナー線路が形成されている。信号線４１ａの端部に、ダイキャップ４４の一方の端子が接続され、ダイキャップ４４の他方の端子と信号線４１ｂとが金ワイヤ４５で接続されている。また、信号線４１ａとダイキャップ４４の他方の端子との間に、チップコンデンサ４３を実装することにより、交流結合回路を構成している。
【００２０】
図２に示したように、ダイキャップ４４は、板状の容量素子であり、相対的に静電容量の小さい容量素子である。板の上面と下面に接続端子を有し、下面の端子と基板上の信号線とを、半田などにより接続し、上面の端子と信号線または回路素子とをワイヤにより接続する。一方、チップコンデンサ４３は、ダイ形状の容量素子であり、相対的に静電容量の大きい容量素子である。対向する側面に設けられた接続端子と基板上の信号線とを、半田などにより接続する。
【００２１】
図３に、交流結合回路の等価回路を示す。静電容量の大きなチップコンデンサ４３と静電容量の小さなダイキャップ４４とを、並列に接続した構成となる。低周波領域をチップコンデンサ４３で、高周波領域をダイキャップ４４でカバーすることにより、広帯域な交流結合回路を実現することができる。
【００２２】
このとき、信号線４１の幅が、チップコンデンサ４３の幅と等しくなるように、コプレナー線路を構成することにより、信号線４１とチップコンデンサ４３との接合部におけるインピーダンスの不整合を、低減することができる。図２の構成においては、チップコンデンサ４３として、いわゆる０６０３型（６００×３００μｍ）部品を用い、信号線４１の幅３００μｍ、信号線４１とアース面４２との間隔２００μｍとした。ダイキャップ４４は、３８０μｍ角である。なお、ダイキャップ４４の幅も、信号線４１の幅とチップコンデンサ４３の幅と等しくできれば、さらにインピーダンスの不整合を低減することができる。
【００２３】
図４に、交流結合回路の反射特性を示す。図４（ａ）は、従来の交流結合回路の反射特性であり、図４（ｂ）は、本実施形態にかかる交流結合回路の反射特性である。図１、図２（ａ）に示したセラミック基板について、Ｓパラメータ（Ｓ１１）を測定した結果である。本実施形態の交流結合回路では、周波数３０ＧＨｚ以下の広帯域にわたって、反射特性が改善されているのがわかる。
【００２４】
図５に、本発明の第１の実施形態にかかる交流結合回路を示す。図５（ａ）は、金属ケース３３内部に収められたセラミック基板３１と、ベアチップＩＣ３２とを示した平面図であり、図５（ｂ）は側面図である。セラミック基板３１には、信号線４１と所定の間隔をおいて信号線４１の両側に設置されたアース面４２ａ，４２ｂとからなるコプレナー線路が形成されている。信号線４１の端部に、ダイキャップ４４の一方の端子が接続され、ダイキャップ４４の他方の端子とベアチップＩＣ３２とが金ワイヤ４５ａで接続されている。
【００２５】
また、信号線４１とダイキャップ４４の他方の端子との間に、チップコンデンサ４３を実装することにより、交流結合回路を構成している。信号線と回路素子との接続、信号線と金ワイヤとの接続は、分布定数回路と集中定数回路との接続点となり、インピーダンスの不整合が起こりやすい。そこで、本実施形態では、交流結合回路をセラミック基板の端部に配置して、このような接続点の数を減らしている。
【００２６】
図６に、本発明の第２の実施形態にかかる交流結合回路を示す。図６（ａ）は、金属ケース３３内部に収められたセラミック基板３１ａ，３１ｂと、ベアチップＩＣ３２とを示した平面図であり、図６（ｂ）は側面図である。セラミック基板３１ａには、信号線４１と所定の間隔をおいて信号線４１の両側に設置されたアース面４２ａ，４２ｂとからなるコプレナー線路が形成されている。信号線４１の端部に、ダイキャップ４４の一方の端子が接続され、ダイキャップ４４の他方の端子とベアチップＩＣ３２とが金ワイヤ４５ａで接続されている。また、信号線４１とダイキャップ４４の他方の端子との間に、チップコンデンサ４３を実装することにより、交流結合回路を構成している。
【００２７】
ダイキャップ４４は、セラミック基板３１ａの端部から、はみ出して実装されている。上述したように、セラミック基板とベアチップＩＣとの間隔は２００μｍ程度あるが、本実施形態によれば、ダイキャップ４４とベアチップＩＣ３２とを近づけることができるので、金ワイヤ４５ａの長さを極力短くすることができる。従って、金ワイヤ４５ａによるインダクタンス成分を低減して、高周波帯域における信号が劣化、損失を低減することができる。
【００２８】
なお、ダイキャップ４４に金ワイヤ４５ａをボンディングする際の荷重を逃がすために、セラミック基板３１ａとベアチップＩＣ３２との間に、非伝導性の樹脂４６を充填する。
【００２９】
図７に、本発明の第３の実施形態にかかる交流結合回路を示す。金属ケース３３内部に収められたセラミック基板３１と、ベアチップＩＣ３２とを示した側面図である。信号線４１の端部に、ダイキャップ４４の一方の端子が接続され、ダイキャップ４４の他方の端子とベアチップＩＣ３２とが金ワイヤ４５で接続されている。また、信号線４１とダイキャップ４４の他方の端子との間に、チップコンデンサ４３を実装することにより、交流結合回路を構成している。
【００３０】
ダイキャップ４４は、セラミック基板３１ａの端部から、はみ出して実装され、セラミック基板３１の端部と非伝導性の樹脂４６との間で傾斜を有している。本実施形態によれば、セラミック基板３１とベアチップＩＣ３２との高さが異なる場合に、ダイキャップ４４とベアチップＩＣ３２とをさらに近づけることができる。
【００３１】
図８に、本発明の第４の実施形態にかかる交流結合回路を示す。金属ケース内部に収められたセラミック基板３１と、ベアチップＩＣ３２とを示した平面図である。セラミック基板３１には、信号線４１と所定の間隔をおいて信号線４１の両側に設置されたアース面４２ａ，４２ｂとからなるコプレナー線路が形成されている。信号線４１の端部に、ダイキャップ４４の一方の端子が接続され、ダイキャップ４４の他方の端子とベアチップＩＣ３２とが金ワイヤ４５ａで接続されている。ダイキャップ４４は、セラミック基板３１の端部から、はみ出して実装されている。また、信号線４１とダイキャップ４４の他方の端子との間に、チップコンデンサ４３を実装することにより、交流結合回路を構成している。
【００３２】
図２を参照して説明したように、交流結合回路を構成する部分では、インピーダンスの不整合を生じる。そこで、ダイキャップ４４の両側のアース面４２ａ，４２ｂに、金属ブロック４７ａ，４７ｂを実装する。コプレナー線路は、信号線の幅と、信号線とアース面との間隔により線路特性が決まるので、ダイキャップ４４と金属ブロック４７ａ，４７ｂとの間隔を調整することにより、インピーダンスの不整合を改善することができる。
【００３３】
図９に、本発明の第５の実施形態にかかる交流結合回路を示す。図９（ａ）は、金属ケース内部に収められたセラミック基板３１と、ベアチップＩＣ３２とを示した平面図である。図９（ｂ）に、等価回路を示す。セラミック基板３１には、信号線４１と所定の間隔をおいて信号線４１の両側に設置されたアース面４２ａ，４２ｂとからなるコプレナー線路が形成されている。信号線４１の端部に、ダイキャップ４４の一方の端子が接続され、ダイキャップ４４の他方の端子とベアチップＩＣ３２とが金ワイヤ４５ａで接続されている。ダイキャップ４４は、セラミック基板３１の端部から、はみ出して実装されている。また、信号線４１とダイキャップ４４の他方の端子との間に、チップコンデンサ４３を実装することにより、交流結合回路を構成している。
【００３４】
ダイキャップ４４には、バイアス電圧を供給するために、電源Ｖｄｄに接続されたインダクタ４８が接続されている。このような構成は、バイアスＴ回路と呼ばれ、ベアチップＩＣ３２の出力信号に、直流バイアス電圧を加えることができる。本実施形態によれば、分布定数回路と集中定数回路との接続点の数を減らして構成することができる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、信号線上に載置することにより一方の端子が接続され、信号線の基板端部からはみ出して載置され、および他方の端子がベアチップＩＣとワイヤで接続されたダイキャップと、一方の信号線と他方の端子との間に接続されたチップコンデンサとを備えたので、低周波領域をチップコンデンサで、高周波領域をダイキャップでカバーすることにより、広帯域な交流結合回路を実現することができ、分布定数回路と集中定数回路との接続点の数を減らすことにより、高周波信号の劣化、損失、反射を低減することが可能となる。
【図面の簡単な説明】
【図１】従来のカップリング・コンデンサの実装方法を示す平面図である。
【図２】本発明の一実施形態にかかるカップリング・コンデンサの実装方法を示す図である。
【図３】本発明の一実施形態にかかる交流結合回路の等価回路を示す図である。
【図４】本発明の一実施形態にかかる交流結合回路の反射特性を示す図である。
【図５】本発明の第１の実施形態にかかる交流結合回路を示す図である。
【図６】本発明の第２の実施形態にかかる交流結合回路を示す図である。
【図７】本発明の第３の実施形態にかかる交流結合回路を示す側面図である。
【図８】本発明の第４の実施形態にかかる交流結合回路を示す平面図である。
【図９】本発明の第５の実施形態にかかる交流結合回路を示す図である。
【符号の説明】
１１，３１ セラミック基板
１２，３２ ベアチップＩＣ
２１，４１ 信号線
２２，４２ アース面
２３，４３ チップコンデンサ
２４，４５ 金ワイヤ
３３ 金属ケース
４４ ダイキャップ
４６ 樹脂
４７ 金属ブロック
４８ インダクタ

Claims (4)

  1. ベアチップＩＣと基板上に形成された信号線とを、交流結合にて接続するための交流結合回路において、
    前記信号線上に載置することにより一方の端子が接続され、前記信号線の基板端部からはみ出して載置され、および他方の端子が前記ベアチップＩＣとワイヤで接続されたダイキャップと、
    前記一方の信号線と前記他方の端子との間に接続されたチップコンデンサと
    を備えたことを特徴とする交流結合回路。
  2. 前記他方の端子に接続され、バイアス電圧を供給するインダクタをさらに備えたことを特徴とする請求項１に記載の交流結合回路。
  3. 前記ダイキャップは、前記基板と前記ベアチップＩＣとの間に充填された非伝導性樹脂と、前記基板端部との間で傾斜を有することを特徴とする請求項１または２に記載の交流結合回路。
  4. 前記ダイキャップの両側の基板上に載置され、アースに接続された金属ブロックをさらに備えたことを特徴とする請求項１、２または３に記載の交流結合回路。
JP2003027498A 2003-02-04 2003-02-04 交流結合回路 Expired - Fee Related JP3916072B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003027498A JP3916072B2 (ja) 2003-02-04 2003-02-04 交流結合回路
US10/771,166 US7196909B2 (en) 2003-02-04 2004-02-04 AC coupling circuit having a large capacitance and a good frequency response

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003027498A JP3916072B2 (ja) 2003-02-04 2003-02-04 交流結合回路

Publications (2)

Publication Number Publication Date
JP2004241924A JP2004241924A (ja) 2004-08-26
JP3916072B2 true JP3916072B2 (ja) 2007-05-16

Family

ID=32955210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003027498A Expired - Fee Related JP3916072B2 (ja) 2003-02-04 2003-02-04 交流結合回路

Country Status (2)

Country Link
US (1) US7196909B2 (ja)
JP (1) JP3916072B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777295B2 (ja) * 2007-04-27 2011-09-21 株式会社豊田中央研究所 半導体チップ実装基板
WO2009119443A1 (ja) * 2008-03-27 2009-10-01 日本電気株式会社 高周波基板および高周波モジュール
JP4962454B2 (ja) * 2008-09-09 2012-06-27 三菱電機株式会社 伝送線路基板
TWI470752B (zh) * 2011-12-09 2015-01-21 Univ Nat Taipei Technology 應用於電子元件之電容式連接結構
JP5950764B2 (ja) * 2012-08-30 2016-07-13 三菱電機株式会社 プリント配線板
US9978698B1 (en) * 2017-01-25 2018-05-22 Raytheon Company Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US496503A (en) * 1893-05-02 Horse-collar
US11034A (en) * 1854-06-06 collyee
US446402A (en) * 1891-02-10 wyman
US2159753A (en) * 1935-05-10 1939-05-23 Telefunken Gmbh Receiver noise quieting circuits
JPS6271301A (ja) 1985-09-25 1987-04-02 Matsushita Electric Ind Co Ltd マイクロ波集積回路装置
JPH02159753A (ja) 1988-12-13 1990-06-19 Nec Corp 半導体装置
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
JPH0446402A (ja) 1990-06-13 1992-02-17 Matsushita Electric Ind Co Ltd マイクロ波集積回路装置
JPH0496503A (ja) 1990-08-14 1992-03-27 Toshiba Corp マイクロ波半導体装置
US5235602A (en) * 1991-06-11 1993-08-10 International Business Machines Corporation Synchronous/asynchronous i/o channel check and parity check detector
JP3132877B2 (ja) 1992-02-13 2001-02-05 アンリツ株式会社 伝送線路
US5444600A (en) * 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
JPH0851179A (ja) 1994-08-08 1996-02-20 Sanyo Electric Co Ltd 集積回路装置およびリードフレーム
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US6271301B1 (en) * 1997-08-15 2001-08-07 Teknor Apex Company Polyvinyl chloride elastomers
JPH1188016A (ja) 1997-09-05 1999-03-30 Japan Radio Co Ltd トリプレート型平面アンテナ
JPH11346101A (ja) 1998-05-29 1999-12-14 Murata Mfg Co Ltd 半導体スイッチ及びその製造方法
JPH11346480A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd インバータ装置
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
US6661554B2 (en) * 2001-08-23 2003-12-09 Cyoptics (Israel) Ltd. Biasing of an electro-optical component
US6791159B2 (en) * 2002-06-03 2004-09-14 Sumitomo Electric Industries, Ltd. Optical module
US8051179B2 (en) * 2006-02-01 2011-11-01 Oracle America, Inc. Distributed session failover

Also Published As

Publication number Publication date
US20040223306A1 (en) 2004-11-11
US7196909B2 (en) 2007-03-27
JP2004241924A (ja) 2004-08-26

Similar Documents

Publication Publication Date Title
US7355491B2 (en) Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package
US6424223B1 (en) MMIC power amplifier with wirebond output matching circuit
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
US8170629B2 (en) Filter having impedance matching circuits
JP4290314B2 (ja) 高周波回路及びそれを実装したモジュール、通信機
JP3916072B2 (ja) 交流結合回路
JP3850325B2 (ja) マイクロ波集積回路
US7046100B2 (en) Direct current cut structure
JPH04113648A (ja) 半導体装置及びその評価方法
JP4479168B2 (ja) 光モジュール
KR101262372B1 (ko) 임피던스 매칭수단
JP2004112143A (ja) 高周波信号用導体の接続構造、および半導体集積回路パッケージ
JP5720261B2 (ja) 電子回路及び送受信システム
JP4329702B2 (ja) 高周波デバイス装置
KR101938227B1 (ko) 도파관 패키지
JP2001284490A (ja) 高周波接地構造
JP2002184898A (ja) 高周波モジュール
JP2001274285A (ja) リード端子
CN116417892A (zh) 一种封装结构及光模块
TWI470752B (zh) 應用於電子元件之電容式連接結構
JP2004186606A (ja) 高周波用パッケージの実装構造
JP2541336B2 (ja) 集積回路装置の接続方法
JP2001177012A (ja) 高周波用配線基板
JP2000165114A (ja) 伝送線路の接続構造およびそれを用いた電子装置
JP2016134903A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees