JP2800956B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2800956B2 JP2800956B2 JP5181792A JP5181792A JP2800956B2 JP 2800956 B2 JP2800956 B2 JP 2800956B2 JP 5181792 A JP5181792 A JP 5181792A JP 5181792 A JP5181792 A JP 5181792A JP 2800956 B2 JP2800956 B2 JP 2800956B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- additional capacitance
- interlayer insulating
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 35
- 239000011159 matrix material Substances 0.000 title claims description 26
- 239000010408 film Substances 0.000 claims description 65
- 239000011229 interlayer Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 29
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910001080 W alloy Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス液晶表示装置等に用いられるアクティブマトリク
ス基板の製造方法に関するものである。
リクス液晶表示装置等に用いられるアクティブマトリク
ス基板の製造方法に関するものである。
【０００２】
【従来の技術】近年、液晶等を表示媒体として用いたア
クティブマトリクス表示装置が、活発に研究されてい
る。中でも、液晶を用いたアクティブマトリクス型の表
示装置は平面ディスプレイとして研究され、その成果も
着実に上がっている。このようなアクティブマトリクス
型液晶表示装置は、絵素電極、薄膜トランジスタ（ＴＦ
Ｔ）等が形成されたアクティブマトリクス基板と、対向
電極が形成された対向基板と、これらを対向させた間に
封入された液晶層とによって構成されている。
クティブマトリクス表示装置が、活発に研究されてい
る。中でも、液晶を用いたアクティブマトリクス型の表
示装置は平面ディスプレイとして研究され、その成果も
着実に上がっている。このようなアクティブマトリクス
型液晶表示装置は、絵素電極、薄膜トランジスタ（ＴＦ
Ｔ）等が形成されたアクティブマトリクス基板と、対向
電極が形成された対向基板と、これらを対向させた間に
封入された液晶層とによって構成されている。
【０００３】特に、小型かつ高精細に設計されたアクテ
ィブマトリクス型液晶表示装置（ＬＣＤ）では、その設
計上、絵素の面積が小さくなるので、絵素電極及び対向
電極との間で形成されるコンデンサ容量が小さくなる。
従って、映像信号を必要な時間保持することが出来なく
なるという問題が生じる。加えて、絵素電極の電位に対
するバス配線の電位の変動が大きくなるという問題も生
じる。そこで、絵素電極と対向電極との容量不足を補う
ために付加容量が設けられる。
ィブマトリクス型液晶表示装置（ＬＣＤ）では、その設
計上、絵素の面積が小さくなるので、絵素電極及び対向
電極との間で形成されるコンデンサ容量が小さくなる。
従って、映像信号を必要な時間保持することが出来なく
なるという問題が生じる。加えて、絵素電極の電位に対
するバス配線の電位の変動が大きくなるという問題も生
じる。そこで、絵素電極と対向電極との容量不足を補う
ために付加容量が設けられる。
【０００４】図４は、付加容量を備えた従来のアクティ
ブマトリクス基板の絵素１個分の平面図を示し、図５は
そのアクティブマトリクス基板のＴＦＴ２５を通る断面
図（図４におけるＢ−Ｂ´に沿った断面図）である。こ
のアクティブマトリクス基板は、絶縁性基板１１上に、
チャネル層１２ａ、１２ｂ、ソース電極２３及びドレイ
ン電極２４を有する多結晶シリコンからなる半導体層３
０が形成されている。半導体層３０のチャネル層１２
ａ、１２ｂ以外の部分は、イオン注入法によるドーピン
グを行うことにより電気抵抗が低減されている。
ブマトリクス基板の絵素１個分の平面図を示し、図５は
そのアクティブマトリクス基板のＴＦＴ２５を通る断面
図（図４におけるＢ−Ｂ´に沿った断面図）である。こ
のアクティブマトリクス基板は、絶縁性基板１１上に、
チャネル層１２ａ、１２ｂ、ソース電極２３及びドレイ
ン電極２４を有する多結晶シリコンからなる半導体層３
０が形成されている。半導体層３０のチャネル層１２
ａ、１２ｂ以外の部分は、イオン注入法によるドーピン
グを行うことにより電気抵抗が低減されている。
【０００５】半導体層３０を覆って基板１１の上には、
ゲート絶縁膜１３が形成され、このゲート絶縁膜１３上
には、ｎ+またはｐ+のどちらか一方の多結晶Ｓｉからな
るゲート電極３ａ、３ｂおよび付加容量電極６が形成さ
れている。上述のドーピングは、このゲート電極３ａ、
３ｂをマスクとして行われる。ゲート電極３ａは、図１
に示すようにゲートバス配線１自身の一部からなり、ゲ
ート電極３ｂはゲートバス配線１から分岐した部分で構
成される。付加容量電極６は、図１に示すように帯状を
した付加容量共通配線８の一部であり、付加容量共通配
線８と絵素電極４との対向部分で付加容量が形成され
る。
ゲート絶縁膜１３が形成され、このゲート絶縁膜１３上
には、ｎ+またはｐ+のどちらか一方の多結晶Ｓｉからな
るゲート電極３ａ、３ｂおよび付加容量電極６が形成さ
れている。上述のドーピングは、このゲート電極３ａ、
３ｂをマスクとして行われる。ゲート電極３ａは、図１
に示すようにゲートバス配線１自身の一部からなり、ゲ
ート電極３ｂはゲートバス配線１から分岐した部分で構
成される。付加容量電極６は、図１に示すように帯状を
した付加容量共通配線８の一部であり、付加容量共通配
線８と絵素電極４との対向部分で付加容量が形成され
る。
【０００６】更に、ゲート電極３ａ及び３ｂを覆って基
板１１上の全面には、第１層間絶縁膜１４が形成されて
いる。第１層間絶縁膜１４には、スルーホール７ａ及び
７ｂが設けられている。スルーホール７ａの上には、ソ
ースバス配線２から分岐した金属層１０ａが形成されて
いる。更に、分岐した金属層１０ａとは、別に同時に形
成された金属層１０ｂが存在する。ソースバス配線２
は、スルーホール７ａを介してＴＦＴ２５のソース電極
２３に接続されている。ここで、ＴＦＴ２５は、ゲート
電極３ａ及び３ｂを有するデュアルゲートと呼ばれる構
造が用いられている。一方のコンタクトホール７ｂは、
ＴＦＴ２５のドレイン電極２４と金属層１０ｂとの間に
おける電気的接続を確実に行うためにＡｌなどの金属を
使用して埋められる。
板１１上の全面には、第１層間絶縁膜１４が形成されて
いる。第１層間絶縁膜１４には、スルーホール７ａ及び
７ｂが設けられている。スルーホール７ａの上には、ソ
ースバス配線２から分岐した金属層１０ａが形成されて
いる。更に、分岐した金属層１０ａとは、別に同時に形
成された金属層１０ｂが存在する。ソースバス配線２
は、スルーホール７ａを介してＴＦＴ２５のソース電極
２３に接続されている。ここで、ＴＦＴ２５は、ゲート
電極３ａ及び３ｂを有するデュアルゲートと呼ばれる構
造が用いられている。一方のコンタクトホール７ｂは、
ＴＦＴ２５のドレイン電極２４と金属層１０ｂとの間に
おける電気的接続を確実に行うためにＡｌなどの金属を
使用して埋められる。
【０００７】その上には、第２層間絶縁膜１７、遮光膜
１５、第３の層間絶縁膜１８及び絵素電極４がこの順に
形成されている。遮光膜１５と前記金属層１０ｂとは、
第２層間絶縁膜１７に設けたコンタクトホール９ｂを介
して接続される。遮光膜１５は、Ｔｉ−Ｗ合金などで形
成する。この遮光膜１５は、コンタクトホール７ｂを埋
めるＡｌ等の金属と、ＩＴＯ等からなる絵素電極４との
間におけるオーミックコンタクトを実現させる役割も担
っている。遮光膜１５と絵素電極４とは、第３の層間絶
縁膜１８に形成したコンタクトホール１６ｂを介して接
続される。
１５、第３の層間絶縁膜１８及び絵素電極４がこの順に
形成されている。遮光膜１５と前記金属層１０ｂとは、
第２層間絶縁膜１７に設けたコンタクトホール９ｂを介
して接続される。遮光膜１５は、Ｔｉ−Ｗ合金などで形
成する。この遮光膜１５は、コンタクトホール７ｂを埋
めるＡｌ等の金属と、ＩＴＯ等からなる絵素電極４との
間におけるオーミックコンタクトを実現させる役割も担
っている。遮光膜１５と絵素電極４とは、第３の層間絶
縁膜１８に形成したコンタクトホール１６ｂを介して接
続される。
【０００８】
【発明が解決しようとする課題】ところで、この従来基
板においては、ゲートバス配線１の１つがオン状態とな
った後、最初にオン状態となるソースバス配線２では、
このゲートバス配線１がオフ状態となるまでの時間が十
分に長いので、ソースバス配線２を送られる映像信号
が、絵素電極４及び付加容量電極６に余裕をもって書き
込まれる。しかし、最後にオン状態となるソースバス配
線２では、ゲートバス配線１がオフ状態となるまでの時
間が短いため、映像信号の書き込み時間が制約されると
いう問題がある。
板においては、ゲートバス配線１の１つがオン状態とな
った後、最初にオン状態となるソースバス配線２では、
このゲートバス配線１がオフ状態となるまでの時間が十
分に長いので、ソースバス配線２を送られる映像信号
が、絵素電極４及び付加容量電極６に余裕をもって書き
込まれる。しかし、最後にオン状態となるソースバス配
線２では、ゲートバス配線１がオフ状態となるまでの時
間が短いため、映像信号の書き込み時間が制約されると
いう問題がある。
【０００９】更に、付加容量共通配線８がｎ+の多結晶
Ｓｉで形成されているので抵抗が十分に小さいとは言え
ない。そのため、付加容量共通配線８を送られる信号は
遅延し、上述の制約された書き込み時間内に映像信号を
書き込むことができなくなり、絵素電極４に書き込まれ
た電位に変動が引き起こされるという問題もある。この
問題を、図６に基づいて説明する。
Ｓｉで形成されているので抵抗が十分に小さいとは言え
ない。そのため、付加容量共通配線８を送られる信号は
遅延し、上述の制約された書き込み時間内に映像信号を
書き込むことができなくなり、絵素電極４に書き込まれ
た電位に変動が引き起こされるという問題もある。この
問題を、図６に基づいて説明する。
【００１０】図６は、１つの絵素部分の等価回路図を示
す。ＴＦＴ３１のドレイン電極３２に接続された絵素電
極３３と、この絵素電極３３に対向し、かつ対向電極配
線が接続された対向電極３４との間では、液晶層を挟ん
で容量ＣLCが形成される。また、ＴＦＴ３１のドレイン
電極３２は、付加容量ＣSを介して付加容量共通配線に
接続されている。更に、ＴＦＴ３１のゲート電極３５及
びドレイン電極３２との間では容量Ｃgdが形成されてい
る。
す。ＴＦＴ３１のドレイン電極３２に接続された絵素電
極３３と、この絵素電極３３に対向し、かつ対向電極配
線が接続された対向電極３４との間では、液晶層を挟ん
で容量ＣLCが形成される。また、ＴＦＴ３１のドレイン
電極３２は、付加容量ＣSを介して付加容量共通配線に
接続されている。更に、ＴＦＴ３１のゲート電極３５及
びドレイン電極３２との間では容量Ｃgdが形成されてい
る。
【００１１】このとき、ＴＦＴのゲートバス配線にゲー
トオンの信号が送られると、ＴＦＴはオン状態となり、
ソースバス配線には映像信号Ｖdが書き込まれる。ここ
で、付加容量共通配線の信号伝達の時定数をτCS、絵素
電極への信号書き込み時間ＴONとすると、τCS《ＴONの
条件が満たされない場合には、付加容量ＣSへの充電が
不十分となり、絵素電極の電位が変動するという問題が
生じる。
トオンの信号が送られると、ＴＦＴはオン状態となり、
ソースバス配線には映像信号Ｖdが書き込まれる。ここ
で、付加容量共通配線の信号伝達の時定数をτCS、絵素
電極への信号書き込み時間ＴONとすると、τCS《ＴONの
条件が満たされない場合には、付加容量ＣSへの充電が
不十分となり、絵素電極の電位が変動するという問題が
生じる。
【００１２】ところで、ＴＦＴがオフ状態となり、τCS
に比べて十分に長い時間が経過した後における実際の表
示状態に対応する絵素電極の電位Ｖd´は、下記の１式
で表される。
に比べて十分に長い時間が経過した後における実際の表
示状態に対応する絵素電極の電位Ｖd´は、下記の１式
で表される。
【００１３】 Ｖd´＝Ｖd−｛Ｃgd／（Ｃgd＋ＣLC＋ＣS）・△Ｖg｝−ａ …（１） ここで、ΔＶgは、ＴＦＴのオン状態の時のゲート電位
とオフ状態の時のゲート電位との差である。ａは、書き
込み時間内に付加容量を十分充電できないために生じる
電位の変動を表し、下記の２式で示される。
とオフ状態の時のゲート電位との差である。ａは、書き
込み時間内に付加容量を十分充電できないために生じる
電位の変動を表し、下記の２式で示される。
【００１４】 ａ＝Ｖd・exp（−Ｔon／τCS）・｛ＣS／（Ｃgd＋ＣLC＋ＣS）｝ …（２） 上記１式における第２項は、ＴＦＴをオフ状態とするた
めにゲートバス配線の電圧が変動することによる絵素電
極の電位の変動を表す。書き込まれた映像信号によって
忠実な表示を行わせるためには、１式の第２項及び２式
のａの値を小さくしなければならない。１式の第２項の
値を小さくするためには、 Ｃgd《ＣLC＋ＣS …（３） が成り立つことが必要である。高精細のアクティブマト
リクス基板では絵素電極が、小さくＣLCが小さいので、
３式の条件を満たすにはある程度の大きさの付加容量Ｃ
Sが必要となる。
めにゲートバス配線の電圧が変動することによる絵素電
極の電位の変動を表す。書き込まれた映像信号によって
忠実な表示を行わせるためには、１式の第２項及び２式
のａの値を小さくしなければならない。１式の第２項の
値を小さくするためには、 Ｃgd《ＣLC＋ＣS …（３） が成り立つことが必要である。高精細のアクティブマト
リクス基板では絵素電極が、小さくＣLCが小さいので、
３式の条件を満たすにはある程度の大きさの付加容量Ｃ
Sが必要となる。
【００１５】このように付加容量ＣSは或る程度の大き
さが必要なので、ａの値を小さくするためには、 Ｔon《τCS …（４） が成り立つことが必要である。特に、駆動回路をＴＦＴ
アレイと同一の基板上に形成した小型かつ高精細のアク
ティブマトリクス基板では、上記４式の条件を満たすに
は困難が伴う。その理由を次に示す。
さが必要なので、ａの値を小さくするためには、 Ｔon《τCS …（４） が成り立つことが必要である。特に、駆動回路をＴＦＴ
アレイと同一の基板上に形成した小型かつ高精細のアク
ティブマトリクス基板では、上記４式の条件を満たすに
は困難が伴う。その理由を次に示す。
【００１６】ゲートバス配線の本数が多くなり、ゲー
トバス配線１本当たりに割り当てられる時間が短くな
る。
トバス配線１本当たりに割り当てられる時間が短くな
る。
【００１７】ドライバＩＣを実装する方式では、全て
のソースバス配線に同時に映像信号が出力されるので問
題ないが、パネルサンプルホールド方式を採用する場合
には、それぞれのソースバス配線に順次映像信号が出力
されるので、最後に書き込みが行われるソースバス配線
における書き込み時間が短くなる。
のソースバス配線に同時に映像信号が出力されるので問
題ないが、パネルサンプルホールド方式を採用する場合
には、それぞれのソースバス配線に順次映像信号が出力
されるので、最後に書き込みが行われるソースバス配線
における書き込み時間が短くなる。
【００１８】表示装置の高精細化に伴う開口率の低下
を防ぐため、配線の線幅を狭くする必要がある。そのた
め付加容量共通配線の抵抗が大きくなり、τCSを小さく
することができない。
を防ぐため、配線の線幅を狭くする必要がある。そのた
め付加容量共通配線の抵抗が大きくなり、τCSを小さく
することができない。
【００１９】絵素数が増加しても１絵素あたりの付加
容量共通電極の大きさを小さくすることができない。従
って、１本の付加容量共通配線に接続される付加容量の
総和が大きくなり、τCSを小さくすることができない。
容量共通電極の大きさを小さくすることができない。従
って、１本の付加容量共通配線に接続される付加容量の
総和が大きくなり、τCSを小さくすることができない。
【００２０】このような問題点の解決策として、付加容
量共通配線の両端に対向電極と同電位の電圧を印加する
ことが考えるが、それだけでは付加容量共通配線の抵抗
が十分に小さくならないために十分な解決策とは言えな
い。
量共通配線の両端に対向電極と同電位の電圧を印加する
ことが考えるが、それだけでは付加容量共通配線の抵抗
が十分に小さくならないために十分な解決策とは言えな
い。
【００２１】本発明はこのような問題点を解決するもの
であり、映像信号を送る配線の抵抗を小さくして信号遅
延を生じにくくできるアクティブマトリクス基板を提供
することを目的とする。
であり、映像信号を送る配線の抵抗を小さくして信号遅
延を生じにくくできるアクティブマトリクス基板を提供
することを目的とする。
【００２２】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、薄膜トランジスタ、付加容量電極及び付
加容量共通配線が形成された基板上に第１の層間絶縁膜
を介して形成された遮光膜と、該遮光膜上に第２の層間
絶縁膜を介して形成された絵素電極とを有し、該遮光膜
が、該第１の層間絶縁膜に形成されたコンタクトホール
を介して該付加容量共通配線に電気的に接続され、か
つ、該絵素電極が該第１の層間絶縁膜及び該第２の層間
絶縁膜に形成された各コンタクトホールを介して該薄膜
トランジスタに電気的に接続されており、そのことによ
り上記目的を達成できる。
リクス基板は、薄膜トランジスタ、付加容量電極及び付
加容量共通配線が形成された基板上に第１の層間絶縁膜
を介して形成された遮光膜と、該遮光膜上に第２の層間
絶縁膜を介して形成された絵素電極とを有し、該遮光膜
が、該第１の層間絶縁膜に形成されたコンタクトホール
を介して該付加容量共通配線に電気的に接続され、か
つ、該絵素電極が該第１の層間絶縁膜及び該第２の層間
絶縁膜に形成された各コンタクトホールを介して該薄膜
トランジスタに電気的に接続されており、そのことによ
り上記目的を達成できる。
【００２３】前記遮光膜は、Ｗ、Ｔｉ、Ｍｏ又はＴｉ−
Ｗ合金で形成してもよい。
Ｗ合金で形成してもよい。
【００２４】
【作用】本発明にあっては、遮光膜が、薄膜トランジス
タ、付加容量電極及び付加容量共通配線が形成された基
板上に第１の層間絶縁膜を介して形成されると共に、遮
光膜と付加容量共通配線とが第１の層間絶縁膜に設けた
コンタクトホールを介して電気的に接続されているの
で、遮光膜と付加容量共通配線とが並列接続された回路
構成となり、抵抗が小さくなる。
タ、付加容量電極及び付加容量共通配線が形成された基
板上に第１の層間絶縁膜を介して形成されると共に、遮
光膜と付加容量共通配線とが第１の層間絶縁膜に設けた
コンタクトホールを介して電気的に接続されているの
で、遮光膜と付加容量共通配線とが並列接続された回路
構成となり、抵抗が小さくなる。
【００２５】
【実施例】図３にアクティブマトリクス表示装置の平面
模式図を示す。
模式図を示す。
【００２６】この表示装置は、ガラス等の絶縁膜基板１
１上にゲート駆動回路５４、ソース駆動回路５５及びＴ
ＦＴアレイ部５３が形成されている。ＴＦＴアレイ部５
３には、ゲート駆動回路５４から延びる多数の平行する
走査線としてのゲートバス配線１が配されている。ソー
ス駆動回路５５からは信号線としての多数のソースバス
配線２がゲートバス配線１に直交して配設されている。
更に、ソースバス配線２と平行に、付加容量共通配線８
が配設されている。
１上にゲート駆動回路５４、ソース駆動回路５５及びＴ
ＦＴアレイ部５３が形成されている。ＴＦＴアレイ部５
３には、ゲート駆動回路５４から延びる多数の平行する
走査線としてのゲートバス配線１が配されている。ソー
ス駆動回路５５からは信号線としての多数のソースバス
配線２がゲートバス配線１に直交して配設されている。
更に、ソースバス配線２と平行に、付加容量共通配線８
が配設されている。
【００２７】２本のゲートバス配線１の間であって、ソ
ースバス配線２及び付加容量共通配線８で挟まれた矩形
の領域には、ＴＦＴ２５、絵素５７及び付加容量２７が
設けられている。ＴＦＴ２５のゲート電極はゲートバス
配線１に接続され、ソース電極はソースバス配線２に接
続されている。絵素５７は、ＴＦＴ２５のドレイン電極
に接続された絵素電極と対向基板上の対向電極との間
に、液晶が封入されて構成されている。また、付加容量
共通配線８は、対向電極と同じ電位の電極に接続されて
いる。
ースバス配線２及び付加容量共通配線８で挟まれた矩形
の領域には、ＴＦＴ２５、絵素５７及び付加容量２７が
設けられている。ＴＦＴ２５のゲート電極はゲートバス
配線１に接続され、ソース電極はソースバス配線２に接
続されている。絵素５７は、ＴＦＴ２５のドレイン電極
に接続された絵素電極と対向基板上の対向電極との間
に、液晶が封入されて構成されている。また、付加容量
共通配線８は、対向電極と同じ電位の電極に接続されて
いる。
【００２８】図１は本実施例のアクティブマトリクス基
板における絵素１個分の平面図を示す。図２は図１にお
けるＡ−Ａ´に沿った断面図である。このアクティブマ
トリクス基板の構成を、製造工程に従って説明する。
板における絵素１個分の平面図を示す。図２は図１にお
けるＡ−Ａ´に沿った断面図である。このアクティブマ
トリクス基板の構成を、製造工程に従って説明する。
【００２９】まず、絶縁性基板１１上に、例えばＣＶＤ
法によって多結晶Ｓｉからなる半導体層３０をパターン
形成した後、基板１１上の全面にゲート絶縁膜１３とな
る絶縁膜を形成した。この絶縁膜は、例えばＣＶＤ法、
スパッタリング法、又は上記多結晶Ｓｉ薄膜３０の上面
を熱酸化する方式により形成される。ゲート絶縁膜１３
の厚さは、例えば約１００ｎｍである。また、半導体層
３０の層厚は、例えば４０〜８０ｎｍである。
法によって多結晶Ｓｉからなる半導体層３０をパターン
形成した後、基板１１上の全面にゲート絶縁膜１３とな
る絶縁膜を形成した。この絶縁膜は、例えばＣＶＤ法、
スパッタリング法、又は上記多結晶Ｓｉ薄膜３０の上面
を熱酸化する方式により形成される。ゲート絶縁膜１３
の厚さは、例えば約１００ｎｍである。また、半導体層
３０の層厚は、例えば４０〜８０ｎｍである。
【００３０】次に、低抵抗の多結晶Ｓｉを付着した後に
パターニングを行って、ゲートバス配線１、ゲート電極
３ａ、３ｂ及び付加容量共通配線８を形成した。付加容
量共通配線８は、図１のように突出形成した部分である
付加容量電極６を含んだものである。次いで、上記ゲー
ト電極３ａ及び３ｂをマスクとし、かつフォトリソグラ
フィー法によって形成されたマスクを用いて半導体層３
０のゲート電極の下方以外の部分にイオン注入を行う。
これにより、半導体層３０にチャネル層１２ａ、１２ｂ
が形成される。
パターニングを行って、ゲートバス配線１、ゲート電極
３ａ、３ｂ及び付加容量共通配線８を形成した。付加容
量共通配線８は、図１のように突出形成した部分である
付加容量電極６を含んだものである。次いで、上記ゲー
ト電極３ａ及び３ｂをマスクとし、かつフォトリソグラ
フィー法によって形成されたマスクを用いて半導体層３
０のゲート電極の下方以外の部分にイオン注入を行う。
これにより、半導体層３０にチャネル層１２ａ、１２ｂ
が形成される。
【００３１】その後、この基板上の全面に第１層間絶縁
膜１４を、例えば７００ｎｍの厚さに形成した。次に、
第１層間絶縁膜１４の所定箇所にコンタクトホール７
ａ、７ｂ及びコンタクトホール７ｃを形成した。各コン
タクトホール７ａ、７ｂ、７ｃは、それぞれソース電極
２３、ドレイン電極２４、付加容量共通配線８の上に配
設されている。
膜１４を、例えば７００ｎｍの厚さに形成した。次に、
第１層間絶縁膜１４の所定箇所にコンタクトホール７
ａ、７ｂ及びコンタクトホール７ｃを形成した。各コン
タクトホール７ａ、７ｂ、７ｃは、それぞれソース電極
２３、ドレイン電極２４、付加容量共通配線８の上に配
設されている。
【００３２】次に、ソースバス配線２及び、金属層１０
ａ、１０ｂ、１０ｃ等をＡｌ等の低抵抗の金属を用いて
同時に形成した。このとき、金属層１０ａ、１０ｂ、１
０ｃは、それぞれコンタクトホール７ａ、７ｂ、７ｃを
埋めるように形成され、ソース電極２３、ドレイン電極
２４、付加容量共通配線８と接続される。第１層間絶縁
膜１４の上に飛び出している金属層１０ａ、１０ｂ、１
０ｃの層厚は、例えば６００ｎｍである。なお、金属層
１０ａはソースバス配線２から分岐させた部分であり、
ソースバス配線２は金属層１０ａ及びコンタクトホール
７ａを介してソース電極２３に接続される。
ａ、１０ｂ、１０ｃ等をＡｌ等の低抵抗の金属を用いて
同時に形成した。このとき、金属層１０ａ、１０ｂ、１
０ｃは、それぞれコンタクトホール７ａ、７ｂ、７ｃを
埋めるように形成され、ソース電極２３、ドレイン電極
２４、付加容量共通配線８と接続される。第１層間絶縁
膜１４の上に飛び出している金属層１０ａ、１０ｂ、１
０ｃの層厚は、例えば６００ｎｍである。なお、金属層
１０ａはソースバス配線２から分岐させた部分であり、
ソースバス配線２は金属層１０ａ及びコンタクトホール
７ａを介してソース電極２３に接続される。
【００３３】次に、この基板上の全面に第２層間絶縁膜
１７を、例えばＣＶＤ法によって６００ｎｍの厚さに形
成した。次に、第２層間絶縁膜１７にコンタクトホール
９ｂ、９ｃを形成した。コンタクトホール９ｂはドレイ
ン電極を接続するためのものであり、コンタクトホール
９ｃは遮光膜１５と付加容量共通配線８を電気的に接続
するためのものである。
１７を、例えばＣＶＤ法によって６００ｎｍの厚さに形
成した。次に、第２層間絶縁膜１７にコンタクトホール
９ｂ、９ｃを形成した。コンタクトホール９ｂはドレイ
ン電極を接続するためのものであり、コンタクトホール
９ｃは遮光膜１５と付加容量共通配線８を電気的に接続
するためのものである。
【００３４】次に、遮光膜１５を、ＴＦＴ２５の上部の
他、コンタクトホール９ｂ、９ｃを埋めるようにパター
ン形成した。遮光膜１５の材料は、例えばＴｉ−Ｗ合金
などの金属を使用し、厚みは例えば１２０〜１５０ｎｍ
とした。コンタクトホール９ｂの周りは、遮光膜１５が
存在しないが、この部分には金属層１０ｂが形成されて
いるので、遮光膜１５が無い部分から光が漏れるという
ことはない。なお、遮光膜１５は、上述のＴｉ−Ｗ合金
の他に、Ｗ、Ｔｉ、Ｍｏなどの金属を使用できる。ま
た、コンタクトホール９ｂ上の遮光膜１５は、ドレイン
電極２４と、後述する絵素電極４とのオーミックコンタ
クトを取るためのものである。
他、コンタクトホール９ｂ、９ｃを埋めるようにパター
ン形成した。遮光膜１５の材料は、例えばＴｉ−Ｗ合金
などの金属を使用し、厚みは例えば１２０〜１５０ｎｍ
とした。コンタクトホール９ｂの周りは、遮光膜１５が
存在しないが、この部分には金属層１０ｂが形成されて
いるので、遮光膜１５が無い部分から光が漏れるという
ことはない。なお、遮光膜１５は、上述のＴｉ−Ｗ合金
の他に、Ｗ、Ｔｉ、Ｍｏなどの金属を使用できる。ま
た、コンタクトホール９ｂ上の遮光膜１５は、ドレイン
電極２４と、後述する絵素電極４とのオーミックコンタ
クトを取るためのものである。
【００３５】その後、第３の層間絶縁膜１８を２００ｎ
ｍ形成し、コンタクトホール１６ｂをあけて絵素電極４
を形成した。
ｍ形成し、コンタクトホール１６ｂをあけて絵素電極４
を形成した。
【００３６】したがって、このように構成された本実施
例のアクティブマトリクス基板においては、遮光膜１５
と付加容量共通配線８とが平行に形成されており、遮光
膜１５と付加容量共通配線８とが第１、第２層間絶縁膜
１４、１７にそれぞれ設けたコンタクトホール７ｃ、９
ｃを介して電気的に接続されているので、遮光膜１５と
付加容量共通配線８とが並列接続された回路構成となっ
て抵抗が小さくなり、信号遅延の発生を抑制できる。
例のアクティブマトリクス基板においては、遮光膜１５
と付加容量共通配線８とが平行に形成されており、遮光
膜１５と付加容量共通配線８とが第１、第２層間絶縁膜
１４、１７にそれぞれ設けたコンタクトホール７ｃ、９
ｃを介して電気的に接続されているので、遮光膜１５と
付加容量共通配線８とが並列接続された回路構成となっ
て抵抗が小さくなり、信号遅延の発生を抑制できる。
【００３７】また、付加容量共通配線８と遮光膜１５と
が２層構造となっているので、開口率を上げるために付
加容量共通配線８の線幅を細くしたときに生じる断線を
防ぐことができる。
が２層構造となっているので、開口率を上げるために付
加容量共通配線８の線幅を細くしたときに生じる断線を
防ぐことができる。
【００３８】
【発明の効果】以上詳述したように、本発明のアクティ
ブマトリクス基板は、遮光膜と付加容量共通配線とが並
列接続された回路構成となって抵抗が小さくなり、信号
遅延の発生を抑制できる。また、付加容量共通配線と遮
光膜とが２層構造となっているので、断線を防止した状
態で付加容量共通配線の線幅を小さくなし得、これによ
り開口率の大きい、明るい画面を有する高精細な表示装
置を提供することができる。
ブマトリクス基板は、遮光膜と付加容量共通配線とが並
列接続された回路構成となって抵抗が小さくなり、信号
遅延の発生を抑制できる。また、付加容量共通配線と遮
光膜とが２層構造となっているので、断線を防止した状
態で付加容量共通配線の線幅を小さくなし得、これによ
り開口率の大きい、明るい画面を有する高精細な表示装
置を提供することができる。
【図１】本実施例のアクティブマトリクス基板における
絵素１個分を示す平面図。
絵素１個分を示す平面図。
【図２】図１のＡ−Ａ´に沿った断面図。
【図３】図１のアクティブマトリクス基板を備えたアク
ティブマトリクス表示装置の平面模式図。
ティブマトリクス表示装置の平面模式図。
【図４】従来のアクティブマトリクス基板における絵素
１個分の平面図。
１個分の平面図。
【図５】図４のＢ−Ｂ´に沿った断面図。
【図６】絵素部分の等価回路図。
１ ゲートバス配線 ２ ソースバス配線 ３ａ、３ｂ ゲート電極 ４ 絵素電極 ６ 付加容量電極 ７ａ、７ｂ、７ｃ コンタクトホール ８ 付加容量共通電極 ９ｂ、９ｃ コンタクトホール １０ａ、１０ｂ、１０ｃ 金属層 １１ 絶縁性基板 １２ａ、１２ｂ チャネル層 １３ ゲート絶縁膜 １４ 第１層間絶縁膜 １５ 遮光膜 １６ｂ コンタクトホール １７ 第２層間絶縁膜 １８ 第３層間絶縁膜 ２３ ソース電極 ２４ ドレイン電極 ２５ ＴＦＴ ３０ 半導体層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500
Claims (2)
- 【請求項１】 薄膜トランジスタ、付加容量電極及び付
加容量共通配線が形成された基板上に第１の層間絶縁膜
を介して形成された遮光膜と、 該遮光膜上に第２の層間絶縁膜を介して形成された絵素
電極とを有し、 該遮光膜が、該第１の層間絶縁膜に形成されたコンタク
トホールを介して該付加容量共通配線に電気的に接続さ
れ、かつ、該絵素電極が該第１の層間絶縁膜及び該第２
の層間絶縁膜に形成された各コンタクトホールを介して
該薄膜トランジスタに電気的に接続されている アクティ
ブマトリクス基板。 - 【請求項２】 前記遮光膜がＷ、Ｔｉ、Ｍｏ、Ｔｉ−Ｗ
合金からなる請求項１記載のアクティブマトリクス基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181792A JP2800956B2 (ja) | 1992-03-10 | 1992-03-10 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181792A JP2800956B2 (ja) | 1992-03-10 | 1992-03-10 | アクティブマトリクス基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10107402A Division JP3035263B2 (ja) | 1998-04-17 | 1998-04-17 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05257164A JPH05257164A (ja) | 1993-10-08 |
| JP2800956B2 true JP2800956B2 (ja) | 1998-09-21 |
Family
ID=12897455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181792A Expired - Lifetime JP2800956B2 (ja) | 1992-03-10 | 1992-03-10 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800956B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3307181B2 (ja) * | 1995-07-31 | 2002-07-24 | ソニー株式会社 | 透過型表示装置 |
| KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| JP3647542B2 (ja) * | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100244450B1 (ko) * | 1996-08-30 | 2000-02-01 | 구본준 | 액정표시장치의 기판의 제조방법 및 그 제조방법에 의하여 제조 되는 기판의 구조 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP3784491B2 (ja) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| US6556265B1 (en) | 1998-03-19 | 2003-04-29 | Seiko Epson Corporation | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes |
| JP2000075280A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | 液晶表示装置 |
| US6850292B1 (en) | 1998-12-28 | 2005-02-01 | Seiko Epson Corporation | Electric-optic device, method of fabricating the same, and electronic apparatus |
| JP2000206562A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 液晶表示装置 |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| JP4860293B2 (ja) * | 1999-02-12 | 2012-01-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP1031873A3 (en) | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2000276078A (ja) | 1999-03-23 | 2000-10-06 | Sanyo Electric Co Ltd | 有機エレクトロルミネッセンス表示装置 |
| US6750835B2 (en) | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| TWI301915B (ja) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| JP4092851B2 (ja) * | 2000-04-19 | 2008-05-28 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP3700697B2 (ja) * | 2002-02-12 | 2005-09-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| JP4967631B2 (ja) * | 2006-12-07 | 2012-07-04 | 三菱電機株式会社 | 表示装置 |
| JP2008065356A (ja) * | 2007-11-26 | 2008-03-21 | Sony Corp | 液晶表示装置 |
| JP5158131B2 (ja) * | 2010-05-21 | 2013-03-06 | セイコーエプソン株式会社 | 電気光学装置およびプロジェクタ |
| JP2011002855A (ja) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP5526187B2 (ja) * | 2012-05-07 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015007806A (ja) * | 2014-09-12 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| CN106597771B (zh) * | 2017-01-19 | 2019-07-26 | 厦门天马微电子有限公司 | 阵列基板、液晶显示面板和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
-
1992
- 1992-03-10 JP JP5181792A patent/JP2800956B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05257164A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2800956B2 (ja) | アクティブマトリクス基板 | |
| JP2622183B2 (ja) | アクティブマトリクス表示装置 | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2625268B2 (ja) | アクティブマトリクス基板 | |
| JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2000507002A (ja) | 電子デバイス及びその製造 | |
| JP3251401B2 (ja) | 半導体装置 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JP3035263B2 (ja) | 液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP3286843B2 (ja) | 液晶パネル | |
| US6046063A (en) | Method of manufacturing liquid crystal display | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JPH0239103B2 (ja) | ||
| JPH10206872A (ja) | 液晶表示装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
| JPS6112271B2 (ja) | ||
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| KR0144233B1 (ko) | 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 | |
| JPH03163530A (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |