JP3035263B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3035263B2 JP3035263B2 JP10107402A JP10740298A JP3035263B2 JP 3035263 B2 JP3035263 B2 JP 3035263B2 JP 10107402 A JP10107402 A JP 10107402A JP 10740298 A JP10740298 A JP 10740298A JP 3035263 B2 JP3035263 B2 JP 3035263B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light
- shielding film
- gate
- additional capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
クス基板を用いた液晶表示装置に関するものである。
クティブマトリクス表示装置が、活発に研究されてい
る。中でも、液晶を用いたアクティブマトリクス型の表
示装置は平面ディスプレイとして研究され、その成果も
着実に上がっている。このようなアクティブマトリクス
型液晶表示装置は、絵素電極、薄膜トランジスタ(TF
T)等が形成されたアクティブマトリクス基板と、対向
電極が形成された対向基板と、これらを対向させた間に
封入された液晶層とによって構成されている。
ィブマトリクス型液晶表示装置(LCD)では、その設
計上、絵素の面積が小さくなるので、絵素電極及び対向
電極との間で形成されるコンデンサ容量が小さくなる。
とが出来なくなるという問題が生じる。加えて、絵素電
極の電位に対するバス配線の電位の変動が大きくなると
いう問題も生じる。そこで、絵素電極と対向電極との容
量不足を補うために付加容量が設けられる。
ブマトリクス基板の絵素1個分の平面図を示し、図5は
そのアクティブマトリクス基板のTFT25を通る断面
図(図4におけるB−B´に沿った断面図)である。
基板11上に、チャネル層12a、12b、ソース電極
23及びドレイン電極24を有する多結晶シリコンから
なる半導体層30が形成されている。半導体層30のチ
ャネル層12a、12b以外の部分は、イオン注入法に
よるドーピングを行うことにより電気抵抗が低減されて
いる。
ゲート絶縁膜13が形成され、このゲート絶縁膜13上
には、n+またはp+のどちらか一方の多結晶Siからな
るゲート電極3a、3bおよび付加容量電極6が形成さ
れている。上述のドーピングは、このゲート電極3a、
3bをマスクとして行われる。ゲート電極3aは、図1
に示すようにゲートバス配線1自身の一部からなり、ゲ
ート電極3bはゲートバス配線1から分岐した部分で構
成される。付加容量電極6は、図1に示すように帯状を
した付加容量共通配線8の一部であり、付加容量共通配
線8と絵素電極4との対向部分で付加容量が形成され
る。
板11上の全面には、ゲート−ソース間層間絶縁膜14
が形成されている。ゲート−ソース間層間絶縁膜14に
は、スルーホール7a及び7bが設けられている。スル
ーホール7aの上には、ソースバス配線2から分岐した
金属層10aが形成されている。更に、分岐した金属層
10aとは、別に同時に形成された金属層10bが存在
する。ソースバス配線2は、スルーホール7aを介して
TFT25のソース電極23に接続されている。ここ
で、TFT25は、ゲート電極3a及び3bを有するデ
ュアルゲートと呼ばれる構造が用いられている。
5のドレイン電極24と金属層10bとの間における電
気的接続を確実に行うためにAlなどの金属を使用して
埋められる。
膜15、第2の層間絶縁膜18及び絵素電極4がこの順
に形成されている。遮光膜15と前記金属層10bと
は、第1の層間絶縁膜17に設けたコンタクトホール9
bを介して接続される。遮光膜15は、Ti−W合金な
どで形成する。この遮光膜15は、コンタクトホール7
bを埋めるAl等の金属と、ITO等からなる絵素電極
4との間におけるオーミックコンタクトを実現させる役
割も担っている。遮光膜15と絵素電極4とは、第2の
層間絶縁膜18に形成したコンタクトホール16bを介
して接続される。
板においては、ゲートバス配線1の1つがオン状態とな
った後、最初にオン状態となるソースバス配線2では、
このゲートバス配線1がオフ状態となるまでの時間が十
分に長いので、ソースバス配線2を送られる映像信号
が、絵素電極4及び付加容量電極6に余裕をもって書き
込まれる。しかし、最後にオン状態となるソースバス配
線2では、ゲートバス配線1がオフ状態となるまでの時
間が短いため、映像信号の書き込み時間が制約されると
いう問題がある。
Siで形成されているので抵抗が十分に小さいとは言え
ない。そのため、付加容量共通配線8を送られる信号は
遅延し、上述の制約された書き込み時間内に映像信号を
書き込むことができなくなり、絵素電極4に書き込まれ
た電位に変動が引き起こされるという問題もある。この
問題を図6に基づいて説明する。
す。TFT31のドレイン電極32に接続された絵素電
極33と、この絵素電極33に対向し、かつ対向電極配
線が接続された対向電極34との間では、液晶層を挟ん
で容量CLCが形成される。また、TFT31のドレイン
電極32は、付加容量CSを介して付加容量共通配線に
接続されている。更に、TFT31のゲート電極35及
びドレイン電極32との間では容量Cgdが形成されてい
る。
トオンの信号が送られると、TFTはオン状態となり、
ソースバス配線には映像信号Vdが書き込まれる。ここ
で、付加容量共通配線の信号伝達の時定数をτCS、絵素
電極への信号書き込み時間TONとすると、τCS≪TONの
条件が満たされない場合には、付加容量CSへの充電が
不十分となり、絵素電極の電位が変動するという問題が
生じる。
に比べて十分に長い時間が経過した後における実際の表
示状態に対応する絵素電極の電位Vd´は、下記の1式
で表される。
とオフ状態の時のゲート電位との差である。aは、書き
込み時間内に付加容量を十分充電できないために生じる
電位の変動を表し、下記の2式で示される。
めにゲートバス配線の電圧が変動することによる絵素電
極の電位の変動を表す。書き込まれた映像信号によって
忠実な表示を行わせるためには、1式の第2項及び2式
のaの値を小さくしなければならない。1式の第2項の
値を小さくするためには、 Cgd≪CLC+CS … (3) が成り立つことが必要である。高精細のアクティブマト
リクス基板では絵素電極が、小さくCLCが小さいので、
3式の条件を満たすにはある程度の大きさの付加容量C
Sが必要となる。
さが必要なので、aの値を小さくするためには、 Ton≪τCS … (4) が成り立つことが必要である。特に、駆動回路をTFT
アレイと同一の基板上に形成した小型かつ高精細のアク
ティブマトリクス基板では、上記4式の条件を満たすに
は困難が伴う。その理由を次に示す。
ゲートバス配線1本当たりに割り当てられる時間が短く
なる。
全てのソースバス配線に同時に映像信号が出力されるの
で問題ないが、パネルサンプルホールド方式を採用する
場合には、それぞれのソースバス配線に順次映像信号が
出力されるので、最後に書き込みが行われるソースバス
配線における書き込み時間が短くなる。
低下を防ぐため、配線の線幅を狭くする必要がある。そ
のため付加容量共通配線の抵抗が大きくなり、τCSを小
さくすることができない。
付加容量共通電極の大きさを小さくすることができな
い。従って、1本の付加容量共通配線に接続される付加
容量の総和が大きくなり、τCSを小さくすることができ
ない。
量共通配線の両端に対向電極と同電位の電圧を印加する
ことが考えるが、それだけでは付加容量共通配線の抵抗
が十分に小さくならないために十分な解決策とは言えな
い。
であり、配線の抵抗を小さくして信号遅延を生じにくく
できるアクティブマトリクス基板を提供することを目的
とする。
は、基板上に形成されたゲート電極、ソース電極、およ
びドレイン電極を有する薄膜トランジスタと、該薄膜ト
ランジスタ上部に第1の層間絶縁膜を介して形成された
遮光膜と、該遮光膜上部に第2の層間絶縁膜を介して形
成された絵素電極とを備えたアクティブマトリクス基板
と、対向電極を備えた対向基板と、これら両基板間に封
入された液晶層とによって構成された液晶表示装置にお
いて、前記遮光膜は金属材料により形成されているとと
もに前記薄膜トランジスタ上を覆って形成されてなり、
前記対向基板上に形成された対向電極と同電位であるこ
とを特徴としており、そのことにより、上記目的を達成
できる。
Ti−W合金で形成してもよい。
光膜を金属材料により形成しており付加容量電極の抵抗
が小さくなるため、信号遅延の問題は生じない。
るため、例えば多結晶シリコンを遮光膜として用いた場
合のような光漏れが起こることもない。
あるため、遮光膜と絵素電極との間に形成される容量は
付加容量としても作用し、よって、この遮光膜が付加容
量電極を兼ねることも可能となる。
ることにより、アクティブマトリクス基板の薄膜トラン
ジスタ以外の部分の付加容量電極の面積を小さくするこ
とができるので、開口率を向上させることも可能とな
る。
Ti−W合金を用いることにより、プロセスに使用し易
く抵抗も低くすることができ、薄膜トランジスタに照射
される光を効果的に除去することが可能となる。
ける液晶表示装置の平面模式図を示す。
板11上にゲート駆動回路54、ソース駆動回路55及
びTFTアレイ部53が形成されている。TFTアレイ
部53には、ゲート駆動回路54から延びる多数の平行
する走査線としてのゲートバス配線1が配されている。
ソース駆動回路55からは信号線としての多数のソース
バス配線2がゲートバス配線1に直交して配設されてい
る。更に、ソースバス配線2と平行に、付加容量共通配
線8が配設されている。
ースバス配線2及び付加容量共通配線8で挟まれた矩形
の領域には、TFT25、絵素57及び付加容量27が
設けられている。TFT25のゲート電極はゲートバス
配線1に接続され、ソース電極はソースバス配線2に接
続されている。絵素57は、TFT25のドレイン電極
に接続された絵素電極と対向基板上の対向電極との間
に、液晶が封入されて構成されている。また、付加容量
共通配線8は、対向電極と同じ電位の電極に接続されて
いる。
のアクティブマトリクス基板における絵素1個分の平面
図を示す。図2は、図1におけるA−A´に沿った断面
図である。このアクティブマトリクス基板の構成につい
て、製造工程に従って説明する。
法によって多結晶Siからなる半導体層30をパターン
形成した後、基板11上の全面にゲート絶縁膜13とな
る絶縁膜を形成した。この絶縁膜は、例えばCVD法、
スパッタリング法、又は上記多結晶Si薄膜30の上面
を熱酸化する方式により形成される。ゲート絶縁膜13
の厚さは、例えば約100nmである。また、半導体層
30の層厚は、例えば40〜80nmである。
パターニングを行って、ゲートバス配線1、ゲート電極
3a、3b及び付加容量共通配線8を形成した。付加容
量共通配線8は、図1のように突出形成した部分である
付加容量電極6を含んだものである。次いで、上記ゲー
ト電極3a及び3bをマスクとし、かつフォトリソグラ
フィー法によって形成されたマスクを用いて半導体層3
0のゲート電極の下方以外の部分にイオン注入を行う。
これにより、半導体層30にチャネル層12a、12b
が形成される。
ス間層間絶縁膜14を、例えば700nmの厚さに形成
した。次に、ゲート−ソース間層間絶縁膜14の所定箇
所にコンタクトホール7a、7b及びコンタクトホール
7cを形成した。各コンタクトホール7a、7b、7c
は、それぞれソース電極23、ドレイン電極24、付加
容量共通配線8の上に配設されている。
a、10b、10c等をAl等の低抵抗の金属を用いて
同時に形成した。このとき、金属層10a、10b、1
0cは、それぞれコンタクトホール7a、7b、7cを
埋めるように形成され、ソース電極23、ドレイン電極
24、付加容量共通配線8と接続される。ゲート−ソー
ス間層間絶縁膜14の上に飛び出している金属層10
a、10b、10cの層厚は、例えば600nmであ
る。なお、金属層10aはソースバス配線2から分岐さ
せた部分であり、ソースバス配線2は金属層10a及び
コンタクトホール7aを介してソース電極23に接続さ
れる。
膜17を、例えばCVD法によって600nmの厚さに
形成した。次に、第1の層間絶縁膜17にコンタクトホ
ール9b、9cを形成した。このコンタクトホール9b
は、ドレイン電極を接続するためのものであり、コンタ
クトホール9cは遮光膜15と付加容量共通配線8とを
電気的に接続するためのものである。遮光膜15と付加
容量共通配線8とを接続することにより、この遮光膜1
5は対向電極と同じ電位となる。
他、コンタクトホール9b、9cを埋めるようにパター
ン形成した。遮光膜15の材料は、例えばTi−W合金
などの金属を使用し、厚みは例えば120〜150nm
とした。コンタクトホール9bの周りは、遮光膜15が
存在しないが、この部分には金属層10bが形成されて
いるので、遮光膜15が無い部分から光が漏れるという
ことはない。なお、遮光膜15は、上述のTi−W合金
の他に、W、Ti、Moなどの金属を使用できる。ま
た、コンタクトホール9b上の遮光膜15は、ドレイン
電極24と、後述する絵素電極4とのオーミックコンタ
クトを取るためのものである。
m形成し、コンタクトホール16bをあけて絵素電極4
を形成した。
の形態における液晶表示装置のアクティブマトリクス基
板においては、遮光膜15と付加容量共通配線8とが平
行に形成されており、遮光膜15と付加容量共通配線8
とがゲート−ソース間層間絶縁膜14および第1の層間
絶縁膜17にそれぞれ設けたコンタクトホール7c、9
cを介して電気的に接続されているので、この遮光膜1
5は対向電極と同じ電位になり、また、遮光膜15と付
加容量共通配線8とが並列接続された回路構成となって
抵抗が小さくなり、信号遅延の発生を抑制できる。
兼ねることにより、開口率を上げるために付加容量共通
配線8の線幅を細くしたときに生じる断線を防ぐことが
できる。
装置は、付加容量を形成する遮光膜を金属材料により形
成しており付加容量電極の抵抗が小さくなるため、信号
遅延の問題が生じることはなくなる。
るため、例えば多結晶シリコンを遮光膜として用いた場
合のような光漏れが起こることもなくなる。
あるため、遮光膜と絵素電極との間に形成される容量は
付加容量としても作用し、よって、この遮光膜が付加容
量電極を兼ねることも可能となる。
ることにより、アクティブマトリクス基板の薄膜トラン
ジスタ以外の部分の付加容量電極の面積を小さくするこ
とができるので、開口率を向上させることも可能とな
る。
Ti−W合金を用いることにより、プロセスに使用し易
く抵抗も低くすることができ、薄膜トランジスタに照射
される光を効果的に除去することが可能となる。
クティブマトリクス基板における絵素1個分を示す平面
図である。
る。
えたアクティブマトリクス型の液晶表示装置を示す平面
模式図である。
リクス基板における絵素1個分を示す平面図である。
る。
Claims (2)
- 【請求項1】 基板上に形成されたゲート電極、ソース
電極、およびドレイン電極を有する薄膜トランジスタ
と、該薄膜トランジスタ上部に第1の層間絶縁膜を介し
て形成された遮光膜と、該遮光膜上部に第2の層間絶縁
膜を介して形成された絵素電極とを備えたアクティブマ
トリクス基板と、対向電極を備えた対向基板と、これら
両基板間に封入された液晶層とによって構成された液晶
表示装置において、 前記遮光膜は金属材料により形成されているとともに前
記薄膜トランジスタ上を覆って形成されてなり、前記対
向基板上に形成された対向電極と同電位であることを特
徴とする液晶表示装置。 - 【請求項2】 前記遮光膜が、W、Ti、Mo、Ti−
W合金からなることを特徴とする請求項1に記載の液晶
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10107402A JP3035263B2 (ja) | 1998-04-17 | 1998-04-17 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10107402A JP3035263B2 (ja) | 1998-04-17 | 1998-04-17 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5181792A Division JP2800956B2 (ja) | 1992-03-10 | 1992-03-10 | アクティブマトリクス基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10246898A JPH10246898A (ja) | 1998-09-14 |
JP3035263B2 true JP3035263B2 (ja) | 2000-04-24 |
Family
ID=14458246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10107402A Expired - Lifetime JP3035263B2 (ja) | 1998-04-17 | 1998-04-17 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3035263B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3798186B2 (ja) * | 1999-06-14 | 2006-07-19 | 富士通株式会社 | 液晶表示基板及びその製造方法、並びに液晶表示装置 |
JP3731460B2 (ja) * | 2000-08-31 | 2006-01-05 | セイコーエプソン株式会社 | 電気光学装置およびプロジェクタ |
JP4516432B2 (ja) * | 2005-01-19 | 2010-08-04 | シャープ株式会社 | 液晶表示装置 |
JP5135667B2 (ja) * | 2005-08-29 | 2013-02-06 | セイコーエプソン株式会社 | 電気光学装置及びプロジェクタ |
-
1998
- 1998-04-17 JP JP10107402A patent/JP3035263B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10246898A (ja) | 1998-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2800956B2 (ja) | アクティブマトリクス基板 | |
JP2622183B2 (ja) | アクティブマトリクス表示装置 | |
KR0145280B1 (ko) | 액티브매트릭스 액정표시장치 | |
JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
US5886365A (en) | Liquid crystal display device having a capacitator in the peripheral driving circuit | |
JPH03163529A (ja) | アクティブマトリクス表示装置 | |
JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
JP2625268B2 (ja) | アクティブマトリクス基板 | |
JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH06332007A (ja) | 液晶表示装置 | |
JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
JP3251401B2 (ja) | 半導体装置 | |
JP3035263B2 (ja) | 液晶表示装置 | |
JP3423380B2 (ja) | 液晶表示装置 | |
JP3251490B2 (ja) | 液晶表示装置 | |
JP3286843B2 (ja) | 液晶パネル | |
US6046063A (en) | Method of manufacturing liquid crystal display | |
JPH0926600A (ja) | 液晶表示装置 | |
JP3504993B2 (ja) | アクティブマトリクス回路 | |
JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
JPS6112271B2 (ja) | ||
JP3723389B2 (ja) | アクティブマトリクス型表示装置 | |
JPH03163530A (ja) | アクティブマトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |