JP2780711B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2780711B2 JP2780711B2 JP61263019A JP26301986A JP2780711B2 JP 2780711 B2 JP2780711 B2 JP 2780711B2 JP 61263019 A JP61263019 A JP 61263019A JP 26301986 A JP26301986 A JP 26301986A JP 2780711 B2 JP2780711 B2 JP 2780711B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- region
- opening
- base
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にバイポーラトランジスタ
を有する半導体装置、例えば動作速度を向上させるバイ
ポーラトランジスタを有する半導体集積回路に適用して
好適な半導体装置の製造方法に関する。 〔発明の概要〕 本発明は、LOCOSにより素子間分離されたバイポーラ
トランジスタを有する半導体装置の製造方法に於いて、
半導体基板上の素子形成領域上に窒化膜等の耐酸化膜を
形成する工程と、上記半導体基板を選択的に酸化し第１
の酸化領域を形成する工程と、上記耐酸化膜を除去する
工程と、上記第１の少なくとも一部を平坦化する工程
と、少なくとも該耐酸化膜除去部を酸化し上記第１の酸
化領域に較べて薄い第２の酸化領域を形成する工程と、
上記第２の酸化領域のうち上記第１の酸化領域に接する
部分を所定領域だけ残して、上記第２の酸化領域を選択
的に除去する工程と、上記第２の酸化領域除去部を一部
覆って、上記第１の酸化領域に延在する導電層を形成す
る工程と、この導電層からの不純物の拡散によってベー
ス電極取出し領域すなわちグラフトベースを形成する工
程とからなり、上記導電層をベース領域に対する電極と
し、上記導電層形成部以外の上記第２の酸化領域除去部
にエミッタ領域を形成することによって、導電層からな
る外部電極取り出しとアクティブ領域とのコンタクト面
積を削減させ、これにより浮遊容量を減少させてトラン
ジスタの動作速度を向上させた半導体装置を提供するも
のである。 〔従来の技術〕 近年、集積度が向上するに伴い、寄生容量を減少させ
た構造のトランジスタが数多く提案されている。 第２図に基づいて、従来のトランジスタの構造を説明
する。 トランジスタはＮ型Si基板１上のLOCOS2により囲まれ
ている。エミッタとベースのセパレーションは、SiO2膜
６のサイドウォールにより行われるので、従来の装置よ
り巾を狭くすることができる。ベースの取り出しは、ア
クセプタをドープした多結晶Si層５により行われてい
る。 〔発明が解決しようとする問題点〕 第２図のトランジスタの構造に於いては、多結晶Siベ
ース及びエミッタとベースのセルフアラインによってサ
ブミクロンのエミッタ９が形成され、伝搬遅延時間Tpd
＜100psの高速性が実現される。しかし、多結晶Si層５
のエミッタ側端縁とLOCOS SiO2層２の端縁との距離Ｗ′
は、LOCOSバーズ ビークの後退量と、マスク合わせの
トレランスで決まる為、プロセス変動に影響されやす
く、且つ縮小か困難なためベース コンタクト部の面積
がイントリンシックなベースに比べ大きな割合を占めざ
るを得ない。このため従来のトランジスタに於いては、
この寄生成分により高速化、微細化が妨げられていた。 従ってベース コンタクト部の面積も減少させ、寄生
容量削減によるスピードアップを画る手段としては、例
えばNTTのSST−1Aプロセスやソニーの特願昭60−111249
号のプロセスの様な、セルフアラインを利用したサブミ
クロンのベース コンタクト形成技術が提案されてい
る。 しかしながら、これらのプロセスは製造工程が複雑で
プロセスステップ数が多いという欠点を有している。 そこで本発明は、プロセスステップ数が少なくて、サ
ブミクロンのベース コンタクトが容易に実現できる製
造方法を提供するものである。 〔問題点を解決するための手段〕 本発明による半導体装置製造方法においては、半導体
基板上の素子形成領域上に耐酸化膜を形成する工程と、
この耐酸化膜をマスクに上記半導体基板表面を選択的に
酸化して第１の酸化領域を形成する工程と、上記耐酸化
膜を除去する工程と、上記第１の酸化領域に対するエッ
チングによって少なくともトランジスタ形成部を外部に
露呈させ、かつバーズビークを平坦化する工程と、この
露呈部を酸化して上記第１の酸化領域に比べて薄い第２
の酸化領域を形成する工程と、この第２酸化領域のうち
上記第１の酸化領域に接する部分を所定領域だけ残して
上記第２の酸化領域を選択的に除去して第１の開口を形
成する工程と、この開口を覆って少なくともベース電極
を構成する多結晶半導体導電層を形成する工程と、この
多結晶半導体導電層に対し、上記第１の開口より内側
に、第２の開口を形成する選択的エッチング工程と、上
記第２の開口を通じてイオン注入によって真性ベース領
域を形成する工程と、その外周に上記ベース電極を構成
する上記多結晶半導体導電層からの不純物を拡散してグ
ラフトベース領域を形成する工程と、上記第２の開口内
にエミッタ・ベース分離用のサイドウオールを形成する
工程と、上記真性ベース領域の一部にエミッタ領域を形
成する工程とによりトランジスタを形成する。 〔作用〕 第２図の従来の構造の場合、平坦化LOCOSのバーズ
ビーク先端に対してマスク合わせを行い、エミッタ・ベ
ース真性領域を形成している。そのためLOCOS平坦化時
のバーズ ビークの後退量がばらつく事と、更にマスク
合わせのトランスをとって置く必要性から、ベース コ
ンタクト部面積を小さくするができなかった。 本発明に於いては、後述する実施例での説明によって
より明らかになるように、エミッタ・ベース真性領域は
第１図Ｄの窓開けにより決まるので、従来技術の問題点
は何ら存在しない。 〔実施例〕 本発明の実施例を第１図Ａ〜Ｇに示したNPNトランジ
スタの製造方法を例にとって説明する。 Ａ トランジスタ形成領域をSi3N4膜12すなわち耐酸化
膜でカバーして、熱酸化を行ってSiO2層２を成長させ、
リセスドLOCOSを形成する。 Ｂ Si3N4膜12をエッチング除去してから、SiO2膜をCVD
法により成長させ、レジストを全面に塗布する。その後
平坦化のためのエッチ バックを行ってSiO2をエッチン
グして、LOCOSのバーズ ビークの平坦化を行う。 最後の溶液エッチングによりバーズ ビークが後退す
る。 Ｃ 未酸化領域にSiO2等の薄膜３を形成し、その上にフ
ォトレジスト膜４を塗布し、マスク合わせによりバーズ
ビークより内側に窓開けを行う。重ね合わせ精度は±
0.1μ程度が実現可能である。 Ｄ 工程Ｃで形成したフォトレジストマスク４を用いて
SiO2膜３をエッチングし、ひき続きCVD法により多結晶S
i層５すなわち導電層を数千Å、SiO2層６を数千Åの厚
さに成長させる。 その後マスク合わせによりエミッタおよびベース（以
下E/Bという）真性領域を決定する。 Ｅ 工程Ｄで形成したフォトレジスト７をマスクにSiO2
層６の異方性エッチを行い、多結晶Si層５の選択エッチ
によりE/B部を開口する。 Ｆ アクセプタのイオン注入と、その後のアニーリング
により、イントリンシック ベースを形成する。アクセ
プタがドープされている多結晶Si層５からの拡散により
グラフト ベース領域P+を形成する。その後E/B分離用
のサイドウォール８を形成する。 Ｇ エミッタ領域をイオン注入により形成した後、通常
のメタル工程によりエミッタ電極10、ベース取出し電極
11を形成する。 〔効果〕 第１図と第２図を比較すると、本発明に於いてはベー
スコンタクト部の面積はバーズ ビークの後退量により
左右されず、且つ、大幅に減少しているのがわかる。本
発明の第１図のトランジスタのグラフト ベースの巾Ｗ
は従来の第２図のトランジスタのグラフト ベースの巾
Ｗ′の1/3以下になっている。
を有する半導体装置、例えば動作速度を向上させるバイ
ポーラトランジスタを有する半導体集積回路に適用して
好適な半導体装置の製造方法に関する。 〔発明の概要〕 本発明は、LOCOSにより素子間分離されたバイポーラ
トランジスタを有する半導体装置の製造方法に於いて、
半導体基板上の素子形成領域上に窒化膜等の耐酸化膜を
形成する工程と、上記半導体基板を選択的に酸化し第１
の酸化領域を形成する工程と、上記耐酸化膜を除去する
工程と、上記第１の少なくとも一部を平坦化する工程
と、少なくとも該耐酸化膜除去部を酸化し上記第１の酸
化領域に較べて薄い第２の酸化領域を形成する工程と、
上記第２の酸化領域のうち上記第１の酸化領域に接する
部分を所定領域だけ残して、上記第２の酸化領域を選択
的に除去する工程と、上記第２の酸化領域除去部を一部
覆って、上記第１の酸化領域に延在する導電層を形成す
る工程と、この導電層からの不純物の拡散によってベー
ス電極取出し領域すなわちグラフトベースを形成する工
程とからなり、上記導電層をベース領域に対する電極と
し、上記導電層形成部以外の上記第２の酸化領域除去部
にエミッタ領域を形成することによって、導電層からな
る外部電極取り出しとアクティブ領域とのコンタクト面
積を削減させ、これにより浮遊容量を減少させてトラン
ジスタの動作速度を向上させた半導体装置を提供するも
のである。 〔従来の技術〕 近年、集積度が向上するに伴い、寄生容量を減少させ
た構造のトランジスタが数多く提案されている。 第２図に基づいて、従来のトランジスタの構造を説明
する。 トランジスタはＮ型Si基板１上のLOCOS2により囲まれ
ている。エミッタとベースのセパレーションは、SiO2膜
６のサイドウォールにより行われるので、従来の装置よ
り巾を狭くすることができる。ベースの取り出しは、ア
クセプタをドープした多結晶Si層５により行われてい
る。 〔発明が解決しようとする問題点〕 第２図のトランジスタの構造に於いては、多結晶Siベ
ース及びエミッタとベースのセルフアラインによってサ
ブミクロンのエミッタ９が形成され、伝搬遅延時間Tpd
＜100psの高速性が実現される。しかし、多結晶Si層５
のエミッタ側端縁とLOCOS SiO2層２の端縁との距離Ｗ′
は、LOCOSバーズ ビークの後退量と、マスク合わせの
トレランスで決まる為、プロセス変動に影響されやす
く、且つ縮小か困難なためベース コンタクト部の面積
がイントリンシックなベースに比べ大きな割合を占めざ
るを得ない。このため従来のトランジスタに於いては、
この寄生成分により高速化、微細化が妨げられていた。 従ってベース コンタクト部の面積も減少させ、寄生
容量削減によるスピードアップを画る手段としては、例
えばNTTのSST−1Aプロセスやソニーの特願昭60−111249
号のプロセスの様な、セルフアラインを利用したサブミ
クロンのベース コンタクト形成技術が提案されてい
る。 しかしながら、これらのプロセスは製造工程が複雑で
プロセスステップ数が多いという欠点を有している。 そこで本発明は、プロセスステップ数が少なくて、サ
ブミクロンのベース コンタクトが容易に実現できる製
造方法を提供するものである。 〔問題点を解決するための手段〕 本発明による半導体装置製造方法においては、半導体
基板上の素子形成領域上に耐酸化膜を形成する工程と、
この耐酸化膜をマスクに上記半導体基板表面を選択的に
酸化して第１の酸化領域を形成する工程と、上記耐酸化
膜を除去する工程と、上記第１の酸化領域に対するエッ
チングによって少なくともトランジスタ形成部を外部に
露呈させ、かつバーズビークを平坦化する工程と、この
露呈部を酸化して上記第１の酸化領域に比べて薄い第２
の酸化領域を形成する工程と、この第２酸化領域のうち
上記第１の酸化領域に接する部分を所定領域だけ残して
上記第２の酸化領域を選択的に除去して第１の開口を形
成する工程と、この開口を覆って少なくともベース電極
を構成する多結晶半導体導電層を形成する工程と、この
多結晶半導体導電層に対し、上記第１の開口より内側
に、第２の開口を形成する選択的エッチング工程と、上
記第２の開口を通じてイオン注入によって真性ベース領
域を形成する工程と、その外周に上記ベース電極を構成
する上記多結晶半導体導電層からの不純物を拡散してグ
ラフトベース領域を形成する工程と、上記第２の開口内
にエミッタ・ベース分離用のサイドウオールを形成する
工程と、上記真性ベース領域の一部にエミッタ領域を形
成する工程とによりトランジスタを形成する。 〔作用〕 第２図の従来の構造の場合、平坦化LOCOSのバーズ
ビーク先端に対してマスク合わせを行い、エミッタ・ベ
ース真性領域を形成している。そのためLOCOS平坦化時
のバーズ ビークの後退量がばらつく事と、更にマスク
合わせのトランスをとって置く必要性から、ベース コ
ンタクト部面積を小さくするができなかった。 本発明に於いては、後述する実施例での説明によって
より明らかになるように、エミッタ・ベース真性領域は
第１図Ｄの窓開けにより決まるので、従来技術の問題点
は何ら存在しない。 〔実施例〕 本発明の実施例を第１図Ａ〜Ｇに示したNPNトランジ
スタの製造方法を例にとって説明する。 Ａ トランジスタ形成領域をSi3N4膜12すなわち耐酸化
膜でカバーして、熱酸化を行ってSiO2層２を成長させ、
リセスドLOCOSを形成する。 Ｂ Si3N4膜12をエッチング除去してから、SiO2膜をCVD
法により成長させ、レジストを全面に塗布する。その後
平坦化のためのエッチ バックを行ってSiO2をエッチン
グして、LOCOSのバーズ ビークの平坦化を行う。 最後の溶液エッチングによりバーズ ビークが後退す
る。 Ｃ 未酸化領域にSiO2等の薄膜３を形成し、その上にフ
ォトレジスト膜４を塗布し、マスク合わせによりバーズ
ビークより内側に窓開けを行う。重ね合わせ精度は±
0.1μ程度が実現可能である。 Ｄ 工程Ｃで形成したフォトレジストマスク４を用いて
SiO2膜３をエッチングし、ひき続きCVD法により多結晶S
i層５すなわち導電層を数千Å、SiO2層６を数千Åの厚
さに成長させる。 その後マスク合わせによりエミッタおよびベース（以
下E/Bという）真性領域を決定する。 Ｅ 工程Ｄで形成したフォトレジスト７をマスクにSiO2
層６の異方性エッチを行い、多結晶Si層５の選択エッチ
によりE/B部を開口する。 Ｆ アクセプタのイオン注入と、その後のアニーリング
により、イントリンシック ベースを形成する。アクセ
プタがドープされている多結晶Si層５からの拡散により
グラフト ベース領域P+を形成する。その後E/B分離用
のサイドウォール８を形成する。 Ｇ エミッタ領域をイオン注入により形成した後、通常
のメタル工程によりエミッタ電極10、ベース取出し電極
11を形成する。 〔効果〕 第１図と第２図を比較すると、本発明に於いてはベー
スコンタクト部の面積はバーズ ビークの後退量により
左右されず、且つ、大幅に減少しているのがわかる。本
発明の第１図のトランジスタのグラフト ベースの巾Ｗ
は従来の第２図のトランジスタのグラフト ベースの巾
Ｗ′の1/3以下になっている。
【図面の簡単な説明】
第１図Ａ〜Ｇは本発明のトランジスタの製造方法であ
る。 第２図は従来のトランジスタの構造である。 １……基板、２、３、６……SiO2層 ４、７……フォトレジスト膜 ５……多結晶Si層 ８……サイドウォール ９……エミッタ 10……エミッタ電極、11……ベース電極 12……Si3N4膜
る。 第２図は従来のトランジスタの構造である。 １……基板、２、３、６……SiO2層 ４、７……フォトレジスト膜 ５……多結晶Si層 ８……サイドウォール ９……エミッタ 10……エミッタ電極、11……ベース電極 12……Si3N4膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三輪 浩之
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 昭60−216580（ＪＰ，Ａ)
特開 昭60−81862（ＪＰ，Ａ)
特開 昭57−10935（ＪＰ，Ａ)
特開 昭52−49771（ＪＰ，Ａ)
特開 昭58−172（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板上の素子形成領域上に耐酸化膜を形成す
る工程と、 該耐酸化膜をマスクに上記半導体基板表面を選択的に酸
化して第１の酸化領域を形成する工程と、 上記耐酸化膜を除去する工程と、 上記第１の酸化領域に対するエッチングによって少なく
ともトランジスタ形成部を外部に露呈させ、かつバーズ
ビークを平坦化する工程と、 該露呈部を酸化して上記第１の酸化領域に比べて薄い第
２の酸化領域を形成する工程と、 該第２の酸化領域のうち上記第１の酸化領域に接する部
分を所定領域だけ残して上記第２の酸化領域を選択的に
除去して第１の開口を形成する工程と、 該第１の開口を覆って少なくともベース電極を構成する
多結晶半導体導電層を形成する工程と、 該多結晶半導体導電層に対し、上記第１の開口より内側
に、第２の開口を形成する選択的エッチング工程と、 該第２の開口を通じてイオン注入によって真性ベース領
域を形成する工程と、 該真性ベース領域の外周に上記ベース電極を構成する上
記多結晶半導体導電層からの不純物を拡散してグラフト
ベース領域を形成する工程と、 上記第２の開口内にエミッタ・ベース分離用のサイドウ
オールを形成する工程と、 上記真性ベース領域の一部にエミッタ領域を形成する工
程とによりトランジスタを形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263019A JP2780711B2 (ja) | 1986-11-05 | 1986-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263019A JP2780711B2 (ja) | 1986-11-05 | 1986-11-05 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9293829A Division JP2976950B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63116463A JPS63116463A (ja) | 1988-05-20 |
| JP2780711B2 true JP2780711B2 (ja) | 1998-07-30 |
Family
ID=17383754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263019A Expired - Lifetime JP2780711B2 (ja) | 1986-11-05 | 1986-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780711B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081862A (ja) * | 1983-10-12 | 1985-05-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS60216580A (ja) * | 1984-04-12 | 1985-10-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-11-05 JP JP61263019A patent/JP2780711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63116463A (ja) | 1988-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543343A (en) | Method fabricating an integrated circuit | |
| JPH06177237A (ja) | 平坦な表面を具備するｍｏｓｆｅｔ構成体 | |
| US4927774A (en) | Self aligned bipolar fabrication process | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| JP2780711B2 (ja) | 半導体装置の製造方法 | |
| KR0161415B1 (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JP3280734B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0330335A (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPS647509B2 (ja) | ||
| JPH05102175A (ja) | 半導体装置の製造方法 | |
| JPS5866358A (ja) | 半導体装置の製法 | |
| JPH09266255A (ja) | 半導体装置の製造方法 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2976950B2 (ja) | 半導体装置の製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JP3349413B2 (ja) | 半導体装置の製造方法 | |
| JPH0513429A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0547923A (ja) | 半導体装置の製造方法 | |
| JPH0992789A (ja) | 半導体装置及びその製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |