JP2793194B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP2793194B2 JP2793194B2 JP63116229A JP11622988A JP2793194B2 JP 2793194 B2 JP2793194 B2 JP 2793194B2 JP 63116229 A JP63116229 A JP 63116229A JP 11622988 A JP11622988 A JP 11622988A JP 2793194 B2 JP2793194 B2 JP 2793194B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- transistor
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流回路に関し、特に安定した定電流出力
を供給しうる定電流回路に関する。
を供給しうる定電流回路に関する。
従来の定電流回路は差動増幅器およびカレントミラー
回路をもって構成されている。
回路をもって構成されている。
第３図は従来のかかる定電流回路の概要を説明するた
めのブロック回路図である。
めのブロック回路図である。
第３図に示すように、かかる定電流回路はトランジス
タQ1にカレントミラー回路１と差動増幅器A1および抵抗
R1とを接続し、カレントミラー回路１の出力側に負荷回
路ZLを接続している。尚、ａは電源端子,bは定電流設定
端子,Vrefは定電圧源である。この定電流回路におい
て、抵抗R1は定電流設定用の可変抵抗であり、定電圧源
Vref,差動増幅器A1,トランジスタQ1,抵抗R1により電圧
・電流変換部を構成している。
タQ1にカレントミラー回路１と差動増幅器A1および抵抗
R1とを接続し、カレントミラー回路１の出力側に負荷回
路ZLを接続している。尚、ａは電源端子,bは定電流設定
端子,Vrefは定電圧源である。この定電流回路におい
て、抵抗R1は定電流設定用の可変抵抗であり、定電圧源
Vref,差動増幅器A1,トランジスタQ1,抵抗R1により電圧
・電流変換部を構成している。
かかる定電流回路の動作については、まず差動増幅器
A1がトランジスタQ1とで全帰還型の回路を構成している
ので、定電圧源Vrefを＋側（反転入力端子側）に印加す
ると、その電圧V1が定電流設定端子ｂに出力される。す
なわち、出力電圧V1を抵抗R1で除した設定電流Ｉに変換
される。次に、この設定された電流ＩはトランジスタQ1
を通すと電流I1となり、またカレントミラー回路１によ
り電流を写し換えられて負荷回路ZLへの供給電流ILが得
られる。
A1がトランジスタQ1とで全帰還型の回路を構成している
ので、定電圧源Vrefを＋側（反転入力端子側）に印加す
ると、その電圧V1が定電流設定端子ｂに出力される。す
なわち、出力電圧V1を抵抗R1で除した設定電流Ｉに変換
される。次に、この設定された電流ＩはトランジスタQ1
を通すと電流I1となり、またカレントミラー回路１によ
り電流を写し換えられて負荷回路ZLへの供給電流ILが得
られる。
第４図は従来のかかる一例を説明するための具体的な
定電流回路図である。ここで第３図と同様の素子および
回路は同一番号とする。
定電流回路図である。ここで第３図と同様の素子および
回路は同一番号とする。
第４図に示すように、ここでカレントミラー回路１は
トランジスタQ6,Q7,Q8により構成されており、特にトラ
ンジスタQ6,Q7のコレクタ端子はそれぞれカレントミラ
ー１の入力端子および出力端子である。このカレントミ
ラー回路１の入力端子電流I1と出力端子電流ILは等しい
とする。
トランジスタQ6,Q7,Q8により構成されており、特にトラ
ンジスタQ6,Q7のコレクタ端子はそれぞれカレントミラ
ー１の入力端子および出力端子である。このカレントミ
ラー回路１の入力端子電流I1と出力端子電流ILは等しい
とする。
かかる定電流回路における設定電流Ｉは にて設定される。また、 I1＝IL ……………（２） I1＝Ｉ−IBQ1 ……………（３） 従って、上述の（２），（３），（４）式より 尚、I:設定電流 I1：カレントミラー回路１入力電流 IL：カレントミラー回路１出力電流 （負荷回路に供給される電流） IBQ1：TrQ1のベース電流 ICQ1：TrQ1のコレクタ電流 V1：定電流設定端子の端子電圧 hFE：順方向電流増幅率 である。
従って、式（５）に示す通り、設定された定電流Ｉに
対して、負荷回路に供給される定電流ILはトランジスタ
Q1のベース電流分の誤差を生じることになる。この誤差
分電流はトランジスタの素子特性hFEで決まるため、hFE
のばらつきやhFEの温度特性により変化するが、従来は
特にこの対策がとられていない。
対して、負荷回路に供給される定電流ILはトランジスタ
Q1のベース電流分の誤差を生じることになる。この誤差
分電流はトランジスタの素子特性hFEで決まるため、hFE
のばらつきやhFEの温度特性により変化するが、従来は
特にこの対策がとられていない。
上述した従来の定電流回路は、設定する定電流の値お
よび使用するトランジスタの種類や電流増幅率hFEによ
り設定電流と供給電流との間に差を生じ、またこの発生
した差が上記要因によりばらつきおよび変化するため、
常に高精度の定電流を供給することが出来ないという欠
点がある。
よび使用するトランジスタの種類や電流増幅率hFEによ
り設定電流と供給電流との間に差を生じ、またこの発生
した差が上記要因によりばらつきおよび変化するため、
常に高精度の定電流を供給することが出来ないという欠
点がある。
本発明の目的は、容易に精度の高い定電流を設定で
き、且つ設定後の変動も少ない高精度の定電流を得られ
る定電流回路を提供することにある。
き、且つ設定後の変動も少ない高精度の定電流を得られ
る定電流回路を提供することにある。
本発明の定電流回路は、基準電圧を印加する非反転入
力端子のほかに反転入力端子および出力端子を有する増
幅器と、前記増幅器の反転入力端子および出力端子にそ
れぞれエミッタおよびベースを接続した第一のNPNトラ
ンジスタと、エミッタを前記第一のNPNトランジスタの
コレクタに接続した第二のNPNトランジスタと、前記第
二のトランジスタのコレクタおよびベースにそれぞれの
基準側を接続し且つその出力側を負荷回路に共通接続し
た第一および第二のカレントミラー回路と、前記第一の
NPNトランジスタのエミッタと接地間に接続した基準電
流値を設定するための抵抗とを含み、前記第一および第
二のカレントミラー回路の共通接続点を出力として構成
される。
力端子のほかに反転入力端子および出力端子を有する増
幅器と、前記増幅器の反転入力端子および出力端子にそ
れぞれエミッタおよびベースを接続した第一のNPNトラ
ンジスタと、エミッタを前記第一のNPNトランジスタの
コレクタに接続した第二のNPNトランジスタと、前記第
二のトランジスタのコレクタおよびベースにそれぞれの
基準側を接続し且つその出力側を負荷回路に共通接続し
た第一および第二のカレントミラー回路と、前記第一の
NPNトランジスタのエミッタと接地間に接続した基準電
流値を設定するための抵抗とを含み、前記第一および第
二のカレントミラー回路の共通接続点を出力として構成
される。
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明の定電流回路の概要を説明するための
ブロック回路図である。
ブロック回路図である。
第１図に示すように、かかる定電流回路は、基準電源
となる定電圧源VREFが非反転入力端子（＋側）に供給さ
れた差動増幅器A1と、この差動増幅器の反転入力端子
（−側）と出力端子とにそれぞれエミッタおよびベース
を接続したNPNトランジスタQ1と、エミッタをこのNPNト
ランジスタQ1のコレクタに接続した他のNPNトランジス
タQ2と、このNPNトランジスタQ2のコレクタおよびベー
スに各々基準側が接続され且つその出力側を負荷回路ZL
に共通接続した第一および第二のカレントミラー回路１
および２と、前述したNPNトランジスタQ1のエミッタと
接地間に接続された抵抗とを有して構成される。尚、ａ
は電源端子,bは定電流設定端子である。
となる定電圧源VREFが非反転入力端子（＋側）に供給さ
れた差動増幅器A1と、この差動増幅器の反転入力端子
（−側）と出力端子とにそれぞれエミッタおよびベース
を接続したNPNトランジスタQ1と、エミッタをこのNPNト
ランジスタQ1のコレクタに接続した他のNPNトランジス
タQ2と、このNPNトランジスタQ2のコレクタおよびベー
スに各々基準側が接続され且つその出力側を負荷回路ZL
に共通接続した第一および第二のカレントミラー回路１
および２と、前述したNPNトランジスタQ1のエミッタと
接地間に接続された抵抗とを有して構成される。尚、ａ
は電源端子,bは定電流設定端子である。
かかる定電流回路の動作についてみると、まず定電流
設定用抵抗R1に流れる電流は前述の（１）式より、Ｉ＝
V1/R1である。ここで、設定電流ＩはトランジスタQ1,Q2
を介しカレントミラー回路１の入力電流Il1として入力
され、これと同じ大きさの電流がカレントミラー回路１
の出力電流IL1として負荷回路ZLに供給（写しかえ）さ
れる。また、差動増幅回路A1の出力用トランジスタQ1と
設定電流検出用トランジスタQ2とを同一サイズ且つ同一
形状の素子とすることにより、トランジスタQ1のベース
電流と同じ大きさのトランジスタQ2のベース電流をカレ
ントミラー回路２に入力し、また、出力側に写しかえる
ことができる。このように、カレントミラー回路1,2の
入出力電流比により、トランジスタQ1,Q2のベース電流
を補正して負荷回路ZLに電流供給するので、設定電流Ｉ
と負荷回路ZLへの供給電流Izとを一致させることが出来
る。
設定用抵抗R1に流れる電流は前述の（１）式より、Ｉ＝
V1/R1である。ここで、設定電流ＩはトランジスタQ1,Q2
を介しカレントミラー回路１の入力電流Il1として入力
され、これと同じ大きさの電流がカレントミラー回路１
の出力電流IL1として負荷回路ZLに供給（写しかえ）さ
れる。また、差動増幅回路A1の出力用トランジスタQ1と
設定電流検出用トランジスタQ2とを同一サイズ且つ同一
形状の素子とすることにより、トランジスタQ1のベース
電流と同じ大きさのトランジスタQ2のベース電流をカレ
ントミラー回路２に入力し、また、出力側に写しかえる
ことができる。このように、カレントミラー回路1,2の
入出力電流比により、トランジスタQ1,Q2のベース電流
を補正して負荷回路ZLに電流供給するので、設定電流Ｉ
と負荷回路ZLへの供給電流Izとを一致させることが出来
る。
第２図は本発明の一実施例を示す定電流回路図であ
る。
る。
第２図に示すように、本実施例の定電流回路は第１図
に示した基本的な概要回路と同一であり、トランジスタ
Q3〜Q5はカレントミラー回路２を構成し、トランジスタ
Q6〜Q8はカレントミラー回路１を構成している。この定
電流回路において、定電流設定抵抗R1に流れる電流Ｉは
前記（１）式からＩ＝V1/R1になる。
に示した基本的な概要回路と同一であり、トランジスタ
Q3〜Q5はカレントミラー回路２を構成し、トランジスタ
Q6〜Q8はカレントミラー回路１を構成している。この定
電流回路において、定電流設定抵抗R1に流れる電流Ｉは
前記（１）式からＩ＝V1/R1になる。
ここで、トランジスタQ1,Q2のコレクタ電流ICQ1，I
CQ2は ICQ1＝Ｉ−IBQ1＝Ｉ−（１−1/hFE） ……（６） ICQ2＝Il1＝ICQ1−IBQ2 ＝Ｉ（１−1/hFE）（１−1/hFE） ＝Ｉ−2I/hFE＋I/(hFE)2 …（７） ここで、2I/hFE≫I/(hFE)2とすると、 ICQ2＝Il1＝Ｉ−2I/hFE ＝Ｉ−2IB …………（８） ここで、カレントミラー回路２においては、トランジ
スタQ2のベース電流IBを入力し、その出力にて2IBに変
換して負荷回路ZLに供給する。このカレントミラー回路
２の出力にて2IB変換するにはこれを構成するトランジ
スタQ3,Q4のエミッタ面積比を2:1に設定することにより
実現することができる。
CQ2は ICQ1＝Ｉ−IBQ1＝Ｉ−（１−1/hFE） ……（６） ICQ2＝Il1＝ICQ1−IBQ2 ＝Ｉ（１−1/hFE）（１−1/hFE） ＝Ｉ−2I/hFE＋I/(hFE)2 …（７） ここで、2I/hFE≫I/(hFE)2とすると、 ICQ2＝Il1＝Ｉ−2I/hFE ＝Ｉ−2IB …………（８） ここで、カレントミラー回路２においては、トランジ
スタQ2のベース電流IBを入力し、その出力にて2IBに変
換して負荷回路ZLに供給する。このカレントミラー回路
２の出力にて2IB変換するにはこれを構成するトランジ
スタQ3,Q4のエミッタ面積比を2:1に設定することにより
実現することができる。
従って、カレントミラー回路２の出力電流を2IBとす
ると、 Iz＝IL1＋2IB …………（９） ここで、IL1＝Il1とすると、（８）式より Iz＝Ｉ−2IB＋2IB ＝Ｉ …………（10） となる。このように、Iz＝Ｉとなるため、負荷回路ZLに
流す電流Izは定電流設定用抵抗R1で設定された電流Ｉに
て設定することが出来る。
ると、 Iz＝IL1＋2IB …………（９） ここで、IL1＝Il1とすると、（８）式より Iz＝Ｉ−2IB＋2IB ＝Ｉ …………（10） となる。このように、Iz＝Ｉとなるため、負荷回路ZLに
流す電流Izは定電流設定用抵抗R1で設定された電流Ｉに
て設定することが出来る。
以上説明したように、本発明の定電流回路は、設定電
流検出用トランジスタおよびこのトランジスタにより駆
動される電流補正用カレントミラー回路とを具備するこ
とにより、設定電流値およびトランジスタの電流増幅率
hFEのばらつきや変動に対しても常に設定された定電流
を負荷回路に対して供給することができるという効果が
ある。
流検出用トランジスタおよびこのトランジスタにより駆
動される電流補正用カレントミラー回路とを具備するこ
とにより、設定電流値およびトランジスタの電流増幅率
hFEのばらつきや変動に対しても常に設定された定電流
を負荷回路に対して供給することができるという効果が
ある。
第１図は本発明の定電流回路の概要を説明するためのブ
ロック回路図、第２図は本発明の一実施例を示す定電流
回路図、第３図は従来の定電流回路の概要を説明するた
めのブロック回路図、第４図は従来の一例を説明するた
めの定電流回路図である。 1,2……カレントミラー回路、A1……差動増幅器、ZL…
…負荷回路、Vref……定電圧源、Q1〜Q8……トランジス
タ、R1……抵抗、ａ……電源端子、ｂ……定電流設定端
子、Il1……カレントミラー回路１の入力電流、IL1……
カレントミラー回路１の出力電流、Iz……負荷回路への
供給電流。
ロック回路図、第２図は本発明の一実施例を示す定電流
回路図、第３図は従来の定電流回路の概要を説明するた
めのブロック回路図、第４図は従来の一例を説明するた
めの定電流回路図である。 1,2……カレントミラー回路、A1……差動増幅器、ZL…
…負荷回路、Vref……定電圧源、Q1〜Q8……トランジス
タ、R1……抵抗、ａ……電源端子、ｂ……定電流設定端
子、Il1……カレントミラー回路１の入力電流、IL1……
カレントミラー回路１の出力電流、Iz……負荷回路への
供給電流。
Claims (1)
- 【請求項１】基準電圧を印加する非反転入力端子のほか
に反転入力端子および出力端子を有する増幅器と、前記
増幅器の反転入力端子および出力端子にそれぞれエミッ
タおよびベースを接続した第一のNPNトランジスタと、
エミッタを前記第一のNPNトランジスタのコレクタに接
続した第二のNPNトランジスタと、前記第二のトランジ
スタのコレクタおよびベースにそれぞれの基準側を接続
し且つその出力側を負荷回路に共通接続した第一および
第二のカレントミラー回路と、前記第一のNPNトランジ
スタのエミッタと接地間に接続した基準電流値を設定す
るための抵抗とを含み、前記第一および第二のカレント
ミラー回路の共通接続点を出力とすることを特徴とする
定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116229A JP2793194B2 (ja) | 1988-05-13 | 1988-05-13 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116229A JP2793194B2 (ja) | 1988-05-13 | 1988-05-13 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286605A JPH01286605A (ja) | 1989-11-17 |
| JP2793194B2 true JP2793194B2 (ja) | 1998-09-03 |
Family
ID=14682029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116229A Expired - Lifetime JP2793194B2 (ja) | 1988-05-13 | 1988-05-13 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793194B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010006865B4 (de) * | 2010-02-04 | 2018-10-11 | Austriamicrosystems Ag | Stromquelle, Stromquellenanordnung und deren Verwendung |
-
1988
- 1988-05-13 JP JP63116229A patent/JP2793194B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286605A (ja) | 1989-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0121642B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS6311877B2 (ja) | ||
| JP2793194B2 (ja) | 定電流回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JP2723547B2 (ja) | 定電流回路 | |
| JP3074117B2 (ja) | 可変電圧回路 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JPH0326435B2 (ja) | ||
| JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2790733B2 (ja) | 駆動回路 | |
| JP2830412B2 (ja) | クランプ回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| EP0384710A1 (en) | Amplifier circuit operable at low power source voltage | |
| JPH0347010B2 (ja) | ||
| JP2591853B2 (ja) | クランプ回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 |