JP2694945B2 - 電流量制御回路 - Google Patents
電流量制御回路Info
- Publication number
- JP2694945B2 JP2694945B2 JP62064215A JP6421587A JP2694945B2 JP 2694945 B2 JP2694945 B2 JP 2694945B2 JP 62064215 A JP62064215 A JP 62064215A JP 6421587 A JP6421587 A JP 6421587A JP 2694945 B2 JP2694945 B2 JP 2694945B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- transistors
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、各種信号の電流量又は直流電流量を制御す
るのに用いられる電流量制御回路に関する。 （従来の技術） 従来、各種信号の電流量当は直流電流を制御するため
の回路として、第４図に示す回路がある。 電源電圧Vccは、可変抵抗VRの両端間に供給され、可
変抵抗VRの出力端子より取出された制御電圧Vcは、抵抗
R1を介して、トランジスタQ1のベースに供給される。ト
ランジスタQ1,Q2は、エミッタ結合トランジスタ対であ
り、各々のエミッタはそれぞれ抵抗R4,R5を介したの
ち、電流源IEに接続されている。また、トランジスタQ
1,Q2の各々のベースには、抵抗R2,R3を介してバイアス
電圧VBが供給されている。バイアス電圧VBは、トランジ
スタQ3,Q4,Q5、抵抗R6,R7,R8によるバイアス回路で作ら
れている。 上記の回路は可変抵抗VRの出力つまり制御電圧Vcを調
整することにより、トランジスタQ1,Q2のコレクタに流
れる電流Ic1、Ic2の電流量を制御することができる。 今、抵抗R1〜R8の値をそれぞれ、R2＝R3、R4＝R5、R7
＝R8とし、トランジスタのコレクタ・ベース間電圧とダ
イオードのアノード・カソード間電圧は全て等しくVFと
すると、バイアス電圧VBは、 又、制御電圧VcをVc＝ａ・Vcc（０≦ａ≦１）とする
と、トランジスタQ1とQ2のベース間電位差ΔＶは、可変
抵抗VRのインピーダンスが（R1＋R3）に比べて十分低い
とすると、 となる。従って、可変抵抗VRを調整することにより、ａ
が変化するので、ΔＶは比例して変化する。このとき、
抵抗R4,R5と電流源IEの電流IEの積がΔＶに対して十分
大きいとすると、トランジスタQ1,Q2のコレクタIc1,Ic2
は略比例して差動的に変化する。 従って、上記の回路は、安定化回路によって電源電圧
Vccを安定化する必要がある。更に、コレクタ電流Ic1,I
c2がΔＶに比例して変化するためには、抵抗R4,R5を十
分大きくしなければならない。しかし、抵抗R4,R5の値
を大きくすると、制御量は小さくなるという問題があ
る。このため、制御量を大きくするために、抵抗R4,R5
の値を小さくすると、トランジスタQ1,Q2の熱電圧VTに
対する影響が大きくなり、温度によって、制御量も変化
してしまうという問題があった。 （発明が解決しようとする問題点） 上記したように、従来の電流量制御回路によると、電
源電圧を安定化させる回路が必要であり、また、トラン
ジスタの熱電圧VTの影響を少なくした結果、制御量が少
ないという問題があった。 そこで本発明は、電源電圧Vcc、トランジスタの熱電
圧VTの影響がなく、かつ制御量も大きく集積化に適した
電流量制御回路を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、電源電圧に基づいた制御電流を出力する第
１の電流供給手段と、電流源の電流が共通エミッタに入
力され、差動入力端の一方に供給される前記制御電流に
基づいた差動出力電流を発生する第１及び第２のトラン
ジスタかなる第１の差動対と、前記電源電圧に接続さ
れ、所定の基準電流を出力する第２の電流供給手段と、
前記基準電流が共通エミッタに入力され、差動入力端の
一方に供給される前記制御電流に基づいて差動出力電流
を発生する第３及び第４のトランジスタからなる第２の
差動対と、前記第２の差動対の出力電流経路間に接続さ
れた電流帰還回路と、前記制御電流に基づいて前記第２
の差動対ベース間の差電圧を制御し、前記第１の差動対
の作動出力電流を制御する手段とを具備するものであ
る。 そして、前記第１の電流供給手段、前記電流帰還回路
及び第２の電流供給手段の機能により、前記差動入力端
の電圧が電源電圧の影響を受けないようにし、また、前
記制御電流に基づいて発生する差動入力を前記第１と第
２の差動対とで共通にして、熱電圧の影響を受けないよ
うにした電流量制御回路を得るものである。 以下この発明の実施例を図面を参照して説明する。 第１図はこの発明の一実施例である。トランジスタQ
1,Q2は、第１のエミッタ結合トランジスタ対であり、ト
ランジスタQ1はダイオード接続されている。またトラン
ジスタQ5,Q6は、第２のエミッタ結合トランジスタ対で
あり、各々のトランジスタQ5,Q6のコレクタからは、制
御された電流Io1,Io2が取出される。 更に、第１のエミッタ結合トランジスタ対には、カレ
ントミラー接続による電流帰還回路が接続されている。
即ち、トランジスタQ2のコレクタは、トランジスタQ4の
ベース及びコレクタに接続され、このトランジスタQ4の
ベースは、トランジスタQ3のベースに接続されている。
そしてトランジスタQ3,Q4の各エミッタは、それぞれ抵
抗R2,R3を介して電源ラインに接続され、トランジスタQ
3のコレクタは、トランジスタQ1のコレクタに接続され
ている。 従って、トランジスタQ2のコレクタ電流は、トランジ
スタQ1のコレクタに帰還される。 次に、電源ラインと接地ライン間に直列接続された、
抵抗R4、トランジスタQ7,Q8（トランジスタのダイオー
ド接続であるため図にダイオードのシンボルで示してい
る）、抵抗R5による回路と、抵抗R6、トランジスタQ9
は、電源電圧Vccの分圧電圧VBを作る回路である。トラ
ンジスタQ9のベースは、トランジスタQ8のカソードに接
続され、コレクタは、トランジスタQ10（トランジスタQ
11とともにカレントミラー回路を形成）のコレクタ及び
ベースに接続されている。 今、トランジスタQ7,Q8のカソード・アノード間電圧
と、トランジスタQ9のベース・エミッタ間電圧が全て等
しく、抵抗R4とR5の値も等しい（R4＝R5）すると、分圧
電圧VBは、 となる。 トランジスタQ10,Q11の各々のエミッタは、抵抗R7,R8
を介して接地ラインに接続され、またトランジスタQ11
のコレクタは、第１のエミッタ結合トランジスタ対の共
通エミッタに接続され、トランジスタQ9のコレクタ電流
を、トランジスタQ1,Q2の共通エミッタに供給してい
る。ここで、カレントミラー比が１対１であるとする
と、共通エミッタに流れる電流Ioは、 となる。 次に、トランジスタQ2,Q5のベースは、トランジスタQ
9のエミッタに接続され、トランジスタQ6のベースはト
ランジスタQ1のコレクタに接続される。制御電圧Vcは、
電源電圧Vccを可変抵抗VRで分圧して得ており、抵抗R1
を介してトランジスタQ1のベースに印加される。また、
トランジスタQ5,Q6の共通エミッタは、電流源IEに接続
される。 従って、第１、第２のエミッタ結合トランジスタ対に
対して、分圧電圧VBは、双方のトランジスタQ2,Q5のベ
ースに印加され、制御電圧Vcは、双方のトランジスタQ
1,Q6のベースに印加されることになる。 上記の回路において、可変抵抗VRのインピーダンスが
抵抗R1に比べて十分低いとすると、制御電圧Vcは、 Vc＝aVcc（０≦ａ≦１） と表わせる。 従って、抵抗R1に流れる電流Icは、トランジスタQ1の
ベース電位がほぼVBに等しいので、 となる。従って、トランジスタQ1のコレクタ電流Ic
1は、 となり、又、トランジスタQ2のコレクタ電流Ic2は、 となる。ここでトランジスタQ1のベース電位がほぼＶB
に等しいものとしているのは次の理由による。即ちトラ
ンジスタQ1のベース電位とトランジスタQ2のベース電位
との差はΔＶである。しかしΔＶは、ＶBに比べて充分
小さい値となっている。具体的には、例えばVcc＝5Vの
ときＶB＝2.5Vであり、制御状態にもよるが、ΔＶは、
およそ数十ｍ程度である。したがって、この部分では、
ΔＶを無視できるので、トランジスタQ1のベース電位が
ほぼＶBに等しいものとして計算している。 よって、トランジスタQ1,Q2のベース・エミッタ間の
電圧の電圧差ΔＶは、トランジスタの飽和電流が等しい
とすると、 となる。 ここで、R1＝R6とすると、となる。よって、トランジスタQ5,Q6のコレクタ電流I
o1,Io2の比は、 となり、Io1とIo2の電流比には、電源電圧、抵抗、熱電
圧の要素が含まれなくなる。また、トランジスタの飽和
電流は、集積回路化すると精度良く等しいものが得られ
る。 上記回路によると、第１のエミッタ結合トランジスタ
対の各トランジスタのベース・エミッタ間電圧の電圧差
が第２のエミッタ結合トランジスタ対のベース間電圧差
ΔＶとなるように、第１、第２のエミッタ結合トランジ
スタ対が接続されている。 次に、第１のエミッタ結合トランジスタ対のコレクタ
相互間には電流帰還手段が接続されたコレクタ電流Ic1,
Ic2の関係を一定の関係に維持している。 次に、第１のエミッタ結合トランジスタ対には、電源
電圧に略比例した電流が供給されるように、抵抗R6,R7,
R8、トランジスタQ10,Q11による第１の電流供給手段が
接続される。更に、第１のエミッタ結合トランジスタ対
の一方のトランジスタQ1のベース抵抗R1の一方には、分
圧電圧VBと略等しい電圧、他方には制御電圧Vcが設定さ
れるから、トランジスタQ1のベース・コレクタには電圧
VB・VCの差に比例した電流が供給される（第２の電流供
給手段）。 これによって、上記ベース間電圧差ΔＶは、制御電圧
によって可変され、この場合電源電圧及び抵抗の影響を
受けない。更に、ベース間電圧差ΔＶに含まれる熱電圧
VTは、第２のエミッタ結合トランジスタ対の熱電圧VTに
よりキャンセルされる。よって、電流Io1,Io2は、電源
電圧、抵抗、熱電圧の影響を受けなくなる。 従来の第４図の回路ではエミッタ結合トランジスタの
エミッタ間にそれぞれ抵抗Reがあるために、トランジス
タQ1、Q2のベース間差電圧ΔＶは、ΔＶ＝Vt・Ln（Ic1/
Ic2）＋Re（Ie1−Ie2） となる（ここでエミッタ電流Ie1、Ie2はIe1＋Ie2＝I
E）。 したがって、電流源IEと抵抗Re（＝R4、R5）の積が充
分大きいと、熱電圧Vtの項は無視できるので、 ΔＶ＝約Re（Ie1−Ie2） となり、熱電圧Vtの影響は無視できるが、制御感度が下
がり、結果的に制御量が小さくなる。そこで、逆に抵抗
Reを小さくすれば制御感動が上がるが、 ΔＶ＝約Vt・Ln（Ic1/Ic2） となり、熱電圧の影響を無視できなくなる。 これに対して、本発明の回路では、抵抗Reがないの
で、第１の差動回路で ΔＶ＝Vt・Ln（Io1/Io2） となります。一見、従来例と同じように見えるが、ベー
ス間差電圧ΔＶの発生を工夫して、第２の差動回路でも ΔＶ＝Vt・Ln（Ic1/Ic2） を発生させている。ここで ΔＶ＝Vt・Ln（Io1/Io2）とΔＶ＝Vt・Ln（Ic1/Ic2）
とが等しいのであるから、Vt・（Io1/Io2）＝Vt・（Ic1
/Ic2）でなければならない。よって、２つの式にはどち
らにも熱電圧Vtが含まれており、熱電圧Vtがキャンセル
できることになる。しかも抵抗Reが無いので制御感度を
高くし、制御量を大きくすることができる。 第２図はこの発明の他の実施例である。第１図の回路
と同じ部分には同じ符号を付している。第１図の回路と
異なる部分は、各種電圧、電流を演算増幅器で作ってい
ることである。即ち、第１図の回路では可変抵抗VRのイ
ンピーダンスを無視していたが、このインピーダンスの
影響を無くすために、インピーダンス変換回路OP1を付
加し、この回路を介して制御電圧Vcを抵抗R1に供給して
いるようにしている。更に、分圧電圧VBを得るのに、抵
抗R4,R5による抵抗分割回路で得ている。そして、その
分圧電圧VBをインピーダンス変換回路OP3を介してトラ
ンジスタQ5,Q2のベースに与えている。また、第１の電
流供給手段の電流源をトランジスタQ9と演算増幅器OP2
で構成している。その他の部分は先の実施例と同じであ
る。 上記の実施例によると、電圧、電流値の精度を一層向
上させることができる。 第３図は更に他の実施例である。第３図は、制御電圧
Vcの入力段の部分を示している。ダイオード接続された
トランジスタQ21,Q22の共通エミッタには、第１の電流
供給手段による電流Ioが供給される。また、ダイオード
接続されたトランジスタQ21のコレクタ電流をトランジ
スタQ22のコレクタに帰還する場合、演算増幅器OP4とト
ランジスタQ25からなるボルテージファロア、トランジ
スタQ23,Q24、抵抗R21,R22からなるカレントミラー回路
を介して帰還させている。この実施例によると、第１図
で電圧電流変換誤差となるQ1のインピーダンスを小さく
することができ、精度の良い制御を行なうことができ
る。 第３図の回路の場合、演算増幅器OP4と、トランジス
タQ25でボルテージフォロア回路を構成しているので、
トランジスタQ25のエミッタ電圧はＶBとなる。したがっ
てR1を流れる電流Icは、 Ic＝（Vc−ＶB）/R1 ここでVcとＶBをそれぞれVccに比例した電圧、即ち、 Vc＝aVcc、ＶB＝Vcc/2 とすると、 Ic＝（ａ−1/2）Vcc/R1となり これは、第１図のIcと全く同じである。よって、第３
図の実施例でも第１図の回路と同様の作用、効果を奏す
ることになる。 なお、本発明では、電流帰還手段として用いたカレン
トミラー回路、電流供給手段、分圧電圧を得る手段は、
他にも種々の実施例が可能である。またダイオード接続
のトランジスタをダイオードにしても良く、NPNトラン
ジスタとPNPトランジスタを入れかえても良い。 ［発明の効果］ 以上説明したように本発明は、電源電圧、抵抗、熱電
圧の影響の少ない制御回路を得ることができ、特に集積
化した場合トランジスタの飽和電流も精度良く合わせる
ことができるので、飽和電流の影響も小さくなる。
るのに用いられる電流量制御回路に関する。 （従来の技術） 従来、各種信号の電流量当は直流電流を制御するため
の回路として、第４図に示す回路がある。 電源電圧Vccは、可変抵抗VRの両端間に供給され、可
変抵抗VRの出力端子より取出された制御電圧Vcは、抵抗
R1を介して、トランジスタQ1のベースに供給される。ト
ランジスタQ1,Q2は、エミッタ結合トランジスタ対であ
り、各々のエミッタはそれぞれ抵抗R4,R5を介したの
ち、電流源IEに接続されている。また、トランジスタQ
1,Q2の各々のベースには、抵抗R2,R3を介してバイアス
電圧VBが供給されている。バイアス電圧VBは、トランジ
スタQ3,Q4,Q5、抵抗R6,R7,R8によるバイアス回路で作ら
れている。 上記の回路は可変抵抗VRの出力つまり制御電圧Vcを調
整することにより、トランジスタQ1,Q2のコレクタに流
れる電流Ic1、Ic2の電流量を制御することができる。 今、抵抗R1〜R8の値をそれぞれ、R2＝R3、R4＝R5、R7
＝R8とし、トランジスタのコレクタ・ベース間電圧とダ
イオードのアノード・カソード間電圧は全て等しくVFと
すると、バイアス電圧VBは、 又、制御電圧VcをVc＝ａ・Vcc（０≦ａ≦１）とする
と、トランジスタQ1とQ2のベース間電位差ΔＶは、可変
抵抗VRのインピーダンスが（R1＋R3）に比べて十分低い
とすると、 となる。従って、可変抵抗VRを調整することにより、ａ
が変化するので、ΔＶは比例して変化する。このとき、
抵抗R4,R5と電流源IEの電流IEの積がΔＶに対して十分
大きいとすると、トランジスタQ1,Q2のコレクタIc1,Ic2
は略比例して差動的に変化する。 従って、上記の回路は、安定化回路によって電源電圧
Vccを安定化する必要がある。更に、コレクタ電流Ic1,I
c2がΔＶに比例して変化するためには、抵抗R4,R5を十
分大きくしなければならない。しかし、抵抗R4,R5の値
を大きくすると、制御量は小さくなるという問題があ
る。このため、制御量を大きくするために、抵抗R4,R5
の値を小さくすると、トランジスタQ1,Q2の熱電圧VTに
対する影響が大きくなり、温度によって、制御量も変化
してしまうという問題があった。 （発明が解決しようとする問題点） 上記したように、従来の電流量制御回路によると、電
源電圧を安定化させる回路が必要であり、また、トラン
ジスタの熱電圧VTの影響を少なくした結果、制御量が少
ないという問題があった。 そこで本発明は、電源電圧Vcc、トランジスタの熱電
圧VTの影響がなく、かつ制御量も大きく集積化に適した
電流量制御回路を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、電源電圧に基づいた制御電流を出力する第
１の電流供給手段と、電流源の電流が共通エミッタに入
力され、差動入力端の一方に供給される前記制御電流に
基づいた差動出力電流を発生する第１及び第２のトラン
ジスタかなる第１の差動対と、前記電源電圧に接続さ
れ、所定の基準電流を出力する第２の電流供給手段と、
前記基準電流が共通エミッタに入力され、差動入力端の
一方に供給される前記制御電流に基づいて差動出力電流
を発生する第３及び第４のトランジスタからなる第２の
差動対と、前記第２の差動対の出力電流経路間に接続さ
れた電流帰還回路と、前記制御電流に基づいて前記第２
の差動対ベース間の差電圧を制御し、前記第１の差動対
の作動出力電流を制御する手段とを具備するものであ
る。 そして、前記第１の電流供給手段、前記電流帰還回路
及び第２の電流供給手段の機能により、前記差動入力端
の電圧が電源電圧の影響を受けないようにし、また、前
記制御電流に基づいて発生する差動入力を前記第１と第
２の差動対とで共通にして、熱電圧の影響を受けないよ
うにした電流量制御回路を得るものである。 以下この発明の実施例を図面を参照して説明する。 第１図はこの発明の一実施例である。トランジスタQ
1,Q2は、第１のエミッタ結合トランジスタ対であり、ト
ランジスタQ1はダイオード接続されている。またトラン
ジスタQ5,Q6は、第２のエミッタ結合トランジスタ対で
あり、各々のトランジスタQ5,Q6のコレクタからは、制
御された電流Io1,Io2が取出される。 更に、第１のエミッタ結合トランジスタ対には、カレ
ントミラー接続による電流帰還回路が接続されている。
即ち、トランジスタQ2のコレクタは、トランジスタQ4の
ベース及びコレクタに接続され、このトランジスタQ4の
ベースは、トランジスタQ3のベースに接続されている。
そしてトランジスタQ3,Q4の各エミッタは、それぞれ抵
抗R2,R3を介して電源ラインに接続され、トランジスタQ
3のコレクタは、トランジスタQ1のコレクタに接続され
ている。 従って、トランジスタQ2のコレクタ電流は、トランジ
スタQ1のコレクタに帰還される。 次に、電源ラインと接地ライン間に直列接続された、
抵抗R4、トランジスタQ7,Q8（トランジスタのダイオー
ド接続であるため図にダイオードのシンボルで示してい
る）、抵抗R5による回路と、抵抗R6、トランジスタQ9
は、電源電圧Vccの分圧電圧VBを作る回路である。トラ
ンジスタQ9のベースは、トランジスタQ8のカソードに接
続され、コレクタは、トランジスタQ10（トランジスタQ
11とともにカレントミラー回路を形成）のコレクタ及び
ベースに接続されている。 今、トランジスタQ7,Q8のカソード・アノード間電圧
と、トランジスタQ9のベース・エミッタ間電圧が全て等
しく、抵抗R4とR5の値も等しい（R4＝R5）すると、分圧
電圧VBは、 となる。 トランジスタQ10,Q11の各々のエミッタは、抵抗R7,R8
を介して接地ラインに接続され、またトランジスタQ11
のコレクタは、第１のエミッタ結合トランジスタ対の共
通エミッタに接続され、トランジスタQ9のコレクタ電流
を、トランジスタQ1,Q2の共通エミッタに供給してい
る。ここで、カレントミラー比が１対１であるとする
と、共通エミッタに流れる電流Ioは、 となる。 次に、トランジスタQ2,Q5のベースは、トランジスタQ
9のエミッタに接続され、トランジスタQ6のベースはト
ランジスタQ1のコレクタに接続される。制御電圧Vcは、
電源電圧Vccを可変抵抗VRで分圧して得ており、抵抗R1
を介してトランジスタQ1のベースに印加される。また、
トランジスタQ5,Q6の共通エミッタは、電流源IEに接続
される。 従って、第１、第２のエミッタ結合トランジスタ対に
対して、分圧電圧VBは、双方のトランジスタQ2,Q5のベ
ースに印加され、制御電圧Vcは、双方のトランジスタQ
1,Q6のベースに印加されることになる。 上記の回路において、可変抵抗VRのインピーダンスが
抵抗R1に比べて十分低いとすると、制御電圧Vcは、 Vc＝aVcc（０≦ａ≦１） と表わせる。 従って、抵抗R1に流れる電流Icは、トランジスタQ1の
ベース電位がほぼVBに等しいので、 となる。従って、トランジスタQ1のコレクタ電流Ic
1は、 となり、又、トランジスタQ2のコレクタ電流Ic2は、 となる。ここでトランジスタQ1のベース電位がほぼＶB
に等しいものとしているのは次の理由による。即ちトラ
ンジスタQ1のベース電位とトランジスタQ2のベース電位
との差はΔＶである。しかしΔＶは、ＶBに比べて充分
小さい値となっている。具体的には、例えばVcc＝5Vの
ときＶB＝2.5Vであり、制御状態にもよるが、ΔＶは、
およそ数十ｍ程度である。したがって、この部分では、
ΔＶを無視できるので、トランジスタQ1のベース電位が
ほぼＶBに等しいものとして計算している。 よって、トランジスタQ1,Q2のベース・エミッタ間の
電圧の電圧差ΔＶは、トランジスタの飽和電流が等しい
とすると、 となる。 ここで、R1＝R6とすると、となる。よって、トランジスタQ5,Q6のコレクタ電流I
o1,Io2の比は、 となり、Io1とIo2の電流比には、電源電圧、抵抗、熱電
圧の要素が含まれなくなる。また、トランジスタの飽和
電流は、集積回路化すると精度良く等しいものが得られ
る。 上記回路によると、第１のエミッタ結合トランジスタ
対の各トランジスタのベース・エミッタ間電圧の電圧差
が第２のエミッタ結合トランジスタ対のベース間電圧差
ΔＶとなるように、第１、第２のエミッタ結合トランジ
スタ対が接続されている。 次に、第１のエミッタ結合トランジスタ対のコレクタ
相互間には電流帰還手段が接続されたコレクタ電流Ic1,
Ic2の関係を一定の関係に維持している。 次に、第１のエミッタ結合トランジスタ対には、電源
電圧に略比例した電流が供給されるように、抵抗R6,R7,
R8、トランジスタQ10,Q11による第１の電流供給手段が
接続される。更に、第１のエミッタ結合トランジスタ対
の一方のトランジスタQ1のベース抵抗R1の一方には、分
圧電圧VBと略等しい電圧、他方には制御電圧Vcが設定さ
れるから、トランジスタQ1のベース・コレクタには電圧
VB・VCの差に比例した電流が供給される（第２の電流供
給手段）。 これによって、上記ベース間電圧差ΔＶは、制御電圧
によって可変され、この場合電源電圧及び抵抗の影響を
受けない。更に、ベース間電圧差ΔＶに含まれる熱電圧
VTは、第２のエミッタ結合トランジスタ対の熱電圧VTに
よりキャンセルされる。よって、電流Io1,Io2は、電源
電圧、抵抗、熱電圧の影響を受けなくなる。 従来の第４図の回路ではエミッタ結合トランジスタの
エミッタ間にそれぞれ抵抗Reがあるために、トランジス
タQ1、Q2のベース間差電圧ΔＶは、ΔＶ＝Vt・Ln（Ic1/
Ic2）＋Re（Ie1−Ie2） となる（ここでエミッタ電流Ie1、Ie2はIe1＋Ie2＝I
E）。 したがって、電流源IEと抵抗Re（＝R4、R5）の積が充
分大きいと、熱電圧Vtの項は無視できるので、 ΔＶ＝約Re（Ie1−Ie2） となり、熱電圧Vtの影響は無視できるが、制御感度が下
がり、結果的に制御量が小さくなる。そこで、逆に抵抗
Reを小さくすれば制御感動が上がるが、 ΔＶ＝約Vt・Ln（Ic1/Ic2） となり、熱電圧の影響を無視できなくなる。 これに対して、本発明の回路では、抵抗Reがないの
で、第１の差動回路で ΔＶ＝Vt・Ln（Io1/Io2） となります。一見、従来例と同じように見えるが、ベー
ス間差電圧ΔＶの発生を工夫して、第２の差動回路でも ΔＶ＝Vt・Ln（Ic1/Ic2） を発生させている。ここで ΔＶ＝Vt・Ln（Io1/Io2）とΔＶ＝Vt・Ln（Ic1/Ic2）
とが等しいのであるから、Vt・（Io1/Io2）＝Vt・（Ic1
/Ic2）でなければならない。よって、２つの式にはどち
らにも熱電圧Vtが含まれており、熱電圧Vtがキャンセル
できることになる。しかも抵抗Reが無いので制御感度を
高くし、制御量を大きくすることができる。 第２図はこの発明の他の実施例である。第１図の回路
と同じ部分には同じ符号を付している。第１図の回路と
異なる部分は、各種電圧、電流を演算増幅器で作ってい
ることである。即ち、第１図の回路では可変抵抗VRのイ
ンピーダンスを無視していたが、このインピーダンスの
影響を無くすために、インピーダンス変換回路OP1を付
加し、この回路を介して制御電圧Vcを抵抗R1に供給して
いるようにしている。更に、分圧電圧VBを得るのに、抵
抗R4,R5による抵抗分割回路で得ている。そして、その
分圧電圧VBをインピーダンス変換回路OP3を介してトラ
ンジスタQ5,Q2のベースに与えている。また、第１の電
流供給手段の電流源をトランジスタQ9と演算増幅器OP2
で構成している。その他の部分は先の実施例と同じであ
る。 上記の実施例によると、電圧、電流値の精度を一層向
上させることができる。 第３図は更に他の実施例である。第３図は、制御電圧
Vcの入力段の部分を示している。ダイオード接続された
トランジスタQ21,Q22の共通エミッタには、第１の電流
供給手段による電流Ioが供給される。また、ダイオード
接続されたトランジスタQ21のコレクタ電流をトランジ
スタQ22のコレクタに帰還する場合、演算増幅器OP4とト
ランジスタQ25からなるボルテージファロア、トランジ
スタQ23,Q24、抵抗R21,R22からなるカレントミラー回路
を介して帰還させている。この実施例によると、第１図
で電圧電流変換誤差となるQ1のインピーダンスを小さく
することができ、精度の良い制御を行なうことができ
る。 第３図の回路の場合、演算増幅器OP4と、トランジス
タQ25でボルテージフォロア回路を構成しているので、
トランジスタQ25のエミッタ電圧はＶBとなる。したがっ
てR1を流れる電流Icは、 Ic＝（Vc−ＶB）/R1 ここでVcとＶBをそれぞれVccに比例した電圧、即ち、 Vc＝aVcc、ＶB＝Vcc/2 とすると、 Ic＝（ａ−1/2）Vcc/R1となり これは、第１図のIcと全く同じである。よって、第３
図の実施例でも第１図の回路と同様の作用、効果を奏す
ることになる。 なお、本発明では、電流帰還手段として用いたカレン
トミラー回路、電流供給手段、分圧電圧を得る手段は、
他にも種々の実施例が可能である。またダイオード接続
のトランジスタをダイオードにしても良く、NPNトラン
ジスタとPNPトランジスタを入れかえても良い。 ［発明の効果］ 以上説明したように本発明は、電源電圧、抵抗、熱電
圧の影響の少ない制御回路を得ることができ、特に集積
化した場合トランジスタの飽和電流も精度良く合わせる
ことができるので、飽和電流の影響も小さくなる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す回路図、第２図、第
３図はそれぞれこの発明の他の実施例を示す回路図、第
４図は従来の電流量制御回路を示す図である。 Q1〜Q11……トランジスタ、R1〜R8……抵抗、VR……可
変抵抗。
３図はそれぞれこの発明の他の実施例を示す回路図、第
４図は従来の電流量制御回路を示す図である。 Q1〜Q11……トランジスタ、R1〜R8……抵抗、VR……可
変抵抗。
Claims (1)
- (57)【特許請求の範囲】 １．電源電圧に基づいた制御電流を出力する第１の電流
供給手段と、 電流減の電流が共通エミッタに入力され、差動入力端の
一方に供給される前記制御電流に基づいた差動出力電流
を発生する第１及び第２のトランジスタからなる第１の
差動対と、 前記電源電圧に接続され、所定の基準電流を出力する第
２の電流供給手段と、 前記基準電流が共通エミッタに入力され、差動入力端の
一方に供給される前記制御電流に基づいて差動出力電流
を発生する第３及び第４のトランジスタからなる第２の
差動対と、 前記第２の差動対の出力電流経路間に接続された電流帰
還回路と、 前記制御電流に基づいて前記第２の差動対ベース間の差
電圧を制御し、前記第１の差動対の差動出力電流を制御
する手段とを具備したことを特徴とする電流量制御回
路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064215A JP2694945B2 (ja) | 1987-03-20 | 1987-03-20 | 電流量制御回路 |
| EP88104373A EP0283037B1 (en) | 1987-03-20 | 1988-03-18 | Controlled current producing differential circuit apparatus |
| DE8888104373T DE3873384T2 (de) | 1987-03-20 | 1988-03-18 | Steuerstromerzeugende differenzschaltung. |
| US07/170,376 US4942369A (en) | 1987-03-20 | 1988-03-18 | Controlled current producing differential circuit apparatus |
| KR1019880002950A KR900008540B1 (ko) | 1987-03-20 | 1988-03-19 | 트랜지스터 차동회로의 전류제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064215A JP2694945B2 (ja) | 1987-03-20 | 1987-03-20 | 電流量制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63231512A JPS63231512A (ja) | 1988-09-27 |
| JP2694945B2 true JP2694945B2 (ja) | 1997-12-24 |
Family
ID=13251642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62064215A Expired - Lifetime JP2694945B2 (ja) | 1987-03-20 | 1987-03-20 | 電流量制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2694945B2 (ja) |
| KR (1) | KR900008540B1 (ja) |
-
1987
- 1987-03-20 JP JP62064215A patent/JP2694945B2/ja not_active Expired - Lifetime
-
1988
- 1988-03-19 KR KR1019880002950A patent/KR900008540B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63231512A (ja) | 1988-09-27 |
| KR900008540B1 (ko) | 1990-11-24 |
| KR880011994A (ko) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039454B2 (ja) | 基準電圧発生回路 | |
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4264873A (en) | Differential amplification circuit | |
| US4302718A (en) | Reference potential generating circuits | |
| US5404097A (en) | Voltage to current converter with negative feedback | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| US4683416A (en) | Voltage regulator | |
| JPH07225628A (ja) | 基準電圧発生回路 | |
| US4485313A (en) | Low-value current source circuit | |
| JPH1124769A (ja) | 定電流回路 | |
| JP2694945B2 (ja) | 電流量制御回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US4879506A (en) | Shunt regulator | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| US5966039A (en) | Supply and temperature dependent linear signal generator | |
| JP4587540B2 (ja) | 定電流回路 | |
| US5402061A (en) | Temperature independent current source | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JPS6333726B2 (ja) | ||
| JP3282907B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |