JP2761687B2 - 電圧レベル検出回路 - Google Patents
電圧レベル検出回路Info
- Publication number
- JP2761687B2 JP2761687B2 JP3337149A JP33714991A JP2761687B2 JP 2761687 B2 JP2761687 B2 JP 2761687B2 JP 3337149 A JP3337149 A JP 3337149A JP 33714991 A JP33714991 A JP 33714991A JP 2761687 B2 JP2761687 B2 JP 2761687B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- level
- compared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Dram (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
所定の電圧、特に電源電圧のレベルを検出するための回
路構成に関する。
所定の電圧、特に電源電圧のレベルを検出するための回
路構成に関する。
【０００２】
【従来の技術】半導体装置は電源電圧の定格値が定めら
れており、安定に動作するためにはこの電源電圧は所定
の範囲内にあることが要求される。動作電源電圧が非常
に高くなると回路素子の絶縁破壊などが生じ、一方、低
くなりすぎると所望の動作特性が得られず、回路が安定
に動作せず半導体装置の信頼性が損われる。
れており、安定に動作するためにはこの電源電圧は所定
の範囲内にあることが要求される。動作電源電圧が非常
に高くなると回路素子の絶縁破壊などが生じ、一方、低
くなりすぎると所望の動作特性が得られず、回路が安定
に動作せず半導体装置の信頼性が損われる。
【０００３】このため、図５に示すように半導体装置に
おいては電源電圧のレベルをモニタするための回路が内
部に設けられる。
おいては電源電圧のレベルをモニタするための回路が内
部に設けられる。
【０００４】図５は一般的な半導体装置の全体の構成を
示す図である。半導体装置１００は、外部から与えられ
る電源電圧Ｖｃｃのレベルを検出する電源電圧レベル検
出回路１１０と、電源電圧Ｖｃｃを動作電源電圧として
動作し所望の機能を実現する機能回路１２０を含む。
示す図である。半導体装置１００は、外部から与えられ
る電源電圧Ｖｃｃのレベルを検出する電源電圧レベル検
出回路１１０と、電源電圧Ｖｃｃを動作電源電圧として
動作し所望の機能を実現する機能回路１２０を含む。
【０００５】電源電圧レベル検出回路１１０は、この電
源電圧Ｖｃｃのレベルが所定のレベルに達した場合に異
常検出信号を発生し機能回路１２０へ与え、機能回路１
２０の動作を停止させまたはリセットする。
源電圧Ｖｃｃのレベルが所定のレベルに達した場合に異
常検出信号を発生し機能回路１２０へ与え、機能回路１
２０の動作を停止させまたはリセットする。
【０００６】機能回路１２０は、どのようなものであっ
てもよく、信号をデジタル的に処理する回路であればよ
い。またこの機能回路１２０は電源電圧Ｖｃｃを降圧し
た内部降圧電圧を動作電源電圧として動作する回路であ
ってもよい。
てもよく、信号をデジタル的に処理する回路であればよ
い。またこの機能回路１２０は電源電圧Ｖｃｃを降圧し
た内部降圧電圧を動作電源電圧として動作する回路であ
ってもよい。
【０００７】図６は、図５に示す電源電圧レベル検出回
路の具体的構成を示す図である。図６において、電源電
圧レベル検出回路１１０は、電源電圧Ｖｃｃの電圧レベ
ルに依存しない一定の電圧レベルの基準電圧を発生する
基準電圧発生回路４と、基準電圧発生回路４の出力を受
けるインバータ回路７ａと、インバータ回路７ａの出力
を受けるインバータ回路７ｂを含む。
路の具体的構成を示す図である。図６において、電源電
圧レベル検出回路１１０は、電源電圧Ｖｃｃの電圧レベ
ルに依存しない一定の電圧レベルの基準電圧を発生する
基準電圧発生回路４と、基準電圧発生回路４の出力を受
けるインバータ回路７ａと、インバータ回路７ａの出力
を受けるインバータ回路７ｂを含む。
【０００８】基準電圧発生回路４は、電源電圧Ｖｃｃを
受けるノード（電源線３０）と基準電圧出力ノード８と
の間に接続されるｐチャネルＭＯＳ（絶縁ゲート型電界
効果）トランジスタ２と、基準電圧出力ノード８とノー
ド３１との間に設けられるｎチャネルＭＯＳトランジス
タ１ａと、ノード３１と他方電源電位（通常接地電位で
あり、以下単に接地電位と称す）Ｖｓｓとの間に直列に
接続されかつそれぞれダイオードとして機能するｎチャ
ネルＭＯＳトランジスタ１ｂ、１ｃおよび１ｄを含む。
トランジスタ２はそのゲートが接地電位Ｖｓｓに接続さ
れており抵抗として機能する。トランジスタ１ａはその
ゲートにリセット信号φＲを受け、このリセット信号φ
Ｒがハイレベルのときのみ導通状態となり、ノード３１
を基準電圧出力ノード８へ電気的に接続する。
受けるノード（電源線３０）と基準電圧出力ノード８と
の間に接続されるｐチャネルＭＯＳ（絶縁ゲート型電界
効果）トランジスタ２と、基準電圧出力ノード８とノー
ド３１との間に設けられるｎチャネルＭＯＳトランジス
タ１ａと、ノード３１と他方電源電位（通常接地電位で
あり、以下単に接地電位と称す）Ｖｓｓとの間に直列に
接続されかつそれぞれダイオードとして機能するｎチャ
ネルＭＯＳトランジスタ１ｂ、１ｃおよび１ｄを含む。
トランジスタ２はそのゲートが接地電位Ｖｓｓに接続さ
れており抵抗として機能する。トランジスタ１ａはその
ゲートにリセット信号φＲを受け、このリセット信号φ
Ｒがハイレベルのときのみ導通状態となり、ノード３１
を基準電圧出力ノード８へ電気的に接続する。
【０００９】トランジスタ１ｂ〜１ｄはそれぞれゲート
とドレインとが接続されており、各々がそのしきい値電
圧Ｖｔｈｎだけ電圧を低下させるダイオードとして機能
する。トランジスタ２のオン抵抗は比較的大きくされて
いる。トランジスタ１ａのオン抵抗は十分小さくされて
いる。したがって基準電圧出力ノード８からは電圧レベ
ルＶｓｓ＋３・Ｖｔｈｎの電源電圧Ｖｃｃに依存しない
基準電圧が発生される。リセット信号φＲは通常動作時
においてはハイレベルであり、トランジスタ１ａは、こ
の基準電圧発生回路４における電流経路を遮断／導通
し、これにより消費電流の低減を図るために設けられて
いる。
とドレインとが接続されており、各々がそのしきい値電
圧Ｖｔｈｎだけ電圧を低下させるダイオードとして機能
する。トランジスタ２のオン抵抗は比較的大きくされて
いる。トランジスタ１ａのオン抵抗は十分小さくされて
いる。したがって基準電圧出力ノード８からは電圧レベ
ルＶｓｓ＋３・Ｖｔｈｎの電源電圧Ｖｃｃに依存しない
基準電圧が発生される。リセット信号φＲは通常動作時
においてはハイレベルであり、トランジスタ１ａは、こ
の基準電圧発生回路４における電流経路を遮断／導通
し、これにより消費電流の低減を図るために設けられて
いる。
【００１０】インバータ回路７ａは電源線３０と接地電
位Ｖｓｓとの間に相補接続されたｐチャネルＭＯＳトラ
ンジスタ２２ａとｎチャネルＭＯＳトランジスタ２１ａ
を含む。インバータ回路７ｂは電源線３０と接地電位Ｖ
ｓｓとの間に相補接続されたｐチャネルＭＯＳトランジ
スタ２２ｂおよびｎチャネルＭＯＳトランジスタ２１ｂ
を含む。トランジスタ２２ａおよび２１ａはそのゲート
に基準電圧発生回路４の出力ノード８に現われた基準電
圧を受ける。トランジスタ２２ｂおよび２１ｂはそのゲ
ートにインバータ回路７ａの出力ノード１０に現われた
電圧を受ける。インバータ回路７ｂの出力ノード１１か
ら電源電圧Ｖｃｃが所定のレベルに達したか否かを示す
電圧レベル検出信号が発生される。次に動作について説
明する。
位Ｖｓｓとの間に相補接続されたｐチャネルＭＯＳトラ
ンジスタ２２ａとｎチャネルＭＯＳトランジスタ２１ａ
を含む。インバータ回路７ｂは電源線３０と接地電位Ｖ
ｓｓとの間に相補接続されたｐチャネルＭＯＳトランジ
スタ２２ｂおよびｎチャネルＭＯＳトランジスタ２１ｂ
を含む。トランジスタ２２ａおよび２１ａはそのゲート
に基準電圧発生回路４の出力ノード８に現われた基準電
圧を受ける。トランジスタ２２ｂおよび２１ｂはそのゲ
ートにインバータ回路７ａの出力ノード１０に現われた
電圧を受ける。インバータ回路７ｂの出力ノード１１か
ら電源電圧Ｖｃｃが所定のレベルに達したか否かを示す
電圧レベル検出信号が発生される。次に動作について説
明する。
【００１１】図７はインバータ回路の入出力特性の電源
電圧依存性を示す図である。図７において横軸はインバ
ータ回路の入力電圧を示し、縦軸はインバータ回路の出
力電圧を示す。図７に示すように、インバータ回路はそ
の入力論理しきい値（入力信号のハイレベルとローレベ
ルとを識別するレベル）は電源電圧Ｖｃｃに従って高く
なる。図７においては、電源電圧Ｖｃｃが５Ｖの場合に
は入力論理しきい値電圧はＶＴ１であり、電源電圧Ｖｃ
ｃが６Ｖの場合には入力論理しきい値電圧（以下、単に
しきい値電圧と称す）はＶＴ２、電源電圧Ｖｃｃが７Ｖ
の場合にはしきい値電圧はＶＴ３となる。一般に、ｐチ
ャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジ
スタとからなるＣＭＯＳインバータ回路においてはその
しきい値電圧ＶＴと電源電圧Ｖｃｃとの関係は次式
（１）で与えられる。
電圧依存性を示す図である。図７において横軸はインバ
ータ回路の入力電圧を示し、縦軸はインバータ回路の出
力電圧を示す。図７に示すように、インバータ回路はそ
の入力論理しきい値（入力信号のハイレベルとローレベ
ルとを識別するレベル）は電源電圧Ｖｃｃに従って高く
なる。図７においては、電源電圧Ｖｃｃが５Ｖの場合に
は入力論理しきい値電圧はＶＴ１であり、電源電圧Ｖｃ
ｃが６Ｖの場合には入力論理しきい値電圧（以下、単に
しきい値電圧と称す）はＶＴ２、電源電圧Ｖｃｃが７Ｖ
の場合にはしきい値電圧はＶＴ３となる。一般に、ｐチ
ャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジ
スタとからなるＣＭＯＳインバータ回路においてはその
しきい値電圧ＶＴと電源電圧Ｖｃｃとの関係は次式
（１）で与えられる。
【００１２】
【数１】
【００１３】上式（１）において、Ｖｔｈｐはｐチャネ
ルＭＯＳトランジスタのしきい値電圧、Ｖｔｈｎはｎチ
ャネルＭＯＳトランジスタのしきい値電圧をそれぞれ示
す。また、ＷｎおよびＬｎはそれぞれｎチャネルＭＯＳ
トランジスタのゲート幅およびゲート長を示す。ゲート
長はＭＯＳトランジスタのソース−ドレイン間のチャネ
ル方向に沿ったゲートの長さを示し、ゲート幅はこのゲ
ート長と直交する方向のソースおよびドレイン不純物領
域の幅を示す。
ルＭＯＳトランジスタのしきい値電圧、Ｖｔｈｎはｎチ
ャネルＭＯＳトランジスタのしきい値電圧をそれぞれ示
す。また、ＷｎおよびＬｎはそれぞれｎチャネルＭＯＳ
トランジスタのゲート幅およびゲート長を示す。ゲート
長はＭＯＳトランジスタのソース−ドレイン間のチャネ
ル方向に沿ったゲートの長さを示し、ゲート幅はこのゲ
ート長と直交する方向のソースおよびドレイン不純物領
域の幅を示す。
【００１４】ＷｐおよびＬｐはそれぞれｐチャネルＭＯ
Ｓトランジスタのゲート幅およびゲート長を示す。βｏ
ｎおよびβｏｐはそれぞれゲート絶縁膜の単位面積当り
の容量に比例する定数であり、通常 βｏｎ：βｏｐ＝２：１ のオーダである。
Ｓトランジスタのゲート幅およびゲート長を示す。βｏ
ｎおよびβｏｐはそれぞれゲート絶縁膜の単位面積当り
の容量に比例する定数であり、通常 βｏｎ：βｏｐ＝２：１ のオーダである。
【００１５】式（１）から明らかなように、インバータ
回路のしきい値電圧ＶＴは電源電圧Ｖｃｃに従って増加
する。
回路のしきい値電圧ＶＴは電源電圧Ｖｃｃに従って増加
する。
【００１６】図８は、この図６に示す各回路の出力の電
源電圧依存性を示している。図８において横軸は電源電
圧Ｖｃｃを示し、縦軸は電圧を示す。
源電圧依存性を示している。図８において横軸は電源電
圧Ｖｃｃを示し、縦軸は電圧を示す。
【００１７】基準電圧発生回路４の基準電圧出力ノード
８には、トランジスタ１ｂ〜１ｄの順方向降下電圧と接
地電位Ｖｓｓとの和で与えられる電圧が与えられる。す
なわち、基準電圧出力ノード８からは３・Ｖｔｈｎの電
圧が出力される。ここでＶｓｓを０Ｖとする。このＭＯ
Ｓトランジスタ１ｂ〜１ｄのしきい値電圧Ｖｔｈｎは動
作電源電圧Ｖｃｃに依存せずほぼ一定であると考えられ
る（厳密にはバックゲートバイアスの影響などによりこ
のしきい値電圧は動作電源電圧Ｖｃｃの変動に応じて微
少に変動するが、このしきい値電圧の変動は無視できる
程度であると考える）。
８には、トランジスタ１ｂ〜１ｄの順方向降下電圧と接
地電位Ｖｓｓとの和で与えられる電圧が与えられる。す
なわち、基準電圧出力ノード８からは３・Ｖｔｈｎの電
圧が出力される。ここでＶｓｓを０Ｖとする。このＭＯ
Ｓトランジスタ１ｂ〜１ｄのしきい値電圧Ｖｔｈｎは動
作電源電圧Ｖｃｃに依存せずほぼ一定であると考えられ
る（厳密にはバックゲートバイアスの影響などによりこ
のしきい値電圧は動作電源電圧Ｖｃｃの変動に応じて微
少に変動するが、このしきい値電圧の変動は無視できる
程度であると考える）。
【００１８】したがって、図８において曲線Ｉで示すよ
うにほぼ４Ｖで一定の基準電圧が基準電圧出力ノード８
から出力される。
うにほぼ４Ｖで一定の基準電圧が基準電圧出力ノード８
から出力される。
【００１９】インバータ回路７ａはこの基準電圧出力ノ
ード８に現われた基準電圧を受ける。インバータ回路７
ａがこの基準電圧出力ノード８から出力される基準電圧
をハイレベルと判定するかローレベルと判定するかは電
源電圧Ｖｃｃのレベルに従って決定される。今、基準電
圧出力ノード８から出力される基準電圧のレベル（４
Ｖ）は、図７に示すインバータ回路のしきい値電圧ＶＴ
１およびＶＴ２よりも大きくしきい値電圧ＶＴ３よりも
小さいとする。
ード８に現われた基準電圧を受ける。インバータ回路７
ａがこの基準電圧出力ノード８から出力される基準電圧
をハイレベルと判定するかローレベルと判定するかは電
源電圧Ｖｃｃのレベルに従って決定される。今、基準電
圧出力ノード８から出力される基準電圧のレベル（４
Ｖ）は、図７に示すインバータ回路のしきい値電圧ＶＴ
１およびＶＴ２よりも大きくしきい値電圧ＶＴ３よりも
小さいとする。
【００２０】ここで、図８において、曲線Ｉは、基準電
圧発生回路４の基準電圧出力ノード８に現われる電圧を
示す。曲線ＩＩは、インバータ回路７ａの出力ノード１
０に現われる電圧変化を示す。曲線ＩＩＩは、インバー
タ回路７ｂの出力ノード１１に現われる電圧変化を示
す。
圧発生回路４の基準電圧出力ノード８に現われる電圧を
示す。曲線ＩＩは、インバータ回路７ａの出力ノード１
０に現われる電圧変化を示す。曲線ＩＩＩは、インバー
タ回路７ｂの出力ノード１１に現われる電圧変化を示
す。
【００２１】基準電圧発生回路４の出力ノード８に現わ
れる基準電圧は曲線Ｉで示すようにほぼ４Ｖと一定であ
る。電源電圧Ｖｃｃが５ボルトまたは６ボルトと低い状
態においては、電圧発生回路４の基準電圧出力ノード８
に現われる基準電圧は、インバータ回路７ａのしきい値
電圧（図８において曲線ＶＴで示す）よりも低い。した
がって、インバータ回路７ａは、この基準電圧出力ノー
ド８からの基準電圧をハイレベルと判定し、その出力ノ
ード１０にはローレベルの信号を出力する。インバータ
回路７ｂはこのインバータ回路７ａからのローレベルの
信号に従ってその出力ノード１１にハイレベルの信号を
出力する。インバータ回路７ｂから出力されるハイレベ
ルの信号は、ｐチャネルＭＯＳトランジスタ２２ｂを介
して与えられるため、その電圧レベルは電源電圧Ｖｃｃ
レベルである。
れる基準電圧は曲線Ｉで示すようにほぼ４Ｖと一定であ
る。電源電圧Ｖｃｃが５ボルトまたは６ボルトと低い状
態においては、電圧発生回路４の基準電圧出力ノード８
に現われる基準電圧は、インバータ回路７ａのしきい値
電圧（図８において曲線ＶＴで示す）よりも低い。した
がって、インバータ回路７ａは、この基準電圧出力ノー
ド８からの基準電圧をハイレベルと判定し、その出力ノ
ード１０にはローレベルの信号を出力する。インバータ
回路７ｂはこのインバータ回路７ａからのローレベルの
信号に従ってその出力ノード１１にハイレベルの信号を
出力する。インバータ回路７ｂから出力されるハイレベ
ルの信号は、ｐチャネルＭＯＳトランジスタ２２ｂを介
して与えられるため、その電圧レベルは電源電圧Ｖｃｃ
レベルである。
【００２２】電源電圧Ｖｃｃが高くなると、図８におい
て曲線ＶＴで示すようにインバータ回路７ａのしきい値
電圧ＶＴが上昇する。電源電圧Ｖｃｃがある電圧レベル
（たとえば７Ｖ）を超えると、この基準電圧発生回路４
の出力ノード８からの基準電圧はインバータ回路７ａの
しきい値電圧ＶＴよりも低くなる。この場合、インバー
タ回路７ａは出力ノード８からの基準電圧をローレベル
と判断し、出力ノード１０にハイレベルの信号を出力す
る。インバータ回路７ｂは、このインバータ回路７ａか
ら出力されるハイレベルの信号に応答してローレベルの
信号を出力する。インバータ回路７ａのハイレベルの出
力信号はその電圧レベルは電源電圧Ｖｃｃのレベル上昇
とともに上昇する。
て曲線ＶＴで示すようにインバータ回路７ａのしきい値
電圧ＶＴが上昇する。電源電圧Ｖｃｃがある電圧レベル
（たとえば７Ｖ）を超えると、この基準電圧発生回路４
の出力ノード８からの基準電圧はインバータ回路７ａの
しきい値電圧ＶＴよりも低くなる。この場合、インバー
タ回路７ａは出力ノード８からの基準電圧をローレベル
と判断し、出力ノード１０にハイレベルの信号を出力す
る。インバータ回路７ｂは、このインバータ回路７ａか
ら出力されるハイレベルの信号に応答してローレベルの
信号を出力する。インバータ回路７ａのハイレベルの出
力信号はその電圧レベルは電源電圧Ｖｃｃのレベル上昇
とともに上昇する。
【００２３】インバータ回路７ｂは、インバータ回路７
ａの出力信号を受けて、インバータ回路７ａで増幅され
た信号をさらに増幅しているため、その出力応答特性は
インバータ回路７ａよりも速くなる。
ａの出力信号を受けて、インバータ回路７ａで増幅され
た信号をさらに増幅しているため、その出力応答特性は
インバータ回路７ａよりも速くなる。
【００２４】この結果、インバータ回路７ｂの出力ノー
ド１１に現われるレベル検出信号は電源電圧Ｖｃｃがた
とえば７Ｖのレベルに達したときハイレベルからローレ
ベルへと立下がるため、この変化を見ることにより電源
電圧Ｖｃｃが所定の電圧レベルに達したことを検出する
ことができる。
ド１１に現われるレベル検出信号は電源電圧Ｖｃｃがた
とえば７Ｖのレベルに達したときハイレベルからローレ
ベルへと立下がるため、この変化を見ることにより電源
電圧Ｖｃｃが所定の電圧レベルに達したことを検出する
ことができる。
【００２５】
【発明が解決しようとする課題】従来の電源電圧レベル
検出回路は、インバータ回路のしきい値電圧が電源電圧
に依存して変化することを利用している。このインバー
タ回路のしきい値電圧の電源電圧依存特性が大きく変化
した場合、検出電源電圧レベルが大きく変化し、所望の
電源電圧レベルを検出することができなくなる。このた
め、インバータ回路のしきい値電圧を正確に制御する必
要がある。
検出回路は、インバータ回路のしきい値電圧が電源電圧
に依存して変化することを利用している。このインバー
タ回路のしきい値電圧の電源電圧依存特性が大きく変化
した場合、検出電源電圧レベルが大きく変化し、所望の
電源電圧レベルを検出することができなくなる。このた
め、インバータ回路のしきい値電圧を正確に制御する必
要がある。
【００２６】一方、インバータ回路のしきい値電圧ＶＴ
は式（１）に示すようにその構成要素であるトランジス
タのしきい値電圧、ゲート幅、ゲート長およびサイズな
どの各種パラメータに依存している。これらのパラメー
タは製造プロセス時に変動を受ける。したがって、正確
に所望の電源電圧依存特性をインバータ回路のしきい値
電圧に与えることが困難であるという問題が生じる。
は式（１）に示すようにその構成要素であるトランジス
タのしきい値電圧、ゲート幅、ゲート長およびサイズな
どの各種パラメータに依存している。これらのパラメー
タは製造プロセス時に変動を受ける。したがって、正確
に所望の電源電圧依存特性をインバータ回路のしきい値
電圧に与えることが困難であるという問題が生じる。
【００２７】それゆえ、この発明の目的は正確に所望の
電源電圧レベルを検出することのできる電源電圧レベル
検出回路を提供することである。
電源電圧レベルを検出することのできる電源電圧レベル
検出回路を提供することである。
【００２８】この発明の他の目的は製造プロセスの各種
パラメータの変動の影響を受けることなく確実に所望の
電圧レベルを検出することのできる電圧レベル検出回路
を提供することである。
パラメータの変動の影響を受けることなく確実に所望の
電圧レベルを検出することのできる電圧レベル検出回路
を提供することである。
【００２９】
【課題を解決するための手段】請求項１に係る発明の電
圧レベル検出回路は、絶縁ゲート型電界効果トランジス
タ（ＭＯＳトランジスタ）で構成され、第１の電圧に依
存しない基準電圧を発生するための基準電圧発生手段
と、絶縁ゲート型電界効果トランジスタで構成され、第
１の電圧に従って実質的に直線的に変化する被比較電圧
を発生するための被比較電圧発生手段と、これらの基準
電圧および被比較電圧を差動的に増幅するための差動増
幅手段と、この差動増幅手段の出力に応答して、第１の
電圧が所定のレベルに到達したか否かを判別するための
判別手段を備える。
圧レベル検出回路は、絶縁ゲート型電界効果トランジス
タ（ＭＯＳトランジスタ）で構成され、第１の電圧に依
存しない基準電圧を発生するための基準電圧発生手段
と、絶縁ゲート型電界効果トランジスタで構成され、第
１の電圧に従って実質的に直線的に変化する被比較電圧
を発生するための被比較電圧発生手段と、これらの基準
電圧および被比較電圧を差動的に増幅するための差動増
幅手段と、この差動増幅手段の出力に応答して、第１の
電圧が所定のレベルに到達したか否かを判別するための
判別手段を備える。
【００３０】差動増幅手段はカレントミラー型回路を電
流供給手段として含み、かつ絶縁ゲート型電界効果トラ
ンジスタを構成要素として含む。判別手段は、絶縁ゲー
ト型電界効果トランジスタで構成されるインバータ回路
を含む。
流供給手段として含み、かつ絶縁ゲート型電界効果トラ
ンジスタを構成要素として含む。判別手段は、絶縁ゲー
ト型電界効果トランジスタで構成されるインバータ回路
を含む。
【００３１】請求項２に係る発明の電圧レベル検出回路
は、第１の電圧のレベルに依存しない基準電圧を発生す
るための基準電圧発生手段と、第１の電圧のレベルに依
存する被比較電圧を発生するための被比較電圧発生手段
を含む。基準電圧発生手段は、第１の電圧供給源と基準
電圧出力ノードとの間に設けられる抵抗手段と、この基
準電圧出力ノードと第２の電圧供給源との間に結合され
る、ダイオード接続された電界効果トランジスタとを含
む。被比較電圧発生手段は、第１の電圧供給源と比較電
圧出力ノードとの間に結合される、ダイオード接続され
た電界効果トランジスタと、比較電圧出力ノードと第２
の電圧供給源との間に接続される抵抗手段とを含む。
は、第１の電圧のレベルに依存しない基準電圧を発生す
るための基準電圧発生手段と、第１の電圧のレベルに依
存する被比較電圧を発生するための被比較電圧発生手段
を含む。基準電圧発生手段は、第１の電圧供給源と基準
電圧出力ノードとの間に設けられる抵抗手段と、この基
準電圧出力ノードと第２の電圧供給源との間に結合され
る、ダイオード接続された電界効果トランジスタとを含
む。被比較電圧発生手段は、第１の電圧供給源と比較電
圧出力ノードとの間に結合される、ダイオード接続され
た電界効果トランジスタと、比較電圧出力ノードと第２
の電圧供給源との間に接続される抵抗手段とを含む。
【００３２】請求項２記載の発明に係る電圧レベル検出
回路はさらに、基準電圧発生手段の基準電圧出力ノード
の電位と被比較電圧発生手段の被比較電圧出力ノードの
電位とを差動的に増幅する差動増幅手段と、その差動増
幅手段の出力に応答して第１の電圧が所定のレベルに達
したか否かを判別する判別手段を備える。
回路はさらに、基準電圧発生手段の基準電圧出力ノード
の電位と被比較電圧発生手段の被比較電圧出力ノードの
電位とを差動的に増幅する差動増幅手段と、その差動増
幅手段の出力に応答して第１の電圧が所定のレベルに達
したか否かを判別する判別手段を備える。
【００３３】
【作用】請求項１および２記載の発明においては、基準
電圧と被比較電圧とを差動増幅しているので、インバー
タ回路のしきい値電圧に依存することなく第１の電圧レ
ベルを検出することができ、検出電圧レベルのインバー
タ回路のしきい値電圧依存性を除去することができる。
電圧と被比較電圧とを差動増幅しているので、インバー
タ回路のしきい値電圧に依存することなく第１の電圧レ
ベルを検出することができ、検出電圧レベルのインバー
タ回路のしきい値電圧依存性を除去することができる。
【００３４】請求項１記載の発明においてはカレントミ
ラー型差動増幅手段を用いているので、高速かつ正確に
基準電圧と被比較電圧の比較を行ないこの比較結果に基
づいた信号を導出することができる。また、判別手段に
電界効果トランジスタを構成要素とするＭＯＳ型インバ
ータ回路を用いているので、低消費電流で差動増幅手段
の出力を増幅することができ、確実な電圧レベル検出信
号を導出することができる。
ラー型差動増幅手段を用いているので、高速かつ正確に
基準電圧と被比較電圧の比較を行ないこの比較結果に基
づいた信号を導出することができる。また、判別手段に
電界効果トランジスタを構成要素とするＭＯＳ型インバ
ータ回路を用いているので、低消費電流で差動増幅手段
の出力を増幅することができ、確実な電圧レベル検出信
号を導出することができる。
【００３５】請求項２記載の発明においては、被比較電
圧を、第１の電圧をダイオード接続された電界効果トラ
ンジスタにより降圧して導出しているので、第１の電圧
の変化を正確に反映した被比較電圧を導出することがで
きる。
圧を、第１の電圧をダイオード接続された電界効果トラ
ンジスタにより降圧して導出しているので、第１の電圧
の変化を正確に反映した被比較電圧を導出することがで
きる。
【００３６】
【実施例】図１はこの発明の一実施例である電源電圧レ
ベル検出回路の構成を示す図である。図１において、電
源電圧レベル検出回路２００は、第１の電圧としての電
源電圧Ｖｃｃに依存しない安定な定電圧Ｖ（８）を発生
する基準電圧発生回路４と、電源電圧Ｖｃｃに依存して
変化する被比較電圧Ｖ（９）を発生する被比較電圧発生
回路５と、基準電圧Ｖ（８）と被比較電圧Ｖ（９）とを
差動的に増幅する差動増幅回路６と、差動増幅回路６の
出力を受けて電源電圧が所定のレベルに達したか否かを
判別する判別回路７を含む。
ベル検出回路の構成を示す図である。図１において、電
源電圧レベル検出回路２００は、第１の電圧としての電
源電圧Ｖｃｃに依存しない安定な定電圧Ｖ（８）を発生
する基準電圧発生回路４と、電源電圧Ｖｃｃに依存して
変化する被比較電圧Ｖ（９）を発生する被比較電圧発生
回路５と、基準電圧Ｖ（８）と被比較電圧Ｖ（９）とを
差動的に増幅する差動増幅回路６と、差動増幅回路６の
出力を受けて電源電圧が所定のレベルに達したか否かを
判別する判別回路７を含む。
【００３７】この電源電圧レベル検出回路２００は図５
に示す電源電圧レベル検出回路１１０に対応し、半導体
装置（機能回路）と同一の半導体チップ上に形成され
る。この電源電圧レベル検出回路は好ましくは、デジタ
ル半導体装置への適用を意図しており、その構成要素と
してＭＯＳトランジスタを含む。
に示す電源電圧レベル検出回路１１０に対応し、半導体
装置（機能回路）と同一の半導体チップ上に形成され
る。この電源電圧レベル検出回路は好ましくは、デジタ
ル半導体装置への適用を意図しており、その構成要素と
してＭＯＳトランジスタを含む。
【００３８】基準電圧発生回路４は、電源電圧Ｖｃｃを
伝達する電源線３０と出力ノード８との間に設けられる
ｐチャネルＭＯＳトランジスタ２と、出力ノード８とノ
ード３１との間に設けられるｎチャネルＭＯＳトランジ
スタ１ａと、ノード３１と第２の電圧としての他方電源
電位である接地電位との間に設けられる、各々がダイオ
ード接続されたｎチャネルＭＯＳトランジスタ１ｂ、１
ｃおよび１ｄを含む。トランジスタ２は、そのゲートが
接地電位に接続されており常時オン状態であり、負荷抵
抗として機能する。トランジスタ１ａはそのオン抵抗が
小さくされており、リセット信号φＲに応答してオン状
態となり、この基準電圧発生回路４を活性化する。トラ
ンジスタ１ｂ〜１ｄはそれぞれダイオードとして機能し
電圧降下手段として作用する。この基準電圧出力ノード
８から出力される基準電圧Ｖ（８）は３・Ｖｔｈｎで与
えられる。ここでＶｔｈｎはトランジスタ１ｂ、１ｃお
よび１ｄのしきい値電圧である。したがって、基準電圧
Ｖ（８）は電源電圧Ｖｃｃに依存しない安定な定電圧で
ある。
伝達する電源線３０と出力ノード８との間に設けられる
ｐチャネルＭＯＳトランジスタ２と、出力ノード８とノ
ード３１との間に設けられるｎチャネルＭＯＳトランジ
スタ１ａと、ノード３１と第２の電圧としての他方電源
電位である接地電位との間に設けられる、各々がダイオ
ード接続されたｎチャネルＭＯＳトランジスタ１ｂ、１
ｃおよび１ｄを含む。トランジスタ２は、そのゲートが
接地電位に接続されており常時オン状態であり、負荷抵
抗として機能する。トランジスタ１ａはそのオン抵抗が
小さくされており、リセット信号φＲに応答してオン状
態となり、この基準電圧発生回路４を活性化する。トラ
ンジスタ１ｂ〜１ｄはそれぞれダイオードとして機能し
電圧降下手段として作用する。この基準電圧出力ノード
８から出力される基準電圧Ｖ（８）は３・Ｖｔｈｎで与
えられる。ここでＶｔｈｎはトランジスタ１ｂ、１ｃお
よび１ｄのしきい値電圧である。したがって、基準電圧
Ｖ（８）は電源電圧Ｖｃｃに依存しない安定な定電圧で
ある。
【００３９】被比較電圧発生回路５は、電源線３０と出
力ノード９との間に接続される抵抗５１と、出力ノード
９とノード３２との間に設けられる抵抗５２と、ノード
３２と接地電位との間に接続されるｎチャネルＭＯＳト
ランジスタ５３を含む。トランジスタ５３はそのゲート
にリセット信号φＲを受け、リセット信号φＲに応答し
てこの被比較電圧発生回路５を活性化する。トランジス
タ５３のオン抵抗は抵抗５１および５２の有する抵抗に
比べて無視できる程度の値である。したがってこの出力
ノード９から出力される被比較電圧Ｖ（９）は、 Ｖ（９）＝Ｖｃｃ・Ｒ５２／（Ｒ５１＋Ｒ５２） で与えられる。Ｒ５１およびＲ５２はそれぞれ抵抗５１
および５２の抵抗値を示す。したがって、この被比較電
圧Ｖ（９）は、抵抗値Ｒ５１およびＲ５２をほぼ定数と
考えることができるため、電源電圧Ｖｃｃに依存して変
化する。
力ノード９との間に接続される抵抗５１と、出力ノード
９とノード３２との間に設けられる抵抗５２と、ノード
３２と接地電位との間に接続されるｎチャネルＭＯＳト
ランジスタ５３を含む。トランジスタ５３はそのゲート
にリセット信号φＲを受け、リセット信号φＲに応答し
てこの被比較電圧発生回路５を活性化する。トランジス
タ５３のオン抵抗は抵抗５１および５２の有する抵抗に
比べて無視できる程度の値である。したがってこの出力
ノード９から出力される被比較電圧Ｖ（９）は、 Ｖ（９）＝Ｖｃｃ・Ｒ５２／（Ｒ５１＋Ｒ５２） で与えられる。Ｒ５１およびＲ５２はそれぞれ抵抗５１
および５２の抵抗値を示す。したがって、この被比較電
圧Ｖ（９）は、抵抗値Ｒ５１およびＲ５２をほぼ定数と
考えることができるため、電源電圧Ｖｃｃに依存して変
化する。
【００４０】差動増幅回路６は、電流供給源としてのカ
レントミラー型回路を含む。このカレントミラー回路は
ｐチャネルＭＯＳトランジスタ６２ａおよび６２ｂを含
む。トランジスタ６２ａはその一方導通端子が電源線３
０に接続され、そのゲートと他方導通端子が接続され
る。トランジスタ６２ｂは、その一方導通端子が電源線
３０に接続され、そのゲートがトランジスタ６２ａのゲ
ートに接続され、その他方導通端子が出力ノード６０に
接続される。このトランジスタ６２ａおよび６２ｂが供
給する電流量はノード６１の電圧レベルにより決定され
る。したがって、トランジスタ６２ａを流れる電流と同
じ電流量がトランジスタ６２ｂを介して流れる。
レントミラー型回路を含む。このカレントミラー回路は
ｐチャネルＭＯＳトランジスタ６２ａおよび６２ｂを含
む。トランジスタ６２ａはその一方導通端子が電源線３
０に接続され、そのゲートと他方導通端子が接続され
る。トランジスタ６２ｂは、その一方導通端子が電源線
３０に接続され、そのゲートがトランジスタ６２ａのゲ
ートに接続され、その他方導通端子が出力ノード６０に
接続される。このトランジスタ６２ａおよび６２ｂが供
給する電流量はノード６１の電圧レベルにより決定され
る。したがって、トランジスタ６２ａを流れる電流と同
じ電流量がトランジスタ６２ｂを介して流れる。
【００４１】差動増幅回路６はさらに、基準電圧Ｖ
（８）をそのゲートに受け、その一方導通端子がノード
６１に接続されるｎチャネルＭＯＳトランジスタ６４
と、被比較電圧Ｖ（９）をそのゲートに受け、その一方
導通端子が出力ノード６０に接続されるｎチャネルＭＯ
Ｓトランジスタ６６を含む。トランジスタ６４および６
６の他方導通端子が共通に接続される。この差動増幅回
路６はさらに、リセット信号φＲをそのゲートに受け、
その一方導通端子がトランジスタ６４および６６の他方
導通端子に接続され、その他方導通端子が接地電位に接
続されるｎチャネルＭＯＳトランジスタ６８を含む。ト
ランジスタ６８はリセット信号φＲに応答してオン状態
となり、差動増幅回路６を活性化する。
（８）をそのゲートに受け、その一方導通端子がノード
６１に接続されるｎチャネルＭＯＳトランジスタ６４
と、被比較電圧Ｖ（９）をそのゲートに受け、その一方
導通端子が出力ノード６０に接続されるｎチャネルＭＯ
Ｓトランジスタ６６を含む。トランジスタ６４および６
６の他方導通端子が共通に接続される。この差動増幅回
路６はさらに、リセット信号φＲをそのゲートに受け、
その一方導通端子がトランジスタ６４および６６の他方
導通端子に接続され、その他方導通端子が接地電位に接
続されるｎチャネルＭＯＳトランジスタ６８を含む。ト
ランジスタ６８はリセット信号φＲに応答してオン状態
となり、差動増幅回路６を活性化する。
【００４２】判別回路７は、電源線３０と接地電位との
間に相補接続されたｐチャネルＭＯＳトランジスタ７２
とｎチャネルＭＯＳトランジスタ７４を含む。すなわち
この判別回路７はＣＭＯＳインバータ回路により構成さ
れる。この判別回路７の出力ノード７０から電源電圧が
所定のレベルに達したか否かを示すレベル検出信号Ｖ
（７０）が出力される。
間に相補接続されたｐチャネルＭＯＳトランジスタ７２
とｎチャネルＭＯＳトランジスタ７４を含む。すなわち
この判別回路７はＣＭＯＳインバータ回路により構成さ
れる。この判別回路７の出力ノード７０から電源電圧が
所定のレベルに達したか否かを示すレベル検出信号Ｖ
（７０）が出力される。
【００４３】図２は図１に示す電源電圧レベル検出回路
の各回路の出力の電源電圧依存性を示す図である。図２
において横軸は電源電圧Ｖｃｃを示し、縦軸は各回路の
出力電圧レベルを示す。各曲線が表わす出力電圧は、図
１に示す電圧に付された符号と同一符号を各曲線に付す
ことにより識別する。次に、図１および図２を参照して
この発明の一実施例である電源電圧レベル検出回路の動
作について説明する。
の各回路の出力の電源電圧依存性を示す図である。図２
において横軸は電源電圧Ｖｃｃを示し、縦軸は各回路の
出力電圧レベルを示す。各曲線が表わす出力電圧は、図
１に示す電圧に付された符号と同一符号を各曲線に付す
ことにより識別する。次に、図１および図２を参照して
この発明の一実施例である電源電圧レベル検出回路の動
作について説明する。
【００４４】被比較電圧Ｖ（９）は、図２に示すように
電源電圧Ｖｃｃに従ってほぼ直線的に増加する。基準電
圧Ｖ（８）は電源電圧Ｖｃｃと無関係にほぼ一定であ
る。電源電圧Ｖｃｃが所定レベル（たとえば７Ｖ）以下
の場合には、 Ｖ（８）＞Ｖ（９） である。この状態においては、差動増幅器回路におい
て、トランジスタ６４のオン抵抗はトランジスタ６６の
オン抵抗よりも小さくなり、トランジスタ６４を流れる
電流量はトランジスタ６６を流れる電流量よりも大きく
なる。このためノード６１の電位はノード６０の電位よ
りも低くなる。ノード６１の電位はトランジスタ６２ａ
および６２ｂのゲートへフィードバックされている。こ
のため、ノード６１の電位低下に応じてトランジスタ６
２ａおよび６２ｂの抵抗は小さくなり、トランジスタ６
２ａおよび６２ｂを介してより多くの電流が流れる。こ
れにより、ノード６０とノード６１の電位差がさらに拡
大し、ノード６１の電位レベルがローレベル、ノード６
０の電位レベルはハイレベルとなる。この差動増幅回路
６の出力電圧Ｖ（６０）の電圧レベルはほぼ電源電圧Ｖ
ｃｃレベルである。
電源電圧Ｖｃｃに従ってほぼ直線的に増加する。基準電
圧Ｖ（８）は電源電圧Ｖｃｃと無関係にほぼ一定であ
る。電源電圧Ｖｃｃが所定レベル（たとえば７Ｖ）以下
の場合には、 Ｖ（８）＞Ｖ（９） である。この状態においては、差動増幅器回路におい
て、トランジスタ６４のオン抵抗はトランジスタ６６の
オン抵抗よりも小さくなり、トランジスタ６４を流れる
電流量はトランジスタ６６を流れる電流量よりも大きく
なる。このためノード６１の電位はノード６０の電位よ
りも低くなる。ノード６１の電位はトランジスタ６２ａ
および６２ｂのゲートへフィードバックされている。こ
のため、ノード６１の電位低下に応じてトランジスタ６
２ａおよび６２ｂの抵抗は小さくなり、トランジスタ６
２ａおよび６２ｂを介してより多くの電流が流れる。こ
れにより、ノード６０とノード６１の電位差がさらに拡
大し、ノード６１の電位レベルがローレベル、ノード６
０の電位レベルはハイレベルとなる。この差動増幅回路
６の出力電圧Ｖ（６０）の電圧レベルはほぼ電源電圧Ｖ
ｃｃレベルである。
【００４５】この高速で増幅された出力電圧Ｖ（６０）
は判別回路７に与えられる。判別回路７を構成するＣＭ
ＯＳインバータ回路のしきい値電圧が電圧Ｖ（９）と同
様の電源電圧依存特性を示したとしても、この差動増幅
回路６の出力電圧Ｖ（６０）のハイレベルは十分にこの
判別回路７を構成するＣＭＯＳインバータ回路のしきい
値電圧（入力論理しきい値）よりも高い電圧レベルにあ
る。したがって、この判別回路７からのレベル検出信号
Ｖ（７０）は接地電位レベルのローレベルとなる。
は判別回路７に与えられる。判別回路７を構成するＣＭ
ＯＳインバータ回路のしきい値電圧が電圧Ｖ（９）と同
様の電源電圧依存特性を示したとしても、この差動増幅
回路６の出力電圧Ｖ（６０）のハイレベルは十分にこの
判別回路７を構成するＣＭＯＳインバータ回路のしきい
値電圧（入力論理しきい値）よりも高い電圧レベルにあ
る。したがって、この判別回路７からのレベル検出信号
Ｖ（７０）は接地電位レベルのローレベルとなる。
【００４６】基準電圧Ｖ（８）と被比較電圧Ｖ（９）と
がほぼ等しくなると、トランジスタ６４および６６のオ
ン抵抗がほぼ等しくなり、ノード６１の電圧レベルが上
昇し始め、ノード６０の電位レベルが下降し始める。
がほぼ等しくなると、トランジスタ６４および６６のオ
ン抵抗がほぼ等しくなり、ノード６１の電圧レベルが上
昇し始め、ノード６０の電位レベルが下降し始める。
【００４７】基準電圧Ｖ（８）が被比較電圧Ｖ（９）よ
りも低くなると、トランジスタ６４のオン抵抗がトラン
ジスタ６６のオン抵抗よりも高くなり、ノード６１の電
位がノード６０の電位よりも高くなる。このノード６１
の電位レベルによりトランジスタ６２ａおよび６２ｂの
供給する電流量が少なくなり、ノード６０の電位はトラ
ンジスタ６６を介して高速で放電され、この差動増幅回
路６０の出力電圧Ｖ（６０）の電圧レベルはトランジス
タ６２ｂのオン抵抗とトランジスタ６６および６８のオ
ン抵抗の和との比で決定される電圧レベルにまで低下す
る。
りも低くなると、トランジスタ６４のオン抵抗がトラン
ジスタ６６のオン抵抗よりも高くなり、ノード６１の電
位がノード６０の電位よりも高くなる。このノード６１
の電位レベルによりトランジスタ６２ａおよび６２ｂの
供給する電流量が少なくなり、ノード６０の電位はトラ
ンジスタ６６を介して高速で放電され、この差動増幅回
路６０の出力電圧Ｖ（６０）の電圧レベルはトランジス
タ６２ｂのオン抵抗とトランジスタ６６および６８のオ
ン抵抗の和との比で決定される電圧レベルにまで低下す
る。
【００４８】この差動増幅回路６からのローレベルの電
圧レベルは判別回路７を構成するＣＭＯＳインバータ回
路の入力論理しきい値よりも十分に低い。これにより、
判別回路７からはハイレベルのレベル検出信号Ｖ（７
０）が出力される。このレベル検出信号Ｖ（７０）のロ
ーレベルからハイレベルへの立上がりにより、電源電圧
Ｖｃｃが所定のレベル（図２においては７Ｖとして示
す）に到達したことが検出される。
圧レベルは判別回路７を構成するＣＭＯＳインバータ回
路の入力論理しきい値よりも十分に低い。これにより、
判別回路７からはハイレベルのレベル検出信号Ｖ（７
０）が出力される。このレベル検出信号Ｖ（７０）のロ
ーレベルからハイレベルへの立上がりにより、電源電圧
Ｖｃｃが所定のレベル（図２においては７Ｖとして示
す）に到達したことが検出される。
【００４９】このように差動増幅回路６により電源電圧
Ｖｃｃに依存しない基準電圧Ｖ（８）と電源電圧Ｖｃｃ
に依存して変化する被比較電圧Ｖ（９）を差動的に増幅
することにより微小な変化を高速で検出することができ
るとともに、この差動増幅回路の出力は、判別回路を構
成するインバータ回路の入力論理しきい値レベルよりも
十分離れた出力電圧レベルを与えることができ、たとえ
インバータ回路の入力論理しきい値がばらついたとして
も、確実に電源電圧Ｖｃｃが所定のレベルに到達したこ
とを検出することができる。
Ｖｃｃに依存しない基準電圧Ｖ（８）と電源電圧Ｖｃｃ
に依存して変化する被比較電圧Ｖ（９）を差動的に増幅
することにより微小な変化を高速で検出することができ
るとともに、この差動増幅回路の出力は、判別回路を構
成するインバータ回路の入力論理しきい値レベルよりも
十分離れた出力電圧レベルを与えることができ、たとえ
インバータ回路の入力論理しきい値がばらついたとして
も、確実に電源電圧Ｖｃｃが所定のレベルに到達したこ
とを検出することができる。
【００５０】上述の構成において、リセット信号φＲは
所望の期間のみ電源電圧レベル検出回路を駆動するため
に与えられる。このリセット信号φＲとしては電源投入
を検出するときに発生される電源投入検出信号が用いら
れてもよい。また、このリセット信号φＲとしては電源
電圧Ｖｃｃが用いられてもよい。また、リセット信号φ
Ｒを受けるトランジスタが設けられなくても、その電源
電圧レベル検出機能に対しては直接影響を与えない。
所望の期間のみ電源電圧レベル検出回路を駆動するため
に与えられる。このリセット信号φＲとしては電源投入
を検出するときに発生される電源投入検出信号が用いら
れてもよい。また、このリセット信号φＲとしては電源
電圧Ｖｃｃが用いられてもよい。また、リセット信号φ
Ｒを受けるトランジスタが設けられなくても、その電源
電圧レベル検出機能に対しては直接影響を与えない。
【００５１】抵抗５１および５２はポリシリコン抵抗ま
たは拡散抵抗を用いて形成されてもよい。ここで、拡散
抵抗とは、不純物濃度が調整された不純物領域を抵抗と
して利用する抵抗である。
たは拡散抵抗を用いて形成されてもよい。ここで、拡散
抵抗とは、不純物濃度が調整された不純物領域を抵抗と
して利用する抵抗である。
【００５２】またこの抵抗５１および５２としては抵抗
接続されたＭＯＳトランジスタが用いられてもよい。抵
抗接続とダイオード接続とはともにＭＯＳトランジスタ
のゲートとドレインとを接続する接続形態である。ＭＯ
Ｓトランジスタがダイオードとして機能するか抵抗とし
て機能するかはその回路に設けられている他の抵抗素子
の抵抗値の大小により決定される。他の抵抗素子が同程
度のオン抵抗を有する場合にはこのＭＯＳトランジスタ
は抵抗として機能し、他の抵抗素子の抵抗値が十分大き
い場合にはダイオードとして機能する。抵抗接続された
ＭＯＳトランジスタを用いる場合には、用いられるＭＯ
Ｓトランジスタのオン抵抗の比によって決定される被比
較電圧が出力される。
接続されたＭＯＳトランジスタが用いられてもよい。抵
抗接続とダイオード接続とはともにＭＯＳトランジスタ
のゲートとドレインとを接続する接続形態である。ＭＯ
Ｓトランジスタがダイオードとして機能するか抵抗とし
て機能するかはその回路に設けられている他の抵抗素子
の抵抗値の大小により決定される。他の抵抗素子が同程
度のオン抵抗を有する場合にはこのＭＯＳトランジスタ
は抵抗として機能し、他の抵抗素子の抵抗値が十分大き
い場合にはダイオードとして機能する。抵抗接続された
ＭＯＳトランジスタを用いる場合には、用いられるＭＯ
Ｓトランジスタのオン抵抗の比によって決定される被比
較電圧が出力される。
【００５３】図３はこの発明の他の実施例である電源電
圧レベル検出回路の構成を示す図である。図３におい
て、図１に示す電源電圧レベル検出回路の構成要素と対
応する部分には同一の参照番号を付す。図３に示す電源
電圧レベル検出回路は、被比較電圧を発生する被比較電
圧発生回路がＭＯＳ型トランジスタを含む点が図１に示
す構成と異なっている。
圧レベル検出回路の構成を示す図である。図３におい
て、図１に示す電源電圧レベル検出回路の構成要素と対
応する部分には同一の参照番号を付す。図３に示す電源
電圧レベル検出回路は、被比較電圧を発生する被比較電
圧発生回路がＭＯＳ型トランジスタを含む点が図１に示
す構成と異なっている。
【００５４】被比較電圧発生回路５５は、電源線３０と
出力ノード９０との間に設けられる、ダイオード接続さ
れたｐチャネルＭＯＳトランジスタ５６および５７と、
出力ノード９０と接地電位との間に設けられ、そのゲー
トにリセット信号φＲを受けるｎチャネルＭＯＳトラン
ジスタ５８を含む。トランジスタ５６および５７のオン
抵抗は、トランジスタ５８のオン抵抗よりも十分小さ
い。このため、トランジスタ５６および５７はダイオー
ドとして機能し、出力ノード９０に、Ｖｃｃ−２・Ｖｔ
ｈｐの電圧を発生する。ここで、Ｖｔｈｐはトランジス
タ５６および５７のしきい値電圧であり、正のしきい値
電圧を想定している。
出力ノード９０との間に設けられる、ダイオード接続さ
れたｐチャネルＭＯＳトランジスタ５６および５７と、
出力ノード９０と接地電位との間に設けられ、そのゲー
トにリセット信号φＲを受けるｎチャネルＭＯＳトラン
ジスタ５８を含む。トランジスタ５６および５７のオン
抵抗は、トランジスタ５８のオン抵抗よりも十分小さ
い。このため、トランジスタ５６および５７はダイオー
ドとして機能し、出力ノード９０に、Ｖｃｃ−２・Ｖｔ
ｈｐの電圧を発生する。ここで、Ｖｔｈｐはトランジス
タ５６および５７のしきい値電圧であり、正のしきい値
電圧を想定している。
【００５５】図４は、図３に示す電源電圧レベル検出回
路の各回路の出力電圧の電源電圧依存性を示す図であ
る。図４において横軸は電源電圧を示し、縦軸は各出力
電圧を示す。各曲線には図３に示す出力電圧と同一の参
照番号を付し、各曲線と出力電圧との対応関係を明確に
している。
路の各回路の出力電圧の電源電圧依存性を示す図であ
る。図４において横軸は電源電圧を示し、縦軸は各出力
電圧を示す。各曲線には図３に示す出力電圧と同一の参
照番号を付し、各曲線と出力電圧との対応関係を明確に
している。
【００５６】この図３に示す電源電圧レベル検出回路の
構成の場合、被比較電圧Ｖ（９０）はＶｃｃ−２・Ｖｔ
ｈｐである。トランジスタ５６および５７のしきい値電
圧は電源電圧Ｖｃｃのレベルと無関係にほぼ一定であ
る。したがって、被比較電圧Ｖ（９０）は電源電圧Ｖｃ
ｃの変化をそのまま表わすことができる。すなわち、図
１に示す電源電圧レベル検出回路の場合には、電源電圧
Ｖｃｃの変化がＲ５２／（Ｒ５１＋Ｒ５２）倍されて被
比較電圧Ｖ（９）に現われる。したがって、この図３に
示す被比較電圧発生回路５５の構成によれば、より大き
く電源電圧Ｖｃｃの変化を表わすことができ、より正確
に差動増幅回路６において電源電圧レベルに応じた信号
を導出することができ、より正確なレベル検出信号Ｖ
（７０）を発生することができる。
構成の場合、被比較電圧Ｖ（９０）はＶｃｃ−２・Ｖｔ
ｈｐである。トランジスタ５６および５７のしきい値電
圧は電源電圧Ｖｃｃのレベルと無関係にほぼ一定であ
る。したがって、被比較電圧Ｖ（９０）は電源電圧Ｖｃ
ｃの変化をそのまま表わすことができる。すなわち、図
１に示す電源電圧レベル検出回路の場合には、電源電圧
Ｖｃｃの変化がＲ５２／（Ｒ５１＋Ｒ５２）倍されて被
比較電圧Ｖ（９）に現われる。したがって、この図３に
示す被比較電圧発生回路５５の構成によれば、より大き
く電源電圧Ｖｃｃの変化を表わすことができ、より正確
に差動増幅回路６において電源電圧レベルに応じた信号
を導出することができ、より正確なレベル検出信号Ｖ
（７０）を発生することができる。
【００５７】なお、トランジスタ５６、５７および５８
のオン抵抗を十分大きくかつ同程度の大きさとすれば、
この出力ノード９０からはトランジスタ５６、５７およ
び５８のオン抵抗の比により分圧された電圧が出力され
る。
のオン抵抗を十分大きくかつ同程度の大きさとすれば、
この出力ノード９０からはトランジスタ５６、５７およ
び５８のオン抵抗の比により分圧された電圧が出力され
る。
【００５８】なお、上記実施例においては、電源電圧Ｖ
ｃｃのレベルが所定の高電圧レベルに達したときを検出
する構成が示されている。すなわち、この電源電圧Ｖｃ
ｃが異常高圧状態となったときに回路動作を停止させる
ためのレベル検出信号を発生する回路構成が示されてい
る。この場合、電源線３０に与えられる電源電圧Ｖｃｃ
に代えて所定の基準レベルの信号が伝達される構成であ
れば、この所定の基準レベル信号のレベルが異常に高く
なった状態を検出することもできる。
ｃｃのレベルが所定の高電圧レベルに達したときを検出
する構成が示されている。すなわち、この電源電圧Ｖｃ
ｃが異常高圧状態となったときに回路動作を停止させる
ためのレベル検出信号を発生する回路構成が示されてい
る。この場合、電源線３０に与えられる電源電圧Ｖｃｃ
に代えて所定の基準レベルの信号が伝達される構成であ
れば、この所定の基準レベル信号のレベルが異常に高く
なった状態を検出することもできる。
【００５９】また上記実施例においては、電源電圧が高
電圧状態となったときを検出している。しかしながら、
図２および図４に示す動作波形図から明らかなように、
電源電圧Ｖｃｃがたとえば、３Ｖと低電圧レベルとなっ
た状態を検出することができる。この場合は、図２およ
び図４における目盛をそれぞれたとえば１／２倍するこ
とにより容易に想定することができる。これは、基準電
圧発生回路８および被比較電圧発生回路５または５５の
トランジスタの個数または抵抗値を適当に調節すること
により容易に実現することができる。
電圧状態となったときを検出している。しかしながら、
図２および図４に示す動作波形図から明らかなように、
電源電圧Ｖｃｃがたとえば、３Ｖと低電圧レベルとなっ
た状態を検出することができる。この場合は、図２およ
び図４における目盛をそれぞれたとえば１／２倍するこ
とにより容易に想定することができる。これは、基準電
圧発生回路８および被比較電圧発生回路５または５５の
トランジスタの個数または抵抗値を適当に調節すること
により容易に実現することができる。
【００６０】また図３に示す構成において被比較電圧発
生回路５５に用いられるトランジスタ５６および５７は
ｎチャネルＭＯＳトランジスタが用いられてもよい。
生回路５５に用いられるトランジスタ５６および５７は
ｎチャネルＭＯＳトランジスタが用いられてもよい。
【００６１】
【発明の効果】以上のように請求項１および２に記載の
発明によれば、第１の電圧のレベルに依存しない定電圧
と第１の電圧に依存して変化する被比較電圧とを差動増
幅回路で差動増幅して、第１の電圧レベルが所定値に達
したか否かを判定している。このため、インバータ回路
の入力論理しきい値に依存することなく第１の電圧のレ
ベルを検出することができ、これにより製造プロセスの
素子パラメータのばらつきの影響を受けることなく確実
かつ安定に電圧レベルを検出することのできる電圧レベ
ル検出回路を得ることができる。また、構成要素とし
て、絶縁ゲート型電界効果トランジスタのみを用いてい
るため、製造工程数を増加させることなく容易に電圧レ
ベル検出回路を作成することができる。
発明によれば、第１の電圧のレベルに依存しない定電圧
と第１の電圧に依存して変化する被比較電圧とを差動増
幅回路で差動増幅して、第１の電圧レベルが所定値に達
したか否かを判定している。このため、インバータ回路
の入力論理しきい値に依存することなく第１の電圧のレ
ベルを検出することができ、これにより製造プロセスの
素子パラメータのばらつきの影響を受けることなく確実
かつ安定に電圧レベルを検出することのできる電圧レベ
ル検出回路を得ることができる。また、構成要素とし
て、絶縁ゲート型電界効果トランジスタのみを用いてい
るため、製造工程数を増加させることなく容易に電圧レ
ベル検出回路を作成することができる。
【００６２】また、請求項１記載の発明によれば、カレ
ントミラー型差動増幅回路を用いて基準電圧と被比較電
圧とを比較しているために高速で正確に被比較電圧と基
準電圧との差を増幅することができ、次段の判別回路の
インバータ回路の入力論理しきい値の変動にかかわらず
確実に第１の電圧レベルを検出することができる。
ントミラー型差動増幅回路を用いて基準電圧と被比較電
圧とを比較しているために高速で正確に被比較電圧と基
準電圧との差を増幅することができ、次段の判別回路の
インバータ回路の入力論理しきい値の変動にかかわらず
確実に第１の電圧レベルを検出することができる。
【００６３】請求項２記載の発明によれば、被比較電圧
を第１の電圧をダイオードの順方向降下電圧を利用して
降圧することにより発生している。このため第１の電圧
の変化をより正確に反映した被比較電圧を発生すること
ができ、より確実に第１の電圧が所定レベルに達したか
否かを判定することができる。
を第１の電圧をダイオードの順方向降下電圧を利用して
降圧することにより発生している。このため第１の電圧
の変化をより正確に反映した被比較電圧を発生すること
ができ、より確実に第１の電圧が所定レベルに達したか
否かを判定することができる。
【図１】この発明の一実施例である電源電圧レベル検出
回路の構成を示す図である。
回路の構成を示す図である。
【図２】図１に示す電源電圧レベル検出回路の各構成回
路の出力電圧の電源電圧依存性を示す図である。
路の出力電圧の電源電圧依存性を示す図である。
【図３】この発明の他の実施例である電源電圧レベル検
出回路の構成を示す図である。
出回路の構成を示す図である。
【図４】図３に示す電源電圧レベル検出回路の構成回路
の出力電圧の電源電圧依存性を示す図である。
の出力電圧の電源電圧依存性を示す図である。
【図５】一般的な半導体装置構成を示す図である。
【図６】従来の電源電圧レベル検出回路の構成を示す図
である。
である。
【図７】インバータ回路の入力論理しきい値と電源電圧
の依存性を示す図である。
の依存性を示す図である。
【図８】図６に示す電源電圧レベル検出回路の各回路の
出力電圧の電源電圧依存性を示す図である。
出力電圧の電源電圧依存性を示す図である。
４ 基準電圧発生回路 ５ 被比較電圧発生回路 ６ 差動増幅回路 ７ 判別回路 ８ 基準電圧出力ノード ９ 被比較電圧出力ノード ３０ 電源線 ５５ 被比較電圧発生回路 ７０ レベル検出信号出力ノード ９０ 被比較電圧出力ノード １００ 半導体装置 ２００ 電源電圧レベル検出回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 5/08
Claims (2)
- 【請求項１】 絶縁ゲート型電界効果トランジスタで構
成され、第１の電圧に依存しない基準電圧を発生するた
めの基準電圧発生手段と、 絶縁ゲート型電界効果トランジスタで構成され、前記第
１の電圧に従って実質的に直線的に変化する被比較電圧
を発生するための被比較電圧発生手段と、 カレントミラー型回路を電流供給手段として含み、かつ
絶縁ゲート型電界効果トランジスタを構成要素として含
み、前記基準電圧発生手段からの基準電圧と前記被比較
電圧発生手段からの被比較電圧とを差動的に増幅するた
めの差動増幅手段と、 絶縁ゲート型電界効果トランジスタで構成されるインバ
ータ回路を含み、前記差動増幅手段の出力に応答して前
記第１の電圧が所定の電圧レベルに到達したか否かを判
別するための判別手段を備える、電圧レベル検出回路。 - 【請求項２】 第１の電圧を供給する第１のノードと基
準電圧出力ノードとの間に設けられる抵抗手段と、前記
基準電圧出力ノードと第２の電圧を供給する第２のノー
ドとの間に結合される、ダイオード接続された電界効果
トランジスタとを含む基準電圧発生手段、 前記第１の電圧を供給する第３のノードと被比較電圧出
力ノードとの間に結合される、ダイオード接続された電
界効果トランジスタと、前記被比較電圧出力ノードと前
記第２の電圧を供給する第４のノードとの間に接続され
る抵抗手段とを含む被比較電圧発生手段、 前記基準電圧発生手段の前記基準電圧出力ノードの電圧
と前記被比較電圧発生手段の前記被比較電圧出力ノード
の電圧とを差動的に増幅するための差動増幅手段、およ
び 前記差動増幅手段の出力に応答して前記第１の電圧が所
定のレベルに到達したか否かを判別するための判別手段
を備える、電圧レベル検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3337149A JP2761687B2 (ja) | 1991-12-19 | 1991-12-19 | 電圧レベル検出回路 |
| US08/219,865 US5378936A (en) | 1991-12-19 | 1994-03-30 | Voltage level detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3337149A JP2761687B2 (ja) | 1991-12-19 | 1991-12-19 | 電圧レベル検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175801A JPH05175801A (ja) | 1993-07-13 |
| JP2761687B2 true JP2761687B2 (ja) | 1998-06-04 |
Family
ID=18305905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3337149A Expired - Fee Related JP2761687B2 (ja) | 1991-12-19 | 1991-12-19 | 電圧レベル検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5378936A (ja) |
| JP (1) | JP2761687B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69330219T2 (de) * | 1992-06-15 | 2001-08-30 | Fujitsu Ltd | Integrierte Halbleiterschaltung mit für einen Betrieb mit geringer Amplitude angepasster Eingangs/Ausgangs-Schnittstelle |
| JPH06104704A (ja) * | 1992-09-18 | 1994-04-15 | Mitsubishi Electric Corp | 半導体集積回路装置の入力回路 |
| JP3217498B2 (ja) * | 1992-10-29 | 2001-10-09 | 富士通株式会社 | 半導体集積回路装置 |
| KR960011205B1 (ko) * | 1993-11-08 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로 |
| US5534801A (en) * | 1994-01-24 | 1996-07-09 | Advanced Micro Devices, Inc. | Apparatus and method for automatic sense and establishment of 5V and 3.3V operation |
| JP3454912B2 (ja) * | 1994-04-12 | 2003-10-06 | 富士通株式会社 | 電圧レベル検出回路及び半導体記憶装置 |
| US5537077A (en) * | 1994-12-23 | 1996-07-16 | Advanced Micro Devices, Inc. | Power supply dependent method of controlling a charge pump |
| US5723990A (en) * | 1995-06-21 | 1998-03-03 | Micron Quantum Devices, Inc. | Integrated circuit having high voltage detection circuit |
| US5801985A (en) * | 1995-07-28 | 1998-09-01 | Micron Technology, Inc. | Memory system having programmable control parameters |
| US5627784A (en) * | 1995-07-28 | 1997-05-06 | Micron Quantum Devices, Inc. | Memory system having non-volatile data storage structure for memory control parameters and method |
| US5581206A (en) | 1995-07-28 | 1996-12-03 | Micron Quantum Devices, Inc. | Power level detection circuit |
| US5689202A (en) * | 1995-12-28 | 1997-11-18 | Hewlett-Packard Co. | Integrated circuit for automatic determination of PCI signaling environment--either 3.3V or 5V |
| US5793775A (en) * | 1996-01-26 | 1998-08-11 | Micron Quantum Devices, Inc. | Low voltage test mode operation enable scheme with hardware safeguard |
| FR2749939B1 (fr) * | 1996-06-13 | 1998-07-31 | Sgs Thomson Microelectronics | Detecteur de gamme de tension d'alimentation dans un circuit integre |
| KR100234713B1 (ko) * | 1996-12-30 | 1999-12-15 | 김영환 | 반도체 메모리 소자의 기판 전압 발생 회로 |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| US5892355A (en) * | 1997-03-21 | 1999-04-06 | Pansier; Frans | Current and voltage-sensing |
| US5907257A (en) * | 1997-05-09 | 1999-05-25 | Mosel Vitelic Corporation | Generation of signals from other signals that take time to develop on power-up |
| US5973486A (en) * | 1997-10-01 | 1999-10-26 | Sipex Corporation | Differential power sensor circuit |
| US6141247A (en) * | 1997-10-24 | 2000-10-31 | Micron Technology, Inc. | Non-volatile data storage unit and method of controlling same |
| JP3173727B2 (ja) * | 1998-03-10 | 2001-06-04 | 日本電気株式会社 | 電圧検出回路 |
| JPH11312392A (ja) | 1998-04-28 | 1999-11-09 | Nec Corp | レベル検出回路 |
| JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
| US6160429A (en) * | 1998-11-12 | 2000-12-12 | Fairchild Semiconductor Corporation | Power-on reset circuit |
| US6184724B1 (en) * | 1998-12-16 | 2001-02-06 | Macronix International Co., Ltd. | Voltage detection circuit |
| KR100344222B1 (ko) * | 2000-09-30 | 2002-07-20 | 삼성전자 주식회사 | 능동저항소자를 사용한 기준전압 발생회로 |
| JP4794782B2 (ja) * | 2001-09-18 | 2011-10-19 | セイコーインスツル株式会社 | 電圧検出回路、及び電子機器 |
| US6943596B2 (en) * | 2002-03-12 | 2005-09-13 | Broadcom Corporation | Power-on reset circuit for use in low power supply voltage applications |
| KR100426489B1 (ko) * | 2002-07-09 | 2004-04-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 초기화 제어 회로 |
| US6586984B1 (en) * | 2002-07-12 | 2003-07-01 | Lsi Logic Corporation | Method for preventing damage to IO devices due to over voltage at pin |
| KR100452333B1 (ko) * | 2002-10-18 | 2004-10-12 | 삼성전자주식회사 | 파워 업 신호 발생기 |
| US7397279B2 (en) * | 2006-01-27 | 2008-07-08 | Agere Systems Inc. | Voltage level translator circuit with wide supply voltage range |
| US7589568B2 (en) * | 2007-05-04 | 2009-09-15 | Microchip Technology Incorporated | Variable power and response time brown-out-reset circuit |
| US20100026375A1 (en) * | 2008-07-29 | 2010-02-04 | Texas Instruments Incorporated | Circuit to generate cmos level signal to track core supply voltage (vdd) level |
| JP5723628B2 (ja) * | 2011-02-18 | 2015-05-27 | ルネサスエレクトロニクス株式会社 | 電圧検出回路 |
| US9411406B2 (en) * | 2013-06-19 | 2016-08-09 | Apple Inc. | SRAM regulating retention scheme with discrete switch control and instant reference voltage generation |
| JP6319668B2 (ja) * | 2015-09-10 | 2018-05-09 | 日本電信電話株式会社 | 電圧検出回路 |
| US10763839B2 (en) * | 2018-07-12 | 2020-09-01 | Texas Instruments Incorporated | Buffer Circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142118A (en) * | 1977-08-18 | 1979-02-27 | Mostek Corporation | Integrated circuit with power supply voltage level detection |
| JPS54154365A (en) * | 1978-05-25 | 1979-12-05 | Seiko Instr & Electronics Ltd | Power supply voltage detecting circuit |
| US4224539A (en) * | 1978-09-05 | 1980-09-23 | Motorola, Inc. | FET Voltage level detecting circuit |
| US4613770A (en) * | 1980-09-29 | 1986-09-23 | Consolidated Investments And Development Corp. | Voltage monitoring circuit |
| JPS6139718A (ja) * | 1984-07-31 | 1986-02-25 | Toshiba Corp | 電圧検出回路 |
| DE3446129C2 (de) * | 1984-12-18 | 1992-07-23 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Überwachung der Stromversorgung eines elektrischen Verbrauchers |
| SU1338047A1 (ru) * | 1986-02-12 | 1987-09-15 | Предприятие П/Я Р-6143 | Устройство дл установки логических элементов в исходное состо ние |
| JPS63256015A (ja) * | 1987-04-14 | 1988-10-24 | Takaoka Ind Ltd | マイクロコンピユ−タのリセツト回路 |
| IT1235685B (it) * | 1989-03-13 | 1992-09-21 | Sgs Thomson Microelectronics | Circuito integrato per la generazione di una tensione indipendente dalla temperatura e con compressione di dinamica funzione del valore di una resistenza variabile esterna al circuito integrato. |
| US5049869A (en) * | 1989-06-19 | 1991-09-17 | Korry Electronics Company | Dimming circuit for dual display aircraft instruments |
| JPH03284122A (ja) * | 1990-03-28 | 1991-12-13 | Mitsumi Electric Co Ltd | 電源電圧監視回路 |
| JP3042012B2 (ja) * | 1991-04-19 | 2000-05-15 | 日本電気株式会社 | パワーオンリセット装置 |
-
1991
- 1991-12-19 JP JP3337149A patent/JP2761687B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-30 US US08/219,865 patent/US5378936A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5378936A (en) | 1995-01-03 |
| JPH05175801A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761687B2 (ja) | 電圧レベル検出回路 | |
| US5394026A (en) | Substrate bias generating circuit | |
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| US6184744B1 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| US5739712A (en) | Power amplifying circuit having an over-current protective function | |
| US6624685B2 (en) | Level detection by voltage addition/subtraction | |
| KR100272508B1 (ko) | 내부전압(vdd) 발생회로 | |
| US20070030049A1 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
| US7099223B2 (en) | Semiconductor memory device | |
| US6034567A (en) | Semiconductor integrated circuit device provided with a differential amplifier | |
| JP2642512B2 (ja) | 半導体集積回路 | |
| JP2849356B2 (ja) | 半導体チップのバーンイン電圧感知回路 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JPH07169270A (ja) | 半導体メモリ装置のスタートアップ回路 | |
| JPH04351791A (ja) | 半導体メモリー装置のデータ入力バッファー | |
| US5374923A (en) | Power-on detecting circuit | |
| US6191644B1 (en) | Startup circuit for bandgap reference circuit | |
| US8138743B2 (en) | Band-gap reference voltage source circuit with switchable bias voltage | |
| US6759878B2 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
| US4682051A (en) | Voltage level detection circuit | |
| KR0155163B1 (ko) | 반도체 메모리 | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| JP4665452B2 (ja) | 温度検知回路、および温度検知回路を備えたパワー半導体装置 | |
| JP2012088230A (ja) | 電圧検出回路 | |
| JP2000163970A (ja) | バックバイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |