JP4665452B2 - 温度検知回路、および温度検知回路を備えたパワー半導体装置 - Google Patents
温度検知回路、および温度検知回路を備えたパワー半導体装置 Download PDFInfo
- Publication number
- JP4665452B2 JP4665452B2 JP2004226595A JP2004226595A JP4665452B2 JP 4665452 B2 JP4665452 B2 JP 4665452B2 JP 2004226595 A JP2004226595 A JP 2004226595A JP 2004226595 A JP2004226595 A JP 2004226595A JP 4665452 B2 JP4665452 B2 JP 4665452B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- temperature detection
- inverter
- detection circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 87
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 27
- 230000008859 change Effects 0.000 description 24
- 229920006395 saturated elastomer Polymers 0.000 description 20
- 230000007423 decrease Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000006378 damage Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
従来の温度検知回路では、温度検知対象である半導体素子が形成された半導体基板と同一チップに埋め込まれたダイオード1に、定電流発生源としてデプレッション形(depletion type)MOSトランジスタ2を直列接続し、このダイオード1の順方向電圧V2の電圧比較手段として、エンハンスメント−デプレッション形インバータ(以下、EDインバータという。)3のしきい値を用い、温度上昇による順方向電圧の減少をEDインバータ3の出力反転により検出するという方式が使用されている。ダイオード1は通常、必要に応じて複数個直列接続される。ここで、EDインバータ4はEDインバータ3と同じしきい値を持ち、EDインバータ3の出力を増幅する働きをする。このEDインバータ4は、前段に設けたEDインバータ3の入力変化に対する出力の変化を増幅する機能を有しており、温度変化に対する出力変化を敏感にすることによって検知温度の精度を上げることを目的とするものである。ここでは、EDインバータ4は、増幅率を上げるために奇数段接続されている。
EDインバータ3とダイオード1の順方向電圧が図16の特性を持つとき、図14に示す従来の温度検知回路では、ダイオード1の順方向電圧は温度が1℃下がる毎にVx減少するものとすると、電源電圧V1がVb,Vcの時の検知温度Tb1,Tc1はそれぞれ次式(2),(3)で与えられる。
Tc1=25+(Vc2−Vc1)/Vx・・・(3)
これらの各式(1),(2),(3)の関係から、次式(4)の関係が導かれる。
図19(a),(b)は、従来の温度検知回路における温度変化に対する電圧変化を示す特性図である。ここには、電源電圧V1が飽和電源電圧Vb(図16あるいは図18におけるVb)の範囲にある時(同図(a))と、非飽和電源電圧Vc(図16あるいは図18におけるVc)の範囲にある時(同図(b))の、温度変化に対するV2,V3,V4の電圧変化を示している。なお、EDインバータ4の出力電圧V4は、図14に示すEDインバータ4が奇数段接続されている場合を示している。また、式(1)の関係を考慮して、ここでは簡単化のために、
Vb2=Vc2・・・(1a)
Vb1>Vc1・・・(1b)
と仮定している。
この温度検知回路は、前記ダイオードに順方向電流を供給する定電流発生手段と、複数の選択可能なしきい値を有し、前記しきい値と前記ダイオードの順方向電圧が比較される第1の電圧比較手段と、前記第1の電圧比較手段のしきい値と異なる大きさのしきい値を有し、該しきい値もしくは該しきい値により生成される比較電圧と前記第1の電圧比較手段の出力電圧が比較される第2の電圧比較手段と、を備え、前記第1の電圧比較手段および前記第2の電圧比較手段のしきい値はエンハンスメント−デプレッション形インバータのしきい値であって、前記第1の電圧比較手段は、それぞれ前記ダイオードの順方向電圧が入力されるとともに、それぞれにしきい値の異なる複数のエンハンスメント−デプレッション形インバータと、該複数のエンハンスメント−デプレッション形インバータからいずれかを選択する第1の選択回路とから構成されていることを特徴とする。
(第1の実施形態)
図1は、第1の実施形態に係る温度検知回路を示す回路図である。
図1に示す温度検知回路で、たとえば出力信号Vx1,Vy1がHレベル信号である場合には、動作するEDインバータとしてはEDインバータ31とEDインバータ群41が選択され、図14の従来回路と同様の回路結線構成になる。このとき、図1の電源電圧V1、ダイオード1の順方向電圧V2、出力電圧V3、EDインバータ群41の出力電圧V4、EDインバータ31およびEDインバータ群41は、それぞれ図14のV1、V2、V3、V4およびEDインバータ3,4に対応している。また、この温度検知回路が従来回路(図14)と比較して異なるのは、従来回路ではEDインバータ3とEDインバータ4のしきい値、増幅率が等しい値に設定されているのに対して、この温度検知回路ではEDインバータ31とEDインバータ群41のしきい値、増幅率が互いに異ならせてある点である。
電源電圧V1はデプレッション形MOSトランジスタ6のドレイン端子に供給され、ダイオード1の順方向電圧V2はトランジスタ71〜7nのゲート端子に入力されている。デプレッション形MOSトランジスタ6とトランジスタ71〜7nとの接続点から出力電圧V3が取り出され、後段のEDインバータ群41への入力となる。トランジスタ71〜7nとQ1〜Qnは、いずれもエンハンスメント形nチャネルMOSトランジスタであって、スイッチ回路s11〜s1nに相当するトランジスタQ1〜Qnのゲートには、それぞれ選択回路30から出力信号Vx1〜Vxnが供給されている。そこで、選択回路30の出力信号Vx1がHレベル信号として出力され、出力信号Vx2〜VxnがLレベル信号として出力される場合について、図2のEDインバータの動作を説明する。
Vth1=[(W/L)6/(W/L)71]1/2×|VTD|+VTE・・・(5)
なお、Vth1はEDインバータのしきい値、(W/L)6はデプレッション形MOSトランジスタ6のチャネル幅Wとチャネル長Lの比、(W/L)71はエンハンスメント形nチャネルMOSトランジスタ71のチャネル幅Wとチャネル長Lの比、VTDはデプレッション形MOSトランジスタ6のしきい値、VTEはエンハンスメント形nチャネルMOSトランジスタ71のしきい値を表す。
・・・・
Vthn=[(W/L)6/(W/L)7n]1/2×|VTD|+VTE・・・(7)
Vth1〜Vthnは選択可能なEDインバータのしきい値、(W/L)72〜(W/L)7nはエンハンスメント形nチャネルMOSトランジスタ72〜7nのチャネル幅Wとチャネル長Lの比を表す。ここで、インバータ制御用エンハンスメント形nチャネルMOSトランジスタQ1〜Qnの動作抵抗は十分に低く、各しきい値Vth1〜Vthnへの影響は与えないものとしている。
すなわち、しきい値の低いEDインバータでは、しきい値の高いEDインバータよりも電源電圧変動に対するしきい値変動が少ない。
図4は、電源電圧変動に対する検知温度の変動を示す図である。同図(a)には、図1に示す温度検知回路の電源電圧V1が飽和電源電圧範囲にあるとき(図3、図16、および図18に示す電源電圧V1が飽和電源電圧Vbの場合)、その温度変化に対するダイオード1の順方向電圧V2、EDインバータ31の出力電圧V3、EDインバータ群41の出力電圧V4の変化を示している。また、同図(b)には、温度検知回路の電源電圧V1が非飽和電源電圧範囲にあるとき(図3、図16、および図18に示す電源電圧V1が非飽和電源電圧Vcの場合)、その温度変化に対する各電圧V2,V3,V4の変化を示している。
Tb1=Tb2・・・(9)
とみなすことができる。
(Tc1−Tb1)>0・・・(10)
であるのに対し、図1の温度検知回路においては負の変動量、すなわち
(Tc2−Tb2)<0・・・(11)
となる。言い換えると、この温度検知回路では、飽和電源電圧範囲における検知温度は従来回路のものと同様にほとんど等しいが、非飽和電源電圧まで低下した時の検知温度の変動量だけが異なっている。そして、図4(a),(b)に示すように、しきい値Vdの設定値を変更することによって、EDインバータ31の出力電圧V3とEDインバータ群41のしきい値Vdとの交点温度Tc2を、非飽和電源電圧範囲だけで大きく変更することができる。これは、EDインバータ群41のしきい値Vdを調整すれば、飽和電源電圧範囲での検知温度Tb2をほとんど変えることなしに、電源電圧V1の変動に対する検知温度の変動量(Tc2−Tb2)だけを任意に調整することが可能であることを意味している。
図5は、第2の実施形態に係る温度検知回路を示す回路図である。
この温度検知回路が第1の実施形態に係る温度検知回路と異なる点は、第2の電圧比較手段であるEDインバータ群41〜4mの部分が、入出力結合電圧源となるEDインバータ51〜5mとコンパレータ5とによって構成されていることである。この場合、EDインバータ51〜5mはそれぞれ異なるしきい値をもち、選択回路50(第2の選択回路)によって複数の比較電圧のいずれかを選択することにより、入力電圧V3と比較電圧とを等しく設定し、かつ電源電圧V1が低下しても増幅率の高いEDインバータとみなすことができる。
図8は、本発明の第3の実施形態に係るパワー半導体装置を示す回路図である。
このパワー半導体装置は、パワー半導体素子である絶縁ゲートバイポーラ型トランジスタ(IGBT)19に、エンハンスメント形nチャネルMOSトランジスタ20、電源分離抵抗21とともに加熱検知回路22を同一チップ内に組み込んだものである。CはIGBT19のコレクタ端子、Gはゲート端子、Eはエミッタ端子であり、IGBT19にはゲート端子Gから電源分離抵抗21を介してゲート制御信号を供給している。ここでは、ゲート−エミッタ間に設けたプルダウン用のエンハンスメント形nチャネルMOSトランジスタ20を加熱検知回路22により制御し、設定温度以上に加熱したときゲート制御信号を阻止することによって、IGBT19のコレクタ電流を停止するようにしている。
図9は、本発明の第4の実施形態に係るパワー半導体装置を示す回路図である。
このパワー半導体装置は、パワー半導体素子である絶縁ゲートバイポーラ型トランジスタ(IGBT)19に、エンハンスメント形nチャネルMOSトランジスタ20、電源分離抵抗21とともに加熱検知回路22を同一チップ内に組み込んだものである。CはIGBT19のコレクタ端子、Gはゲート端子、Eはエミッタ端子であり、加熱検知回路22は電源分離抵抗21を介してコレクタ端子Cと接続されている。また、IGBT19にはゲート端子Gからゲート制御信号を直接に供給している。ここでは、ゲート−エミッタ間に設けたプルダウン用のエンハンスメント形nチャネルMOSトランジスタ20を加熱検知回路22により制御し、設定温度以上に加熱したときゲート制御信号を阻止することによって、IGBT19のコレクタ電流を停止するようにしている。
図10は、本発明の第5の実施形態に係るパワー半導体装置を示す回路図である。
このパワー半導体装置は、パワー半導体素子である絶縁ゲートバイポーラ型トランジスタ(IGBT)19に、エンハンスメント形nチャネルMOSトランジスタ20とともに加熱検知回路22を同一チップ内に組み込んだものである。CはIGBT19のコレクタ端子、Gはゲート端子、Eはエミッタ端子であり、加熱検知回路22には電源電圧Vccが供給され、IGBT19にはゲート端子Gからゲート制御信号が直接に供給されている。ここでは、ゲート−エミッタ間に設けたプルダウン用のエンハンスメント形nチャネルMOSトランジスタ20を加熱検知回路22により制御し、設定温度以上に加熱したときゲート制御信号を阻止することによって、IGBT19のコレクタ電流を停止するようにしている。
2 デプレッション形MOSトランジスタ
3,31〜3n,4,41〜4m エンハンスメント−デプレッション形インバータ(EDインバータ)
30,40,50 選択回路
5 コンパレータ
6,61〜6n デプレッション形MOSトランジスタ
7,71〜7n エンハンスメント形nチャネルMOSトランジスタ
19 絶縁ゲートバイポーラ型トランジスタ(IGBT)
22 温度検知回路
23 MOS電界効果型トランジスタ(MOSFET)
s11〜s1n n個のスイッチ回路
g1〜gm m個のスイッチ回路群
Q1〜Qn インバータ制御用エンハンスメント形nチャネルMOSトランジスタ
Claims (7)
- 温度検知対象が形成された半導体基板に少なくとも1個のダイオードが埋め込まれた温度検知回路において、
前記ダイオードに順方向電流を供給する定電流発生手段と、
複数の選択可能なしきい値を有し、前記しきい値と前記ダイオードの順方向電圧が比較される第1の電圧比較手段と、
前記第1の電圧比較手段のしきい値と異なる大きさのしきい値を有し、該しきい値もしくは該しきい値により生成される比較電圧と前記第1の電圧比較手段の出力電圧が比較される第2の電圧比較手段と、
を備え、
前記第1の電圧比較手段および前記第2の電圧比較手段のしきい値はエンハンスメント−デプレッション形インバータのしきい値であって、
前記第1の電圧比較手段は、それぞれ前記ダイオードの順方向電圧が入力されるとともに、それぞれにしきい値の異なる複数のエンハンスメント−デプレッション形インバータと、該複数のエンハンスメント−デプレッション形インバータからいずれかを選択する第1の選択回路とから構成されていることを特徴とする温度検知回路。 - 前記定電流発生手段は、デプレッション形MOSトランジスタであることを特徴とする請求項1記載の温度検知回路。
- 前記第2の電圧比較手段は、それぞれ同一のしきい値を持つ複数段のエンハンスメント−デプレッション形インバータ群からなり、それぞれ前記第1の電圧比較手段の出力電圧が入力されるとともに、群毎に異なるしきい値に設定された複数のインバータ群と、該インバータ群からいずれかを選択する第2の選択回路とから構成されていることを特徴とする請求項1記載の温度検知回路。
- 前記第2の電圧比較手段は、エンハンスメント−デプレッション形インバータの入出力を結合することによりそれぞれ異なる比較電圧を生成する複数の電圧発生手段と、前記電圧発生手段のいずれかを選択する第2の選択回路と、該第2の選択回路で選択された前記比較電圧と前記第1の電圧比較手段の出力電圧とを比較するコンパレータとから構成されていることを特徴とする請求項1記載の温度検知回路。
- 請求項1ないし請求項4のいずれかに記載の温度検知回路を備えたパワー半導体装置であって、前記温度検知回路が温度検知対象である半導体素子が形成された半導体基板と同一チップ上に一体に組み込まれていることを特徴とするパワー半導体装置。
- 前記半導体素子は、絶縁ゲートバイポーラ型トランジスタ(IGBT)であることを特徴とする請求項5記載のパワー半導体装置。
- 前記半導体素子は、MOS電界効果型トランジスタ(MOSFET)であることを特徴とする請求項5記載のパワー半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226595A JP4665452B2 (ja) | 2004-08-03 | 2004-08-03 | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226595A JP4665452B2 (ja) | 2004-08-03 | 2004-08-03 | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006047039A JP2006047039A (ja) | 2006-02-16 |
JP4665452B2 true JP4665452B2 (ja) | 2011-04-06 |
Family
ID=36025762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226595A Active JP4665452B2 (ja) | 2004-08-03 | 2004-08-03 | 温度検知回路、および温度検知回路を備えたパワー半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4665452B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7965128B2 (en) | 2007-11-08 | 2011-06-21 | Rohm Co., Ltd. | Semiconductor device, and power source and processor provided with the same |
JP2013146008A (ja) * | 2012-01-16 | 2013-07-25 | Fuji Electric Co Ltd | 駆動回路およびパワー集積回路装置 |
JP7116731B2 (ja) * | 2017-09-11 | 2022-08-10 | ソニーセミコンダクタソリューションズ株式会社 | 半導体集積回路 |
JP7401395B2 (ja) | 2020-05-29 | 2023-12-19 | ローム株式会社 | 基準電圧生成回路 |
CN112014707A (zh) * | 2020-07-13 | 2020-12-01 | 北京工业大学 | 一种功率循环实验中测量与控制SiC功率VDMOS器件结温的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228363A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | 半導体集積回路 |
JPH0496267A (ja) * | 1990-08-03 | 1992-03-27 | Sharp Corp | 半導体集積回路 |
JPH05145008A (ja) * | 1991-04-10 | 1993-06-11 | Nippon Steel Corp | 半導体集積回路装置 |
JPH09330135A (ja) * | 1996-06-07 | 1997-12-22 | Denso Corp | 電子回路の動作特性補正装置 |
JP2004020325A (ja) * | 2002-06-14 | 2004-01-22 | Nec Corp | 半導体装置 |
JP2005166698A (ja) * | 2003-11-28 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
2004
- 2004-08-03 JP JP2004226595A patent/JP4665452B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228363A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | 半導体集積回路 |
JPH0496267A (ja) * | 1990-08-03 | 1992-03-27 | Sharp Corp | 半導体集積回路 |
JPH05145008A (ja) * | 1991-04-10 | 1993-06-11 | Nippon Steel Corp | 半導体集積回路装置 |
JPH09330135A (ja) * | 1996-06-07 | 1997-12-22 | Denso Corp | 電子回路の動作特性補正装置 |
JP2004020325A (ja) * | 2002-06-14 | 2004-01-22 | Nec Corp | 半導体装置 |
JP2005166698A (ja) * | 2003-11-28 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006047039A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1608067B1 (en) | Reset circuit | |
JP2761687B2 (ja) | 電圧レベル検出回路 | |
US7524108B2 (en) | Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry | |
US9819173B2 (en) | Overheat protection circuit and voltage regulator | |
JP5242186B2 (ja) | 半導体装置 | |
JP4981267B2 (ja) | 過熱検出回路 | |
US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
TWI517573B (zh) | 電源電壓監視電路及具備該電源電壓監視電路之電子電路 | |
TWI684767B (zh) | 電流檢測電路 | |
US10050031B2 (en) | Power conventer and semiconductor device | |
JP6020223B2 (ja) | 過電流検出回路 | |
KR100605594B1 (ko) | 파워업신호 발생 장치 | |
US6759878B2 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
JP4665452B2 (ja) | 温度検知回路、および温度検知回路を備えたパワー半導体装置 | |
US7034598B2 (en) | Switching point detection circuit and semiconductor device using the same | |
JP6321411B2 (ja) | 電圧検出回路 | |
US7576575B2 (en) | Reset signal generator in semiconductor device | |
JP5003105B2 (ja) | 電流制限回路 | |
EP2093770A1 (en) | Nonvolatile semiconductor memory device | |
US20030071661A1 (en) | Input circuit | |
US8593179B2 (en) | Delay circuit and inverter for semiconductor integrated device | |
KR101131561B1 (ko) | 반도체 메모리 장치의 전압 생성 회로 | |
JP2010011012A (ja) | クランプ機能付コンパレータ | |
JP2926921B2 (ja) | パワーオンリセット回路 | |
KR102658159B1 (ko) | 과열 보호 회로 및 이것을 구비한 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4665452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |