JP2708026B2 - 駆動装置 - Google Patents
駆動装置Info
- Publication number
- JP2708026B2 JP2708026B2 JP7226892A JP22689295A JP2708026B2 JP 2708026 B2 JP2708026 B2 JP 2708026B2 JP 7226892 A JP7226892 A JP 7226892A JP 22689295 A JP22689295 A JP 22689295A JP 2708026 B2 JP2708026 B2 JP 2708026B2
- Authority
- JP
- Japan
- Prior art keywords
- shift clock
- enable
- signal
- liquid crystal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、駆動装置、特に、
イネーブル制御及びこれに係る駆動装置に関する。 【0002】 【従来の技術】近年200×640画素などの、表示容
量の大型化が進むドットマトリックス液晶パネルを駆動
するには、複数の液晶駆動回路をカスケード接続して使
用するのが一般的である。前記カスケード接続された複
数の液晶駆動回路は、低消費電力化を計る為、イネーブ
ル状態にある液晶駆動回路だけ動作する。つまりn個の
液晶駆動回路をカスケード接続する場合は、イネーブル
状態にある第一番目の液晶駆動回路が所定の動作を完了
すると、イネーブル状態が第二番目の液晶駆動回路に伝
播される。同様にしてn番目の液晶駆動回路まで、イネ
ーブル状態が伝播される。この方式はイネーブル・チェ
ーン方式と呼ばれている。前記イネーブル・チェーン方
式について、カラム側液晶駆動回路を例にとって示した
ものが図3である。7,8,9はカラム側液晶駆動回路
である。信号XSCLは表示データのシフト・クロック
である。信号DATAは表示データの入力信号である。
信号LPはラッチ・パルス信号で、液晶駆動回路を初期
状態にリセットする。EIはイネーブル入力であり、
“H”が入力すると当該液晶駆動回路はイネーブル状態
になる。EOはイネーブル出力で、イネーブル状態を伝
播する。第一番目の液晶駆動回路7のイネーブル入力E
Iは、“H”に固定されている。イネーブル出力EOは
第2番目の液晶駆動回路8のイネーブル入力EIに接続
されている。同様にして最終番目の液晶駆動回路9ま
で、イネーブル出力EOとイネーブル入力EIは接続さ
れている。信号LPに“H”のパルスが印加されると、
第1番目の液晶駆動回路はイネーブル状態となり、表示
データDATAの取り込みを開始する。その後、所定ビ
ットの表示データDATAの取り込みを完了すると、非
イネーブル状態(以下、デゼーブル状態)に切り換り、
同時にイネーブル出力EOに“H”を出力する。第2番
目の液晶駆動回路8は、第1番目の液晶駆動回路7のイ
ネーブル出力EOの“H”を、イネーブル入力EIに入
力するのでイネーブル状態になり、表示データDATA
の取り込みを開始する。その後所定ビットの表示データ
DATAの取り込みを完了すると、デゼーブル状態に切
り換り、同時にイネーブル出力EOに“H”を出力す
る。同様にして、イネーブル状態が最終番目の液晶駆動
回路9まで順次伝播されていく。イネーブル状態は外部
より制御されず、液晶駆動回路自身がイネーブル状態を
伝播していく。 【0003】上述したイネーブル・チェーン方式のタイ
ミング関係を、図4のタイミング・チャート図で説明す
る。n番目の液晶駆動回路が、シフト・クロックXSC
LのP1 のパルスの立ち下がりによって所定の表示デー
タの取り込みを完了すると、カウンタから取り込み終了
のパルス信号14が出力され、この信号14の立ち上が
りでイネーブルコントロール用フリップフロップ出力が
反転し、イネーブル状態からデゼーブル状態に切り換
る。同時にイネーブル出力EOに“H”を出力する。 【0004】n+1番目の液晶駆動回路は、n番目の液
晶駆動回路のイネーブル出力EOの“H”をイネーブル
入力EIに入力して、イネーブル状態になる。これによ
り、シフト・クロックXSCLのP2 のバルスから表示
データの取り込みを開始する。 【0005】以上のように、n番目の液晶駆動回路はシ
フト・クロックXSCLのP1 のパルスまで動作し、n
+1番目の液晶駆動回路はシフト・クロックXSCLの
P2のパルスより動作の開始するので、イネーブルの伝
播はシフト・クロックXSCLのP1 のパルスの立ち下
がりから、シフト・クロックXSCLのP2 のパルスの
立ち上がりの間に行なう必要がある。もし、イネーブル
の伝播がP2 のパルスの立ち上がりより更に遅れた場合
には、以下に述べる不具合が発生する。図5を用いて説
明する。n番目の液晶駆動回路から、n+1段目の液晶
駆動回路へのイネーブルの伝播の遅延が大きく、n+1
段目の液晶駆動回路がイネーブル状態になるのがシフト
・クロックXSCLのP2 のパルスまで遅れると、n+
1番目の液晶駆動回路が最初に表示データを取りこむ内
部シフト・クロックT1のパルス巾が、削れてしまう。
また、イネーブルの伝播がP2 のパルスの立ち下がりよ
り遅れた場合は、内部シフト・クロックT1のパルスは
消滅してしまう。このようになると、内部シフト・クロ
ックT1のタイミングで表示データを取り込むことがで
きなくなる為、液晶表示部の表示が1列ずれてしまう。
上述した不具合を防止するには、シフト・クロックXS
CLのP1 のパルスの立ち下がりから、P2のパルスの
立ち上がりまでの時間を、イネーブル伝播時間よりも長
くとれば良いが、その事は、シフト・クロックXSCL
の周期の低速化を意昧する。しかしながら、近年CRT
デイスプレイに迫る勢いで大容量化しているドット・マ
トリックス液晶パネルを駆動するには、シフト・クロッ
クXSCLを高速化し、一定の時間内に、大量の表示デ
ータを処理する事が最も必要である。 【0006】従って、大容量液晶パネルを駆動するに
は、イネーブル状態の伝播遅延を極力少なくし、シフト
・クロックXSCLの高速化を可能にすることが必須の
条件である。 【0007】従来より、前述したイネーブル・チエーン
方式を制御するイネーブル回路としては、図6に示す方
式が多く用いられている。図6の動作を以下に説明す
る。信号XSCLは、表示データ取り込み用のシフト・
クロック、信号EIはイネーブル入力、信号EOはイネ
ーブル信号である。11は保持装置となるフリップフロ
ップを示す。フリップ・フロップ11はイネーブル・コ
ントロール用のフリップ・フロップで、Q出力が“L”
の時イネーブル状態となり、Q出力が“H”の時デゼー
ブル状態となる。カウンタ10は、シフト・クロックX
SCLを計数して、液晶駆動回路内部へタイミング信号
を出力すると共に、フリップ・フロップ11のセット信
号を制御する。この回路に於いて、イネーブル入力EI
に“H”が入力されている状態で、信号LPに“H”の
パルスが印加されると、カウンタ10とフリップ・フロ
ップ11がリセットされる。これによりフリップ・フロ
ップ11のQ出力は“L”となり、信号12を“H”に
し、ゲート13を能動させるから、カウンタ10にシフ
ト・クロックXSCLが入力する。カウンタ10は、シ
フト・クロックが所定の表示データを取り込んだ事を計
数すると、信号14に“H”を出力し、この信号14の
立ち上がりでフリップ・フロップ11をセットする。こ
れにより、フリップ・フロップのQ出力は“H”とな
り、信号12が“L”になってゲート13を非能動と
し、当該液晶駆動回路はデゼーブル状態に切換る。同時
に、イネーブル出力EOに“H”を出力して、次段の液
晶駆動回路にイネーブル状態を伝播する。 【0008】 【発明が解決しようとする課題】前述の場合、液晶駆動
回路が、所定の表示データを取り込み終り、動作を完了
するシフト・クロックXSCLのタイミングが、フリッ
プ・フロップ11をセットするまでに、ゲート13とカ
ウンタ10を経由してくる為の遅延時間を生じてしまう
という欠点があった。この事により、次段の液晶駆動回
路にイネーブル状態を伝播するイネーブル出力EOが
“H”に切り換るまでに遅延時間を生じてしまい、高速
化が困難であった。本発明は、このような問題点を解決
するもので、シフト・クロックXSCLがフリップ・フ
ロップ11のセットを制御するまでの遅廷時間を最小限
にするものである。この事により、シフト・クロックX
SCLの高速化を可能にして、大表示容量のドット・マ
トリックス液晶パネルを駆動する装置を提供する事を目
的とする。 【0009】 【課題を解決するための手段】本発明の駆動装置は、表
示装置の表示領域を複数の領域に分割し、前記複数の領
域の表示データが伝送されるデータ線から前記各領域に
対応した表示データをシフトクロックに応じて順次格納
するデータ保持手段を有し、前記各領域を駆動するイネ
ーブルチェーン方式の駆動回路を複数個備える駆動装置
において、前記駆動回路は、前記シフトクロックを該シ
フトクロックの一方のエッジで計数し、前記イネーブル
な領域に対応する表示データが格納されたことを示す第
1のパルスを出力するカウンタと、前記第1のパルス出
力と前記シフトクロックとの論理積を取って、後縁が前
記シフトクロックの一方のエッジに対応する第2のパル
スを出力する論理回路と、前記第2のパルスの該後縁に
応じて、イネーブル信号を保持し出力する保持回路とを
具備し、該イネーブル信号に基づいて次段の前記駆動回
路をイネーブル状態にせしめてなることを特徴とする。 【0010】 【作用】本発明の上記構成によれば、イネーブル状態と
デゼーブル状態を切り換えるフリップ・フロップを動作
させるクロック信号に、表示データのシフト・クロック
との論理積を取った同期信号を入力する為、前記シフト
・クロックが、前記フリップ・フロップを動作させるま
での遅延時間が極めて少なくなる。すなわち、本発明の
駆動装置は、表示データがシフトクロックに応じてデー
タ保持手段に順次格納される。また、該シフトクロック
は該シフトクロックの一方のエッジでカウンタにより計
数され、該カウンタは前記イネーブルな領域に対応する
表示データが格納されたことを示す第1のパルスを該エ
ッジに応じて出力する。したがって、該第1のパルス出
力は表示データの格納の完了と該駆動回路のイネーブル
状態からディゼーブル状態への切り替わりとを示すこと
になる。そして論理回路は該第1のパルス出力と前記シ
フトクロックとの論理積をとって、後縁が前記シフトク
ロックの一方のエッジに対応する第2のパルスを出力す
る。そして、該保持回路は、該第2のパルスの後縁に応
じてイネーブル信号を保持し出力するとともに該イネー
ブル信号が次段の駆動回路をイネーブルにせしめるた
め、当該段の駆動回路が出力するイネーブル信号の遅延
時間は、該計数をなすシフトクロックのエッジからたか
だか前記論理回路がもつ遅延時間分だけ遅延した短い時
間に過ぎないことになり、表示データの格納が完了し該
論理回路の遅延時間経過した後にすみやかに次段の駆動
回路をイネーブル状態にすることができる。そのため、
本発明の駆動装置は、表示領域での表示の列ずれを生じ
ることなくシフトクロックの高速化が可能となり、かか
る駆動回路を複数段縦続接続しても簡単な回路構成で高
速動作を可能とする駆動装置を実現できる。 【0011】 【発明の実施の形態】図1に、本発明による駆動装置の
一実施例をカラム側液晶ドライバを用いて説明する。カ
ウンタ1は、ゲート4が能動の時、シフト・クロックX
SCLを入力し、表示データDATAを取り込むタイミ
ング信号を第1ラッチ回路に出力する。第1ラッチ回路
に取り込まれた表示データDATAは、ラッチ・パルス
LPにより第2ラッチ回路に取り込まれ、ドライバによ
り、液晶駆動電庄にレべルをシフトしてX0 〜Xn とし
て液晶表示パネルに出力される。カウンタ1は、同時に
ゲート6を信号5により制御する。フリップ・フロップ
2は、イネーブル・コントロール用のフリップ・フロッ
プであり、ラッチ・パルスLPが“H”の時リセットさ
れ、Q出力に“L”を出力する。 【0012】この状態から、フリップ・フロップ2のク
ロック信号であるゲート6の出力が“H”から“L”に
立ち下がると、Q出力は“L”から“H”に切り換わ
る。 【0013】ここで、イネーブル入力EIが“H”の
時、ラッチ・パルスLPに“H”のパルスが印加される
と、カウンタ1とフリップ・フロップ2がリセットされ
る。これにより、フリップ・フロップ2のQ出力は
“L”を出力し、信号3を“H”にしてゲート4を能動
させイネーブル状態となる。カウンタ1はシフト・クロ
ックXSCLを入力し始め、その後表示データを所定数
取り込んだ事を計数すると、信号5を“H”から“L”
に切り換える。 【0014】信号ライン5が“H”から”L”に切り換
わるタイミングは、シフト・クロックXSCLのタイミ
ングより、ゲート4とカウンタ1を通過してくる分だけ
遅延しているが、アンド・ゲート6によりシフト・クロ
ックXSCLと同期をとった信号となって、フリップ・
フロップ2にクロック信号として入力される。この事を
図2で説明する。 【0015】XSCLは図4と同様のシフト・クロック
を、信号5は図4の信号14と同様にカウント終了時に
カウンタより出力されるパルス信号を示す。そして、図
2はこれらの信号の立ち下がり部のみを、時間軸を拡大
して示したものである。カウンタでシフト・クロックを
計数している間は、信号5(カウンタ出力)は図6から
もわかるとおり“L”に保持されているため、ゲート6
の出力も“L”に保たれたままとなる。そして、カウン
トが終了すると信号5は立ち上がり、次にシフト・クロ
ックXSCLの立ち下がりによって信号5は立ち下がる
が、ゲート4とカウンタ1を経由して来た分だけ遅延し
ている。ここでゲート6によりシフト・クロックXSC
Lと信号5とのアンドをとることにより、フリップ・フ
ロップ2のクロック入力は、シフト・クロックXSCL
に対して遅延時間が極めて少なくなる。 【0016】フリップ・フロップ2は、クロック入力が
“H”から“L”に切り換わる事により、Q出力を
“L”から“H”にし、これにより信号3を“L”にし
てゲート4を非能動にする事によりデゼーブル状態に切
り換わる。同時に、イネーブル出力EOに“H”を出力
して、次段の液晶駆動回路へイネーブル状態を伝播す
る。イネーブル状態は外部より制御されず、液晶駆動回
路自身がイネーブル状態を伝播していく。 【0017】本発明は、カウンタ1の出力信号(信号
5)に入力信号(シフト・クロックXSCL)との同期
をとる事であり、同様に、カウンタ1から第1ラッチ回
路に出力する信号に、シフト・クロックXSCLと同期
をとる事によって高速化を図るなどの応用ができる。 【0018】 【発明の効果】本発明の実施の形態によれば、イネーブ
ル・コントロール用のフリップ・フロップ2は、ゲート
6によりシフト・クロックXSCLとの同期信号で動作
するので、シフト・クロックXSCLが、ゲート4並び
にカウンタ1により遅延する時間を無視できる。従っ
て、シフト・クロックXSCLのタイミングに対して次
段の液晶駆動回路にイネーブル状態を伝播するイネーブ
ル出力EOの遅延時間を極めて少なく押える事ができ
る。この事により、シフト・クロックXSCLの高速化
が可能となり、大表示容量のドット・マトリックス液晶
パネルを駆動できる。 【0019】また、本発明の実施の形態によれば、ゲー
ト6を付加する事によりシフト・クロックXSCLの高
速化が可能となるから、従来の液晶駆動回路の回路構成
を変更する必要がない。従って、低コストで大表示容量
のドット・マトリックス液晶パネルの駆動装置が実現で
きる。 【0020】従来の方式であるとシフト・クロックXS
CLの転送速度は4MHZ 程度が限界であったが、本発
明によれば、6MHZ 程度まで動作でき、転送速度は約
5割ほど向上する。以上のごとく、本発明の駆動装置
は、表示装置の表示領域を複数の領域に分割し、前記複
数の領域の表示データが伝送されるデータ線から前記各
領域に対応した表示データをシフトクロックに応じて順
次格納するデータ保持手段を有し、前記各領域を駆動す
るイネーブルチェーン方式の駆動回路を複数個備える駆
動装置において、前記駆動回路は、前記シフトクロック
を該シフトクロックの一方のエッジで計数し、前記イネ
ーブルな領域に対応する表示データが格納されたことを
示す第1のパルスを出力するカウンタと、前記第1のパ
ルス出力と前記シフトクロックとの論理積を取って、後
縁が前記シフトクロックの一方のエッジに対応する第2
のパルスを出力する論理回路と、前記第2のパルスの該
後縁に応じて、イネーブル信号を保持し出力する保持回
路とを具備し、該イネーブル信号に基づいて次段の前記
駆動回路をイネーブル状態にせしめてなるものであるた
め、当該段の駆動回路が出力するイネーブル信号の遅延
時間は、該計数をなすシフトクロックのエッジからたか
だか前記論理回路がもつ遅延時間分だけ遅延した短い時
間に過ぎないことになり、表示データの格納が完了し該
論理回路の遅延時間経過した後にすみやかに次段の駆動
回路をイネーブル状態にすることができる。そのため、
本発明の駆動装置は、表示領域での表示の列ずれを生じ
ることなくシフトクロックの高速化が可能となり、かか
る駆動回路を複数段縦続接続しても簡単な回路構成で高
速動作を可能とする駆動装置を実現できる。
イネーブル制御及びこれに係る駆動装置に関する。 【0002】 【従来の技術】近年200×640画素などの、表示容
量の大型化が進むドットマトリックス液晶パネルを駆動
するには、複数の液晶駆動回路をカスケード接続して使
用するのが一般的である。前記カスケード接続された複
数の液晶駆動回路は、低消費電力化を計る為、イネーブ
ル状態にある液晶駆動回路だけ動作する。つまりn個の
液晶駆動回路をカスケード接続する場合は、イネーブル
状態にある第一番目の液晶駆動回路が所定の動作を完了
すると、イネーブル状態が第二番目の液晶駆動回路に伝
播される。同様にしてn番目の液晶駆動回路まで、イネ
ーブル状態が伝播される。この方式はイネーブル・チェ
ーン方式と呼ばれている。前記イネーブル・チェーン方
式について、カラム側液晶駆動回路を例にとって示した
ものが図3である。7,8,9はカラム側液晶駆動回路
である。信号XSCLは表示データのシフト・クロック
である。信号DATAは表示データの入力信号である。
信号LPはラッチ・パルス信号で、液晶駆動回路を初期
状態にリセットする。EIはイネーブル入力であり、
“H”が入力すると当該液晶駆動回路はイネーブル状態
になる。EOはイネーブル出力で、イネーブル状態を伝
播する。第一番目の液晶駆動回路7のイネーブル入力E
Iは、“H”に固定されている。イネーブル出力EOは
第2番目の液晶駆動回路8のイネーブル入力EIに接続
されている。同様にして最終番目の液晶駆動回路9ま
で、イネーブル出力EOとイネーブル入力EIは接続さ
れている。信号LPに“H”のパルスが印加されると、
第1番目の液晶駆動回路はイネーブル状態となり、表示
データDATAの取り込みを開始する。その後、所定ビ
ットの表示データDATAの取り込みを完了すると、非
イネーブル状態(以下、デゼーブル状態)に切り換り、
同時にイネーブル出力EOに“H”を出力する。第2番
目の液晶駆動回路8は、第1番目の液晶駆動回路7のイ
ネーブル出力EOの“H”を、イネーブル入力EIに入
力するのでイネーブル状態になり、表示データDATA
の取り込みを開始する。その後所定ビットの表示データ
DATAの取り込みを完了すると、デゼーブル状態に切
り換り、同時にイネーブル出力EOに“H”を出力す
る。同様にして、イネーブル状態が最終番目の液晶駆動
回路9まで順次伝播されていく。イネーブル状態は外部
より制御されず、液晶駆動回路自身がイネーブル状態を
伝播していく。 【0003】上述したイネーブル・チェーン方式のタイ
ミング関係を、図4のタイミング・チャート図で説明す
る。n番目の液晶駆動回路が、シフト・クロックXSC
LのP1 のパルスの立ち下がりによって所定の表示デー
タの取り込みを完了すると、カウンタから取り込み終了
のパルス信号14が出力され、この信号14の立ち上が
りでイネーブルコントロール用フリップフロップ出力が
反転し、イネーブル状態からデゼーブル状態に切り換
る。同時にイネーブル出力EOに“H”を出力する。 【0004】n+1番目の液晶駆動回路は、n番目の液
晶駆動回路のイネーブル出力EOの“H”をイネーブル
入力EIに入力して、イネーブル状態になる。これによ
り、シフト・クロックXSCLのP2 のバルスから表示
データの取り込みを開始する。 【0005】以上のように、n番目の液晶駆動回路はシ
フト・クロックXSCLのP1 のパルスまで動作し、n
+1番目の液晶駆動回路はシフト・クロックXSCLの
P2のパルスより動作の開始するので、イネーブルの伝
播はシフト・クロックXSCLのP1 のパルスの立ち下
がりから、シフト・クロックXSCLのP2 のパルスの
立ち上がりの間に行なう必要がある。もし、イネーブル
の伝播がP2 のパルスの立ち上がりより更に遅れた場合
には、以下に述べる不具合が発生する。図5を用いて説
明する。n番目の液晶駆動回路から、n+1段目の液晶
駆動回路へのイネーブルの伝播の遅延が大きく、n+1
段目の液晶駆動回路がイネーブル状態になるのがシフト
・クロックXSCLのP2 のパルスまで遅れると、n+
1番目の液晶駆動回路が最初に表示データを取りこむ内
部シフト・クロックT1のパルス巾が、削れてしまう。
また、イネーブルの伝播がP2 のパルスの立ち下がりよ
り遅れた場合は、内部シフト・クロックT1のパルスは
消滅してしまう。このようになると、内部シフト・クロ
ックT1のタイミングで表示データを取り込むことがで
きなくなる為、液晶表示部の表示が1列ずれてしまう。
上述した不具合を防止するには、シフト・クロックXS
CLのP1 のパルスの立ち下がりから、P2のパルスの
立ち上がりまでの時間を、イネーブル伝播時間よりも長
くとれば良いが、その事は、シフト・クロックXSCL
の周期の低速化を意昧する。しかしながら、近年CRT
デイスプレイに迫る勢いで大容量化しているドット・マ
トリックス液晶パネルを駆動するには、シフト・クロッ
クXSCLを高速化し、一定の時間内に、大量の表示デ
ータを処理する事が最も必要である。 【0006】従って、大容量液晶パネルを駆動するに
は、イネーブル状態の伝播遅延を極力少なくし、シフト
・クロックXSCLの高速化を可能にすることが必須の
条件である。 【0007】従来より、前述したイネーブル・チエーン
方式を制御するイネーブル回路としては、図6に示す方
式が多く用いられている。図6の動作を以下に説明す
る。信号XSCLは、表示データ取り込み用のシフト・
クロック、信号EIはイネーブル入力、信号EOはイネ
ーブル信号である。11は保持装置となるフリップフロ
ップを示す。フリップ・フロップ11はイネーブル・コ
ントロール用のフリップ・フロップで、Q出力が“L”
の時イネーブル状態となり、Q出力が“H”の時デゼー
ブル状態となる。カウンタ10は、シフト・クロックX
SCLを計数して、液晶駆動回路内部へタイミング信号
を出力すると共に、フリップ・フロップ11のセット信
号を制御する。この回路に於いて、イネーブル入力EI
に“H”が入力されている状態で、信号LPに“H”の
パルスが印加されると、カウンタ10とフリップ・フロ
ップ11がリセットされる。これによりフリップ・フロ
ップ11のQ出力は“L”となり、信号12を“H”に
し、ゲート13を能動させるから、カウンタ10にシフ
ト・クロックXSCLが入力する。カウンタ10は、シ
フト・クロックが所定の表示データを取り込んだ事を計
数すると、信号14に“H”を出力し、この信号14の
立ち上がりでフリップ・フロップ11をセットする。こ
れにより、フリップ・フロップのQ出力は“H”とな
り、信号12が“L”になってゲート13を非能動と
し、当該液晶駆動回路はデゼーブル状態に切換る。同時
に、イネーブル出力EOに“H”を出力して、次段の液
晶駆動回路にイネーブル状態を伝播する。 【0008】 【発明が解決しようとする課題】前述の場合、液晶駆動
回路が、所定の表示データを取り込み終り、動作を完了
するシフト・クロックXSCLのタイミングが、フリッ
プ・フロップ11をセットするまでに、ゲート13とカ
ウンタ10を経由してくる為の遅延時間を生じてしまう
という欠点があった。この事により、次段の液晶駆動回
路にイネーブル状態を伝播するイネーブル出力EOが
“H”に切り換るまでに遅延時間を生じてしまい、高速
化が困難であった。本発明は、このような問題点を解決
するもので、シフト・クロックXSCLがフリップ・フ
ロップ11のセットを制御するまでの遅廷時間を最小限
にするものである。この事により、シフト・クロックX
SCLの高速化を可能にして、大表示容量のドット・マ
トリックス液晶パネルを駆動する装置を提供する事を目
的とする。 【0009】 【課題を解決するための手段】本発明の駆動装置は、表
示装置の表示領域を複数の領域に分割し、前記複数の領
域の表示データが伝送されるデータ線から前記各領域に
対応した表示データをシフトクロックに応じて順次格納
するデータ保持手段を有し、前記各領域を駆動するイネ
ーブルチェーン方式の駆動回路を複数個備える駆動装置
において、前記駆動回路は、前記シフトクロックを該シ
フトクロックの一方のエッジで計数し、前記イネーブル
な領域に対応する表示データが格納されたことを示す第
1のパルスを出力するカウンタと、前記第1のパルス出
力と前記シフトクロックとの論理積を取って、後縁が前
記シフトクロックの一方のエッジに対応する第2のパル
スを出力する論理回路と、前記第2のパルスの該後縁に
応じて、イネーブル信号を保持し出力する保持回路とを
具備し、該イネーブル信号に基づいて次段の前記駆動回
路をイネーブル状態にせしめてなることを特徴とする。 【0010】 【作用】本発明の上記構成によれば、イネーブル状態と
デゼーブル状態を切り換えるフリップ・フロップを動作
させるクロック信号に、表示データのシフト・クロック
との論理積を取った同期信号を入力する為、前記シフト
・クロックが、前記フリップ・フロップを動作させるま
での遅延時間が極めて少なくなる。すなわち、本発明の
駆動装置は、表示データがシフトクロックに応じてデー
タ保持手段に順次格納される。また、該シフトクロック
は該シフトクロックの一方のエッジでカウンタにより計
数され、該カウンタは前記イネーブルな領域に対応する
表示データが格納されたことを示す第1のパルスを該エ
ッジに応じて出力する。したがって、該第1のパルス出
力は表示データの格納の完了と該駆動回路のイネーブル
状態からディゼーブル状態への切り替わりとを示すこと
になる。そして論理回路は該第1のパルス出力と前記シ
フトクロックとの論理積をとって、後縁が前記シフトク
ロックの一方のエッジに対応する第2のパルスを出力す
る。そして、該保持回路は、該第2のパルスの後縁に応
じてイネーブル信号を保持し出力するとともに該イネー
ブル信号が次段の駆動回路をイネーブルにせしめるた
め、当該段の駆動回路が出力するイネーブル信号の遅延
時間は、該計数をなすシフトクロックのエッジからたか
だか前記論理回路がもつ遅延時間分だけ遅延した短い時
間に過ぎないことになり、表示データの格納が完了し該
論理回路の遅延時間経過した後にすみやかに次段の駆動
回路をイネーブル状態にすることができる。そのため、
本発明の駆動装置は、表示領域での表示の列ずれを生じ
ることなくシフトクロックの高速化が可能となり、かか
る駆動回路を複数段縦続接続しても簡単な回路構成で高
速動作を可能とする駆動装置を実現できる。 【0011】 【発明の実施の形態】図1に、本発明による駆動装置の
一実施例をカラム側液晶ドライバを用いて説明する。カ
ウンタ1は、ゲート4が能動の時、シフト・クロックX
SCLを入力し、表示データDATAを取り込むタイミ
ング信号を第1ラッチ回路に出力する。第1ラッチ回路
に取り込まれた表示データDATAは、ラッチ・パルス
LPにより第2ラッチ回路に取り込まれ、ドライバによ
り、液晶駆動電庄にレべルをシフトしてX0 〜Xn とし
て液晶表示パネルに出力される。カウンタ1は、同時に
ゲート6を信号5により制御する。フリップ・フロップ
2は、イネーブル・コントロール用のフリップ・フロッ
プであり、ラッチ・パルスLPが“H”の時リセットさ
れ、Q出力に“L”を出力する。 【0012】この状態から、フリップ・フロップ2のク
ロック信号であるゲート6の出力が“H”から“L”に
立ち下がると、Q出力は“L”から“H”に切り換わ
る。 【0013】ここで、イネーブル入力EIが“H”の
時、ラッチ・パルスLPに“H”のパルスが印加される
と、カウンタ1とフリップ・フロップ2がリセットされ
る。これにより、フリップ・フロップ2のQ出力は
“L”を出力し、信号3を“H”にしてゲート4を能動
させイネーブル状態となる。カウンタ1はシフト・クロ
ックXSCLを入力し始め、その後表示データを所定数
取り込んだ事を計数すると、信号5を“H”から“L”
に切り換える。 【0014】信号ライン5が“H”から”L”に切り換
わるタイミングは、シフト・クロックXSCLのタイミ
ングより、ゲート4とカウンタ1を通過してくる分だけ
遅延しているが、アンド・ゲート6によりシフト・クロ
ックXSCLと同期をとった信号となって、フリップ・
フロップ2にクロック信号として入力される。この事を
図2で説明する。 【0015】XSCLは図4と同様のシフト・クロック
を、信号5は図4の信号14と同様にカウント終了時に
カウンタより出力されるパルス信号を示す。そして、図
2はこれらの信号の立ち下がり部のみを、時間軸を拡大
して示したものである。カウンタでシフト・クロックを
計数している間は、信号5(カウンタ出力)は図6から
もわかるとおり“L”に保持されているため、ゲート6
の出力も“L”に保たれたままとなる。そして、カウン
トが終了すると信号5は立ち上がり、次にシフト・クロ
ックXSCLの立ち下がりによって信号5は立ち下がる
が、ゲート4とカウンタ1を経由して来た分だけ遅延し
ている。ここでゲート6によりシフト・クロックXSC
Lと信号5とのアンドをとることにより、フリップ・フ
ロップ2のクロック入力は、シフト・クロックXSCL
に対して遅延時間が極めて少なくなる。 【0016】フリップ・フロップ2は、クロック入力が
“H”から“L”に切り換わる事により、Q出力を
“L”から“H”にし、これにより信号3を“L”にし
てゲート4を非能動にする事によりデゼーブル状態に切
り換わる。同時に、イネーブル出力EOに“H”を出力
して、次段の液晶駆動回路へイネーブル状態を伝播す
る。イネーブル状態は外部より制御されず、液晶駆動回
路自身がイネーブル状態を伝播していく。 【0017】本発明は、カウンタ1の出力信号(信号
5)に入力信号(シフト・クロックXSCL)との同期
をとる事であり、同様に、カウンタ1から第1ラッチ回
路に出力する信号に、シフト・クロックXSCLと同期
をとる事によって高速化を図るなどの応用ができる。 【0018】 【発明の効果】本発明の実施の形態によれば、イネーブ
ル・コントロール用のフリップ・フロップ2は、ゲート
6によりシフト・クロックXSCLとの同期信号で動作
するので、シフト・クロックXSCLが、ゲート4並び
にカウンタ1により遅延する時間を無視できる。従っ
て、シフト・クロックXSCLのタイミングに対して次
段の液晶駆動回路にイネーブル状態を伝播するイネーブ
ル出力EOの遅延時間を極めて少なく押える事ができ
る。この事により、シフト・クロックXSCLの高速化
が可能となり、大表示容量のドット・マトリックス液晶
パネルを駆動できる。 【0019】また、本発明の実施の形態によれば、ゲー
ト6を付加する事によりシフト・クロックXSCLの高
速化が可能となるから、従来の液晶駆動回路の回路構成
を変更する必要がない。従って、低コストで大表示容量
のドット・マトリックス液晶パネルの駆動装置が実現で
きる。 【0020】従来の方式であるとシフト・クロックXS
CLの転送速度は4MHZ 程度が限界であったが、本発
明によれば、6MHZ 程度まで動作でき、転送速度は約
5割ほど向上する。以上のごとく、本発明の駆動装置
は、表示装置の表示領域を複数の領域に分割し、前記複
数の領域の表示データが伝送されるデータ線から前記各
領域に対応した表示データをシフトクロックに応じて順
次格納するデータ保持手段を有し、前記各領域を駆動す
るイネーブルチェーン方式の駆動回路を複数個備える駆
動装置において、前記駆動回路は、前記シフトクロック
を該シフトクロックの一方のエッジで計数し、前記イネ
ーブルな領域に対応する表示データが格納されたことを
示す第1のパルスを出力するカウンタと、前記第1のパ
ルス出力と前記シフトクロックとの論理積を取って、後
縁が前記シフトクロックの一方のエッジに対応する第2
のパルスを出力する論理回路と、前記第2のパルスの該
後縁に応じて、イネーブル信号を保持し出力する保持回
路とを具備し、該イネーブル信号に基づいて次段の前記
駆動回路をイネーブル状態にせしめてなるものであるた
め、当該段の駆動回路が出力するイネーブル信号の遅延
時間は、該計数をなすシフトクロックのエッジからたか
だか前記論理回路がもつ遅延時間分だけ遅延した短い時
間に過ぎないことになり、表示データの格納が完了し該
論理回路の遅延時間経過した後にすみやかに次段の駆動
回路をイネーブル状態にすることができる。そのため、
本発明の駆動装置は、表示領域での表示の列ずれを生じ
ることなくシフトクロックの高速化が可能となり、かか
る駆動回路を複数段縦続接続しても簡単な回路構成で高
速動作を可能とする駆動装置を実現できる。
【図面の簡単な説明】
【図1】本発明の駆動装置の一実施例を示す図。
【図2】本発明のタイミング・チャート。
【図3】イネーブル・チエーン方式を示す構成例を示す
図。 【図4】イネーブル・チエーン方式のタイミング・チャ
ート。 【図5】従来技術のイネーブル伝播の一例を示すタイミ
ング・チャート。 【図6】従来技術の液晶駆動回路の一例を示す図。 【符号の説明】 1・・・・・カウンタ 2・・・・・フリップ・フロップ 4,6・・・アンド・ゲート
図。 【図4】イネーブル・チエーン方式のタイミング・チャ
ート。 【図5】従来技術のイネーブル伝播の一例を示すタイミ
ング・チャート。 【図6】従来技術の液晶駆動回路の一例を示す図。 【符号の説明】 1・・・・・カウンタ 2・・・・・フリップ・フロップ 4,6・・・アンド・ゲート
Claims (1)
- (57)【特許請求の範囲】 1.表示装置の表示領域を複数の領域に分割し、前記複
数の領域の表示データが伝送されるデータ線から前記各
領域に対応した表示データをシフトクロックに応じて順
次格納するデータ保持手段を有し、前記各領域を駆動す
るイネーブルチェーン方式の駆動回路を複数個備える駆
動装置において、 前記駆動回路は、前記シフトクロックを該シフトクロッ
クの一方のエッジで計数し、前記イネーブルな領域に対
応する表示データが格納されたことを示す第1のパルス
を出力するカウンタと、 前記第1のパルス出力と前記シフトクロックとの論理積
を取って、後縁が前記シフトクロックの一方のエッジに
対応する第2のパルスを出力する論理回路と、 前記第2のパルスの該後縁に応じて、イネーブル信号を
保持し出力する保持回路とを具備し、 該イネーブル信号に基づいて次段の前記駆動回路をイネ
ーブル状態にせしめてなることを特徴とする駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7226892A JP2708026B2 (ja) | 1995-09-04 | 1995-09-04 | 駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7226892A JP2708026B2 (ja) | 1995-09-04 | 1995-09-04 | 駆動装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60013850A Division JP2741194B2 (ja) | 1985-01-28 | 1985-01-28 | 液晶駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08110766A JPH08110766A (ja) | 1996-04-30 |
JP2708026B2 true JP2708026B2 (ja) | 1998-02-04 |
Family
ID=16852226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7226892A Expired - Lifetime JP2708026B2 (ja) | 1995-09-04 | 1995-09-04 | 駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2708026B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100467520B1 (ko) * | 1997-06-30 | 2005-05-17 | 삼성전자주식회사 | 회로보호기능을갖는액정표시장치용구동회로 |
KR19990009169A (ko) * | 1997-07-08 | 1999-02-05 | 윤종용 | 액정 표시 장치용 표시신호의 타이밍 제어방법 |
KR100537886B1 (ko) * | 1998-06-26 | 2006-03-14 | 삼성전자주식회사 | 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 |
JP2005331709A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
JP2011170376A (ja) * | 2011-04-15 | 2011-09-01 | Renesas Electronics Corp | 液晶表示駆動装置、液晶表示システムおよび液晶駆動用半導体集積回路装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56144490A (en) * | 1980-04-14 | 1981-11-10 | Hitachi Ltd | Data memory |
JP2741194B2 (ja) * | 1985-01-28 | 1998-04-15 | セイコーエプソン株式会社 | 液晶駆動回路 |
-
1995
- 1995-09-04 JP JP7226892A patent/JP2708026B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08110766A (ja) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2958687B2 (ja) | 液晶表示装置の駆動回路 | |
JP4593071B2 (ja) | シフトレジスタおよびそれを備えた表示装置 | |
JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
JP4117134B2 (ja) | 液晶表示装置 | |
JP4152627B2 (ja) | ドット反転方式の液晶パネルの駆動方法及びその装置 | |
KR20060041646A (ko) | 시프트 레지스터 및 표시장치 | |
JP2005043470A (ja) | シフトレジスタおよび表示装置 | |
US6414670B1 (en) | Gate driving circuit in liquid crystal display | |
JP2018503122A (ja) | フラットパネル表示装置に応用するgoa駆動回路、及びフラットパネル表示装置 | |
JP2708026B2 (ja) | 駆動装置 | |
JP2009168947A (ja) | 表示駆動回路および方法 | |
JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
JP2003345310A (ja) | 半導体装置、表示装置および信号伝送システム | |
JPH07248741A (ja) | データシフト回路 | |
JP2003115194A (ja) | シフトレジスタ | |
JP2003223147A (ja) | 集積回路、液晶表示装置、及び信号伝送システム | |
JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
JP4356231B2 (ja) | 走査回路及びそれを備えた撮像装置 | |
JP2003087639A (ja) | 画像処理集積回路 | |
JP2788401B2 (ja) | 表示装置 | |
JP2741194B2 (ja) | 液晶駆動回路 | |
JPH0572992A (ja) | 制御回路 | |
JPH05281928A (ja) | 表示駆動装置 | |
JP4204655B2 (ja) | パルス出力機能付マイクロコンピュータ | |
JP3222882B2 (ja) | 表示パネル駆動用ドライバ駆動方法および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |