JP2003223147A - 集積回路、液晶表示装置、及び信号伝送システム - Google Patents
集積回路、液晶表示装置、及び信号伝送システムInfo
- Publication number
- JP2003223147A JP2003223147A JP2002019518A JP2002019518A JP2003223147A JP 2003223147 A JP2003223147 A JP 2003223147A JP 2002019518 A JP2002019518 A JP 2002019518A JP 2002019518 A JP2002019518 A JP 2002019518A JP 2003223147 A JP2003223147 A JP 2003223147A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- switching
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
LCDデータドライバ及びそのようなLCDデータドラ
イバを用いた液晶パネルを提供することを目的とする。 【解決手段】LCDデータドライバ回路は、外部から供
給される入力信号を第1の入力信号とし、切換信号が第
1の状態のときに第1の入力信号を反転して出力し切換
信号が第2の状態のときに第1の入力信号をそのまま出
力する第1の信号反転切換回路と、第1の信号反転切換
回路の出力に基づいて信号処理を行う信号処理回路と、
信号処理回路をそのまま通過する第1の信号反転切換回
路の出力を第2の入力信号として、切換信号が第2の状
態のときに第2の入力信号を反転して出力し切換信号が
第1の状態のときに第2の入力信号をそのまま出力する
第2の信号反転切換回路を含むことを特徴とする。
Description
するドライバICに関し、詳しくは表示データに基づい
て液晶パネルのデータバスラインを駆動するLCDデー
タドライバに関する。
al Display:LCD)では、トランジスタを
含む画素が縦横に配置され、横方向に延びるゲートバス
ラインが各画素のトランジスタのゲートに接続され、縦
方向に延びるデータバスラインがトランジスタを介して
各画素のコンデンサに接続される。液晶パネルにデータ
表示する際には、ゲートドライバによりゲートバスライ
ンを1ラインずつ順次駆動して1ライン分のトランジス
タを導通状態にし、導通されたトランジスタを介して、
データドライバから各画素に横1ライン分のデータを一
斉に書き込む。
ライバは表示データ信号やクロック信号等を伝播するバ
スに共通に接続される。このような構成では、信号配線
が互いに交差するために、実装時の基板の層数が多くな
ってしまうという問題がある。そこで基板の層数を少な
くするために、LCDデータドライバをカスケード接続
して、各LCDデータドライバからの出力を次段のLC
Dデータドライバに供給する方式が用いられる。
イバを直列に接続する形態のため実装時の信号配線が交
差することなく、基板の層数を減らすことができる。こ
れにより基板を低コストで製造することが可能となる。
をカスケード接続した場合、あるドライバデバイスに信
号が入力されると、出力バッファを介して次段のドライ
バデバイスにその信号が供給される。この際、バッファ
における信号立ち上がりの信号遅延と信号立下りの信号
遅延とには製造プロセスに起因する差があり、入力され
る信号と出力される信号とではデューティ比が若干異な
るものとなってしまう。
イバをカスケード接続した場合、信号が各LCDデータ
ドライバを通過するたびにデューティ比の誤差が蓄積さ
れ、多段のドライバを通過した後には、無視できないほ
どのデューティ比の誤差が生じる場合がある。例えばS
XGAのLCDパネルでは、10個のLCDデータドラ
イバがカスケード接続されており、累積されるデューテ
ィ比の誤差によって、信号が正常な形として伝搬されな
い可能性がある。
誤差が蓄積されないLCDデータドライバ及びそのよう
なLCDデータドライバを用いた液晶パネルを提供する
ことを目的とする。
は、外部から供給される入力信号を第1の入力信号と
し、切換信号が第1の状態のときに該第1の入力信号を
反転して出力し該切換信号が第2の状態のときに該第1
の入力信号をそのまま出力する第1の信号反転切換回路
と、該第1の信号反転切換回路の出力に基づいて信号処
理を行う信号処理回路と、該信号処理回路をそのまま通
過する該第1の信号反転切換回路の出力を第2の入力信
号として、該切換信号が該第2の状態のときに該第2の
入力信号を反転して出力し該切換信号が該第1の状態の
ときに該第2の入力信号をそのまま出力する第2の信号
反転切換回路を含むことを特徴とする。
ライバにおいては、出力信号の論理を入力信号の論理と
反転させることで、信号立ち上がりの遅延と信号立ち下
がりの遅延との時間差により生じるデューティ比の誤差
を相殺することが出来る。従って、データドライバIC
を多段カスケード接続した場合であっても、信号伝播に
よりデューティ比の誤差が蓄積されることを防ぐことが
可能となる。またこの論理反転処理を、切換信号により
内部信号処理の前段或いは後段で選択的に実行すること
で、内部信号処理に使用する信号が正規の論理であるよ
うに制御することが可能となる。
ネルと、該液晶パネルのゲートバスラインを駆動するゲ
ートドライバと、該液晶パネルのデータバスラインを駆
動するカスケード接続された複数のデータドライバを含
み、該複数のデータドライバの各々は前段からの信号を
反転して次段に伝達する構成を有することを特徴とす
る。
スケード接続された複数の集積回路を含み、該複数の集
積回路の各々は前段からの信号を反転して次段に伝達す
る構成を有することを特徴とする。
においては、出力信号の論理を入力信号の論理と反転さ
せることで、信号立ち上がりの遅延と信号立ち下がりの
遅延との時間差により生じるデューティ比の誤差を相殺
することが出来る。従って、多段カスケード接続した場
合であっても、信号伝播によりデューティ比の誤差が蓄
積されることを防ぐことが可能となる。
図面を用いて詳細に説明する。
構成の一例を示す図である。
0、制御回路11、ゲートドライバ12、及び複数のカ
スケード接続されるデータドライバIC13を含む。
ンジスタを含む画素が縦横に配置され、ゲートドライバ
12から横方向に延びるゲートバスラインが各画素のト
ランジスタのゲートに接続され、データドライバIC1
3から縦方向に延びるデータバスラインがトランジスタ
を介して各画素のコンデンサに接続される。LCDパネ
ル10にデータ表示する際には、ゲートドライバ12に
よりゲートバスラインを1ラインずつ順次駆動して1ラ
イン分のトランジスタを導通状態にし、導通されたトラ
ンジスタを介して、データドライバIC13から各画素
に横1ライン分のデータを一斉に書き込む。
ータドライバIC13とを制御して、LCDパネル10
に対するデータ表示を行うための回路である。この制御
回路11は、データドライバIC13に対してクロック
信号、データ信号、及び各種制御信号を供給すると共
に、ゲートドライバ12に対してクロック信号及び各種
制御信号を供給する。
ドライバIC13は図1に示されるようにカスケード接
続される。先頭のデータドライバIC13に供給される
信号は、このデータドライバIC13を介して次段のデ
ータドライバIC13に供給され、以降順次、各段のデ
ータドライバIC13から次段のデータドライバIC1
3に信号が供給される。
13において信号の論理を反転する構成となっている。
図1において、信号の論理が反転される様子を、データ
ドライバIC13間を接続する信号線15に対して模式
的に示す。このように各データドライバIC13におい
て信号の論理を反転することで、信号立ち上がりの遅延
と信号立ち下がりの遅延との時間差により生じるデュー
ティ比の誤差を相殺することが出来る。従って、データ
ドライバIC13を多段カスケード接続した場合であっ
ても、信号伝播によりデューティ比の誤差が蓄積される
ことを防ぐことが可能となる。
一例を示す図である。
ッファ21乃至23、信号反転切換回路24、クロック
制御回路25、データ制御回路26、インバータ27、
信号反転切換回路28、出力バッファ29及び30、及
び内部回路31を含む。
論理反転する構成となっている。信号反転切換回路24
及び信号反転切換回路28の何れか一方において、クロ
ック信号CLKを反転する。信号反転切換回路24及び
信号反転切換回路28の何れにおいて反転処理を実行す
るかは、偶奇切換信号により決定する。カスケード接続
される複数のデータドライバIC13のうちで、奇数番
目のデータドライバIC13には例えばLOWの偶奇切
換信号が供給され、偶数番目のデータドライバIC13
には例えばHIGHの偶奇切換信号が供給される。図1
に例示されるように、この偶奇切換信号として、奇数番
目のデータドライバIC13には基板からグランド電位
GNDを供給し、偶数番目のデータドライバIC13に
は基板から電源電位VDDを供給してよい。
の論理に対して反転されている論理の場合には、信号反
転切換回路24で論理を反転させることで、クロック制
御回路25において使用するクロック信号CLKが正規
の論理になるようにする。この場合信号反転切換回路2
8においては論理反転することなく、次段に出力するク
ロック信号CLKoutを入力クロック信号CLKin
と逆の論理とする。
の論理である場合には、信号反転切換回路24では論理
を反転せずにクロック制御回路25において使用するク
ロック信号CLKが正規の論理になるようにする。この
場合信号反転切換回路28において論理を反転し、次段
に出力するクロック信号CLKoutを入力クロック信
号CLKinとは逆の論理とする。
動作を詳細に説明する。
イバIC13からクロック信号CLKinが入力され
る。但し当該データドライバIC13が先頭の位置にあ
れば、クロック信号CLKinは、図1の制御回路11
から供給されることになる。入力バッファ21は、クロ
ック信号CLKを信号反転切換回路24に供給する。信
号反転切換回路24には更に、入力バッファ23を介し
て偶奇切換信号が供給される。
及びスイッチ42を含み、偶奇切換信号に応じてスイッ
チ42の接続先を切り替えることで、クロック信号CL
K或いはインバータ41の出力であるクロック信号CL
Kの反転信号を選択し、選択された信号をクロック制御
回路25に供給する。クロック制御回路25は、供給さ
れるクロック信号CLKに基づいて、タイミング制御信
号を生成してデータ制御回路26及び内部回路31に供
給する。
或いは前段のデータドライバIC13からデータ信号D
ATAinを受け取り、データ信号DATAをデータ制
御回路26に供給する。データ制御回路26は、クロッ
ク制御回路25からのタイミング制御信号に応じて、入
力バッファ22から順次供給される各画素のデータ信号
DATAを内部のレジスタ回路に格納する。このように
して、1水平周期分の表示データのうちで当該データド
ライバIC13が表示する分の表示データが内部レジス
タに格納される。
タは、内部回路31に供給される。内部回路31は、ラ
ッチ回路、階調電圧作成回路、出力バッファ回路等を含
む。この内部回路31は、クロック制御回路25から供
給されるタイミング制御信号に基づいて、データ制御回
路26から供給される表示データをラッチ回路にラッチ
する。ラッチ回路に格納されている表示データは、階調
電圧作成回路に供給される。階調電圧作成回路には、各
データラインに対応してDA変換回路が設けられてお
り、このDA変換回路で入力表示データをDA変換し、
アナログ階調信号として出力する。出力バッファ回路
は、階調電圧作成回路から各データライン毎にアナログ
階調信号を受け取り、受け取ったアナログ階調信号を、
データラインを駆動するデータライン駆動信号としてL
CDパネル10(図1)に出力する。
路24から受け取ったクロック信号CLK或いはその反
転信号を、そのまま信号反転切換回路28に供給する。
信号反転切換回路28には更に、入力バッファ23及び
インバータ27を介して偶奇切換信号の反転信号が供給
される。信号反転切換回路28は、インバータ43及び
スイッチ44を含み、偶奇切換信号の反転信号に応じて
スイッチ44の接続先を切り替えることで、クロック制
御回路25の出力或いはクロック制御回路25の出力の
反転信号を選択し、選択された信号を出力バッファ29
に供給する。出力バッファ29は、供給された信号をク
ロック信号CLKoutとして次段のデータドライバI
C13に出力する。
DATAは、出力バッファ30を介して、データ信号D
ATAoutとして次段のデータドライバIC13に出
力される。
る信号反転処理の違いを示す図である。
タドライバIC13における信号伝播経路を示す。また
図3(b)には、偶数段に配置されるデータドライバI
C13における信号伝播経路を示す。なお図3において
は、クロック信号の信号伝播経路のみを示し、データ信
号関連の回路は図示を省略してある。
3においては、入力信号の論理は正規のものであるの
で、図3(a)に示されるように、信号反転切換回路2
4では論理反転せずに、信号反転切換回路28で論理反
転を行う。これにより、クロック制御回路25における
信号制御は正規の論理の信号を用いて実行すると共に、
入力バッファ21への入力信号と出力バッファ29から
の出力信号との論理を反転することが出来る。
C13においては、入力信号の論理は正規の論理とは反
転したものであるので、図3(b)に示すように、信号
反転切換回路24で論理を反転させ、信号反転切換回路
28では論理を反転させない。これにより、クロック制
御回路25における信号制御は、正規の論理の信号を用
いて実行すると共に、入力バッファ21への入力信号と
出力バッファ29からの出力信号との論理を反転するこ
とが出来る。
にクロック信号を伝播させた際のデューティ比の誤差を
示す図である。
Cを多段接続した場合の第1段への入力クロック信号及
び各段データドライバICの出力クロック信号を示す。
また図4(b)には、本発明のデータドライバIC13
を多段接続した場合の第1段への入力クロック信号及び
各段データドライバIC13の出力クロック信号を示
す。図4(a)及び(b)共に、信号立ち上がりの遅延
時間に対して信号立ち下りの遅延時間が大きい出力バッ
ファを使用した場合を示す。即ち各段のデータドライバ
ICにおいて、入力クロック信号のパルス幅に対して、
出力クロック信号のパルス幅は若干広がることになる。
タドライバICを多段接続した場合には、各段において
デューティ比の誤差が蓄積されていく。このために、最
終段のデータドライバICの出力は、デューティ比が5
0%の初段への入力クロック信号とは全く異なる波形と
なっている。
13を多段接続した場合には、図4(b)に示されるよ
うに、各段においてデューティ比の誤差が相殺されるの
で、誤差が蓄積されることはない。従って、最終段のデ
ータドライバICの出力であっても、デューティ比が5
0%の初段への入力クロック信号に近い波形を保つこと
が出来る。
13においては、出力信号の論理を入力信号の論理と反
転させることで、信号立ち上がりの遅延と信号立ち下が
りの遅延との時間差により生じるデューティ比の誤差を
相殺することが出来る。従って、データドライバIC1
3を多段カスケード接続した場合であっても、信号伝播
によりデューティ比の誤差が蓄積されることを防ぐこと
が可能となる。またこの論理反転処理を、偶奇切換信号
により内部信号処理の前段或いは後段で選択的に実行す
ることで、内部信号処理に使用する信号が正規の論理で
あるように制御することが可能となる。
一例を示す図である。
のデータドライバIC13に対して、信号反転切換回路
32及び信号反転切換回路33がデータ信号DATAの
反転処理のために新たに設けられている点が異なる。そ
の他の構成は、図2のデータドライバIC13と同様で
ある。
なくデータ信号DATAも論理反転する構成となってい
る。信号反転切換回路32及び信号反転切換回路33の
何れか一方において、データ信号DATAを反転する。
信号反転切換回路32及び信号反転切換回路33の何れ
において反転処理を実行するかは、偶奇切換信号により
決定する。カスケード接続される複数のデータドライバ
IC13Aのうちで、偶数番目のデータドライバIC1
3Aには例えばHIGHの偶奇切換信号が供給され、奇
数番目のデータドライバIC13Aには例えばLOWの
偶奇切換信号が供給される。
の論理に対して反転されている論理の場合には、信号反
転切換回路32で論理を反転させることで、データ制御
回路26において使用するデータ信号DATAが正規の
論理になるようにする。この場合信号反転切換回路33
においては論理反転することなく、次段に出力するデー
タ信号DATAoutを入力データ信号DATAinと
逆の論理とする。
の論理である場合には、信号反転切換回路32では論理
を反転せずにデータ制御回路26において使用するデー
タ信号DATAが正規の論理になるようにする。この場
合信号反転切換回路33において論理を反転し、次段に
出力するデータ信号DATAoutを入力データ信号D
ATAinとは逆の論理とする。
以外、図5のデータドライバIC13Aの動作は図2の
データドライバIC13の動作と同様であるので、詳細
な動作説明は省略する。
13Aにおいては、クロック信号CLK及びデータ信号
DATAの双方に対して、出力信号の論理を入力信号の
論理と反転させることで、信号立ち上がりの遅延と信号
立ち下がりの遅延との時間差により生じるデューティ比
の誤差を相殺することが出来る。従って、データドライ
バIC13Aを多段カスケード接続した場合であって
も、信号伝播によりデューティ比の誤差が蓄積されるこ
とを防ぐことが可能となる。またこの論理反転処理を、
偶奇切換信号により内部信号処理の前段或いは後段で実
行することで、内部信号処理に使用する信号が正規の論
理であるように制御することが可能となる。
実施例を示す図である。図6に示される信号反転切換回
路を、図2の信号反転切換回路24及び信号反転切換回
路28、また図5の信号反転切換回路32及び信号反転
切換回路33として使用してよい。
1及び52と、トランスファーゲート53及び54を含
む。偶奇切換信号(又はその反転信号)がHIGHのと
きにトランスファーゲート54が導通し、偶奇切換信号
(又はその反転信号)がLOWのときにトランスファー
ゲート53が導通する。トランスファーゲート54が導
通する場合には、入力信号INがそのままトランスファ
ーゲート54を通過して出力信号OUTとして出力され
る。トランスファーゲート53が導通する場合には、入
力信号INがインバータ51を介して反転され、トラン
スファーゲート53を通過して出力信号OUTとして出
力される。
別の実施例を示す図である。図7に示される信号反転切
換回路を、図2の信号反転切換回路24及び信号反転切
換回路28、また図5の信号反転切換回路32及び信号
反転切換回路33として使用してよい。
1及び62と、NAND回路63乃至65を含む。偶奇
切換信号(又はその反転信号)がHIGHのときには、
入力信号INがNAND回路64により反転されて、そ
の後NAND回路65により更に反転される。従って、
この場合には入力信号INと同論理の出力信号OUTが
出力される。また偶奇切換信号(又はその反転信号)が
LOWのときには、インバータ61の出力である入力信
号INの反転信号がNAND回路63により反転され
て、その後NAND回路65により更に反転される。従
って、この場合には入力信号INと反転論理の出力信号
OUTが出力される。
回路は、トランスファーゲートによる選択回路や組み合
せ論理回路を用いて容易に実現することが出来る。
伝送における信号論理反転は、液晶表示装置のデータド
ライバにのみ適用が限られるものではない。本発明によ
る信号論理反転処理は、複数のデバイスをカスケード接
続して信号を順次次段に伝送していくシステム一般に適
用可能であり、このようなシステムにおいてデューティ
比の誤差が各段で蓄積されていくことを防ぐことが出来
る。またそのようなシステムにおいて使用するデバイス
として、図3に示されるように入力側と出力側とに2つ
の信号反転切換回路を備え、これにより信号反転処理を
行う構成のデバイスを使用することが出来る。
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
ては、出力信号の論理を入力信号の論理と反転させるこ
とで、信号立ち上がりの遅延と信号立ち下がりの遅延と
の時間差により生じるデューティ比の誤差を相殺するこ
とが出来る。従って、データドライバICを多段カスケ
ード接続した場合であっても、信号伝播によりデューテ
ィ比の誤差が蓄積されることを防ぐことが可能となる。
内部信号処理の前段或いは後段で選択的に実行すること
で、内部信号処理に使用する信号が正規の論理であるよ
うに制御することが可能となる。
示す図である。
である。
理の違いを示す図である。
号を伝播させた際のデューティ比の誤差を示す図であ
る。
である。
図である。
示す図である。
Claims (10)
- 【請求項1】外部から供給される入力信号を第1の入力
信号とし、切換信号が第1の状態のときに該第1の入力
信号を反転して出力し該切換信号が第2の状態のときに
該第1の入力信号をそのまま出力する第1の信号反転切
換回路と、 該第1の信号反転切換回路の出力に基づいて信号処理を
行う信号処理回路と、 該信号処理回路をそのまま通過する該第1の信号反転切
換回路の出力を第2の入力信号として、該切換信号が該
第2の状態のときに該第2の入力信号を反転して出力し
該切換信号が該第1の状態のときに該第2の入力信号を
そのまま出力する第2の信号反転切換回路を含むことを
特徴とする集積回路。 - 【請求項2】該第1の入力信号はクロック信号であり、
該信号処理回路は、 該第1の信号反転切換回路の出力に基づいてタイミング
制御信号を生成するクロック制御回路と、 外部から供給されるデータ信号を該タイミング制御信号
に応じて取り込むデータ制御回路を含むことを特徴とす
る請求項1記載の集積回路。 - 【請求項3】該信号処理回路は該データ制御回路が取り
込んだ該データ信号に基づいて液晶パネルを駆動するた
めの駆動信号を生成して出力する回路を更に含むことを
特徴とする請求項2記載の集積回路。 - 【請求項4】外部から供給される該データ信号を第1の
入力データ信号とし、該切換信号が該第1の状態のとき
に該第1の入力データ信号を反転して該データ制御回路
に供給し該切換信号が該第2の状態のときに該第1の入
力データ信号をそのまま該データ制御回路に供給する第
3の信号反転切換回路と、 該データ制御回路をそのまま通過する該第3の信号反転
切換回路の出力を第2の入力データ信号として、該切換
信号が該第2の状態のときに該第2の入力データ信号を
反転して出力し該切換信号が該第1の状態のときに該第
2の入力データ信号をそのまま出力する第4の信号反転
切換回路を更に含むことを特徴とする請求項2記載の集
積回路。 - 【請求項5】液晶パネルと、 該液晶パネルのゲートバスラインを駆動するゲートドラ
イバと、 該液晶パネルのデータバスラインを駆動するカスケード
接続された複数のデータドライバを含み、該複数のデー
タドライバの各々は前段からの信号を反転して次段に伝
達する構成を有することを特徴とする液晶表示装置。 - 【請求項6】該複数のデータドライバの各々は、 前段からの入力信号を第1の入力信号とし、切換信号が
第1の状態のときに該第1の入力信号を反転して出力し
該切換信号が第2の状態のときに該第1の入力信号をそ
のまま出力する第1の信号反転切換回路と、 該第1の信号反転切換回路の出力に基づいて信号処理を
行うことにより該データバスラインを駆動する信号を生
成する信号処理回路と、 該信号処理回路をそのまま通過する該第1の信号反転切
換回路の出力を第2の入力信号として、該切換信号が該
第2の状態のときに該第2の入力信号を反転して次段に
出力し該切換信号が該第1の状態のときに該第2の入力
信号をそのまま次段に出力する第2の信号反転切換回路
を含むことを特徴とする請求項5記載の液晶表示装置。 - 【請求項7】該複数のデータドライバのうち奇数番目に
配置されるデータドライバには該第2の状態の該切換信
号を供給し、該複数のデータドライバのうち偶数番目に
配置されるデータドライバには該第1の状態の該切換信
号を供給することを特徴とする請求項6記載の液晶表示
装置。 - 【請求項8】カスケード接続された複数の集積回路を含
み、該複数の集積回路の各々は前段からの信号を反転し
て次段に伝達する構成を有することを特徴とする信号伝
送システム。 - 【請求項9】該複数の集積回路の各々は、 前段からの入力信号を第1の入力信号とし、切換信号が
第1の状態のときに該第1の入力信号を反転して出力し
該切換信号が第2の状態のときに該第1の入力信号をそ
のまま出力する第1の信号反転切換回路と、 該第1の信号反転切換回路の出力に基づいて信号処理を
行う信号処理回路と、 該信号処理回路をそのまま通過する該第1の信号反転切
換回路の出力を第2の入力信号として、該切換信号が該
第2の状態のときに該第2の入力信号を反転して次段に
出力し該切換信号が該第1の状態のときに該第2の入力
信号をそのまま次段に出力する第2の信号反転切換回路
を含むことを特徴とする請求項8記載の信号伝送システ
ム。 - 【請求項10】該複数の集積回路のうち奇数番目に配置
される集積回路には該第2の状態の該切換信号を供給
し、該複数の集積回路のうち偶数番目に配置される集積
回路には該第1の状態の該切換信号を供給することを特
徴とする請求項9記載の信号伝送システム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002019518A JP3930332B2 (ja) | 2002-01-29 | 2002-01-29 | 集積回路、液晶表示装置、及び信号伝送システム |
US10/335,925 US7180512B2 (en) | 2002-01-29 | 2003-01-03 | Integrated circuit free from accumulation of duty ratio errors |
TW092100435A TW578138B (en) | 2002-01-29 | 2003-01-09 | Integrated circuit free from accumulation of duty ratio errors |
KR1020030001298A KR100803184B1 (ko) | 2002-01-29 | 2003-01-09 | 집적회로, 액정 표시 장치 및 신호 전송 시스템 |
CNB031015409A CN1235182C (zh) | 2002-01-29 | 2003-01-10 | 消除占空比误差的累积的集成电路 |
CNB2005100823480A CN100405451C (zh) | 2002-01-29 | 2003-01-10 | 液晶显示设备及信号发送*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002019518A JP3930332B2 (ja) | 2002-01-29 | 2002-01-29 | 集積回路、液晶表示装置、及び信号伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003223147A true JP2003223147A (ja) | 2003-08-08 |
JP3930332B2 JP3930332B2 (ja) | 2007-06-13 |
Family
ID=27606245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002019518A Expired - Fee Related JP3930332B2 (ja) | 2002-01-29 | 2002-01-29 | 集積回路、液晶表示装置、及び信号伝送システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7180512B2 (ja) |
JP (1) | JP3930332B2 (ja) |
KR (1) | KR100803184B1 (ja) |
CN (2) | CN100405451C (ja) |
TW (1) | TW578138B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4007117B2 (ja) * | 2002-08-09 | 2007-11-14 | セイコーエプソン株式会社 | 出力制御回路、駆動回路、電気光学装置および電子機器 |
KR100604829B1 (ko) * | 2004-01-14 | 2006-07-28 | 삼성전자주식회사 | 디스플레이 장치 |
KR20050123487A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 구동방법 |
TWI298975B (en) * | 2005-04-21 | 2008-07-11 | Himax Tech Inc | Cascade system with keeping duty cycle |
CN1881796A (zh) * | 2005-06-16 | 2006-12-20 | 奇景光电股份有限公司 | 具有保持工作周期的串接*** |
KR101197057B1 (ko) * | 2005-12-12 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101286506B1 (ko) | 2006-06-19 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정 표시장치와 그의 구동방법 |
US7965271B2 (en) * | 2007-05-23 | 2011-06-21 | Himax Technologies Limited | Liquid crystal display driving circuit and method thereof |
JP2009276744A (ja) * | 2008-02-13 | 2009-11-26 | Toshiba Mobile Display Co Ltd | El表示装置 |
TWI414207B (zh) * | 2010-07-16 | 2013-11-01 | Macroblock Inc | 串列控制器與串列雙向控制器 |
CN109410855B (zh) * | 2018-11-08 | 2020-11-06 | 惠科股份有限公司 | 显示面板和显示装置 |
CN111833803A (zh) * | 2020-06-24 | 2020-10-27 | 杭州视芯科技有限公司 | Led显示***及其控制方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2724053B2 (ja) * | 1991-03-29 | 1998-03-09 | 沖電気工業株式会社 | Lcd駆動回路 |
JPH08101669A (ja) * | 1994-09-30 | 1996-04-16 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
JP3516323B2 (ja) * | 1996-05-23 | 2004-04-05 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
JP2994309B2 (ja) | 1997-06-25 | 1999-12-27 | 山形日本電気株式会社 | スイッチト・キャパシタ型da変換回路及びその制御方法及びlcd駆動制御回路及びlcd駆動制御方法及びlcd駆動制御用集積回路 |
JP3416045B2 (ja) | 1997-12-26 | 2003-06-16 | 株式会社日立製作所 | 液晶表示装置 |
TW505804B (en) * | 1998-02-19 | 2002-10-11 | Hitachi Ltd | Liquid crystal display device |
TW530287B (en) | 1998-09-03 | 2003-05-01 | Samsung Electronics Co Ltd | Display device, and apparatus and method for driving display device |
JP3460651B2 (ja) | 1999-12-10 | 2003-10-27 | 松下電器産業株式会社 | 液晶駆動装置 |
JP3779522B2 (ja) | 2000-03-15 | 2006-05-31 | 株式会社日立製作所 | 液晶表示装置 |
JP4659180B2 (ja) * | 2000-07-12 | 2011-03-30 | シャープ株式会社 | 表示装置 |
-
2002
- 2002-01-29 JP JP2002019518A patent/JP3930332B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-03 US US10/335,925 patent/US7180512B2/en not_active Expired - Lifetime
- 2003-01-09 KR KR1020030001298A patent/KR100803184B1/ko not_active IP Right Cessation
- 2003-01-09 TW TW092100435A patent/TW578138B/zh not_active IP Right Cessation
- 2003-01-10 CN CNB2005100823480A patent/CN100405451C/zh not_active Expired - Fee Related
- 2003-01-10 CN CNB031015409A patent/CN1235182C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100803184B1 (ko) | 2008-02-14 |
US7180512B2 (en) | 2007-02-20 |
CN1235182C (zh) | 2006-01-04 |
CN1707599A (zh) | 2005-12-14 |
CN100405451C (zh) | 2008-07-23 |
JP3930332B2 (ja) | 2007-06-13 |
TW578138B (en) | 2004-03-01 |
CN1435806A (zh) | 2003-08-13 |
TW200302451A (en) | 2003-08-01 |
US20030142053A1 (en) | 2003-07-31 |
KR20030065321A (ko) | 2003-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6628259B2 (en) | Device circuit of display unit | |
JP3522628B2 (ja) | 半導体装置および表示装置モジュール | |
US6476789B1 (en) | System construction of semiconductor devices and liquid crystal display device module using the same | |
US7505022B2 (en) | Shift register and display device | |
US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
KR101090248B1 (ko) | 칼럼 드라이버 및 이를 갖는 평판 표시 장치 | |
JP2005202408A (ja) | ディスプレイ装置 | |
JP3739663B2 (ja) | 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置 | |
JP3930332B2 (ja) | 集積回路、液晶表示装置、及び信号伝送システム | |
US7215312B2 (en) | Semiconductor device, display device, and signal transmission system | |
JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
KR100873110B1 (ko) | 반도체 장치 및 액정 표시 패널 드라이버 장치 | |
JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
JP3856316B2 (ja) | シフトレジスタ回路および画像表示装置 | |
KR101377463B1 (ko) | 노이즈 제거회로와, 이를 구비한 게이트 구동회로 및 표시장치 | |
JPH11109926A (ja) | 液晶表示装置 | |
JP3830663B2 (ja) | 液晶表示装置 | |
JP2003345284A (ja) | インターフェース回路およびそれを備えた電子装置 | |
JP2003347919A (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
JP2002091384A (ja) | Lcdドライバ | |
JP2000003162A (ja) | 液晶表示装置 | |
JP2008107395A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3930332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |