JP2697393B2 - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JP2697393B2 JP2697393B2 JP3214757A JP21475791A JP2697393B2 JP 2697393 B2 JP2697393 B2 JP 2697393B2 JP 3214757 A JP3214757 A JP 3214757A JP 21475791 A JP21475791 A JP 21475791A JP 2697393 B2 JP2697393 B2 JP 2697393B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microprocessor
- circuit
- reset signal
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Retry When Errors Occur (AREA)
Description
【０００１】
【産業上の利用分野】本発明は制御回路、電子計算機等
のマイクロプロセッサを使用する回路又はシステムに関
し、特にそのリセット回路に関する。
のマイクロプロセッサを使用する回路又はシステムに関
し、特にそのリセット回路に関する。
【０００２】
【従来の技術】一般に、マイクロプロセッサを使用した
回路やシステムには、障害が発生したときに回路又はシ
ステムを初期状態に戻すリセット回路が設けられる。こ
の従来のリセット回路では、マイクロプロセッサを含む
制御部を始めとし、入出力回路等の周辺回路の全てに対
してリセットをかけるように構成されている。
回路やシステムには、障害が発生したときに回路又はシ
ステムを初期状態に戻すリセット回路が設けられる。こ
の従来のリセット回路では、マイクロプロセッサを含む
制御部を始めとし、入出力回路等の周辺回路の全てに対
してリセットをかけるように構成されている。
【０００３】
【発明が解決しようとする課題】上述した従来のリセッ
ト回路は、リセットをかけると回路又はシステムの全て
を障害状態から正常状態に復帰させてしまうため、リセ
ット後に障害を起こした場所や状態を知り、或いは解析
することができなくなるという問題がある。本発明の目
的は、リセットを行っても障害箇所を知り、或いは解析
することを可能にしたリセット回路を提供することにあ
る。
ト回路は、リセットをかけると回路又はシステムの全て
を障害状態から正常状態に復帰させてしまうため、リセ
ット後に障害を起こした場所や状態を知り、或いは解析
することができなくなるという問題がある。本発明の目
的は、リセットを行っても障害箇所を知り、或いは解析
することを可能にしたリセット回路を提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明のリセット回路
は、マイクロプロセッサと、このマイクロプロセッサの
動作プログラムを記憶したＲＯＭと、ＲＡＭとを含む制
御部と、複数のＩ／Ｏ回路とを備えるシステムにおい
て、状態保持リセット信号により前記マイクロプロセッ
サ及びこれと関係の深い回路のみをリセットする第１の
リセット回路系と、全系リセット信号により前記マイク
ロプロセッサを含む全ての回路又はシステムをリセット
する第２のリセット回路系とを備えており、前記マイク
ロプロセッサはリセットされたときに状態保持リセット
信号と全系リセット信号を確認し、前記状態保持リセッ
ト信号が入力されたときには前記第１のリセット回路系
により、前記ＲＡＭをクリアするとともに、各Ｉ／Ｏ回
路の障害状態を検出してその検出結果を前記ＲＡＭに書
き込み、前記全系リセット信号が入力されたときには、
前記第１のリセット回路系の動作に続いて前記第２のリ
セット回路系により前記ＲＡＭの障害状態を記録したエ
リア以外をクリアするとともにシステムを初期化するよ
うに構成する。
は、マイクロプロセッサと、このマイクロプロセッサの
動作プログラムを記憶したＲＯＭと、ＲＡＭとを含む制
御部と、複数のＩ／Ｏ回路とを備えるシステムにおい
て、状態保持リセット信号により前記マイクロプロセッ
サ及びこれと関係の深い回路のみをリセットする第１の
リセット回路系と、全系リセット信号により前記マイク
ロプロセッサを含む全ての回路又はシステムをリセット
する第２のリセット回路系とを備えており、前記マイク
ロプロセッサはリセットされたときに状態保持リセット
信号と全系リセット信号を確認し、前記状態保持リセッ
ト信号が入力されたときには前記第１のリセット回路系
により、前記ＲＡＭをクリアするとともに、各Ｉ／Ｏ回
路の障害状態を検出してその検出結果を前記ＲＡＭに書
き込み、前記全系リセット信号が入力されたときには、
前記第１のリセット回路系の動作に続いて前記第２のリ
セット回路系により前記ＲＡＭの障害状態を記録したエ
リア以外をクリアするとともにシステムを初期化するよ
うに構成する。
【０００５】
【作用】本発明によれば、第１のリセット回路系を用い
ることで、リセットされたマイクロプロセッサによりリ
セットされない回路の障害状態を検出し、障害状態の確
認及び解析が可能となる。
ることで、リセットされたマイクロプロセッサによりリ
セットされない回路の障害状態を検出し、障害状態の確
認及び解析が可能となる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図である。制御部は
マイクロプロセッサ７と、これにアドレス，データの各
バス１０を介して接続されるポート６、ＲＡＭ８、ＲＯ
Ｍ９を有している。前記マイクロプロセッサ７にはオア
ゲート３を通して状態保持リセット信号１と全系リセッ
ト信号２が夫々入力される。又、ポート６にはフリップ
フロップ４，５が夫々接続され、これらのフリップフロ
ップ４，５には夫々前記信号１，２が入力される。更
に、前記制御部外では、前記バス１０を介して複数個の
Ｉ／Ｏ回路１１が接続される。これらＩ／Ｏ回路１１は
夫々バッファ１２が設けられ、かつ前記信号のうち、全
系リセット信号２が入力される。
る。図１は本発明の一実施例の構成図である。制御部は
マイクロプロセッサ７と、これにアドレス，データの各
バス１０を介して接続されるポート６、ＲＡＭ８、ＲＯ
Ｍ９を有している。前記マイクロプロセッサ７にはオア
ゲート３を通して状態保持リセット信号１と全系リセッ
ト信号２が夫々入力される。又、ポート６にはフリップ
フロップ４，５が夫々接続され、これらのフリップフロ
ップ４，５には夫々前記信号１，２が入力される。更
に、前記制御部外では、前記バス１０を介して複数個の
Ｉ／Ｏ回路１１が接続される。これらＩ／Ｏ回路１１は
夫々バッファ１２が設けられ、かつ前記信号のうち、全
系リセット信号２が入力される。
【０００７】この構成によれば、状態保持リセット信号
１、及び全系リセット信号２のいずれが入力されても、
マイクロプロセッサ７はリセットされる。システム全体
に及ぶ障害が発生したときには、先ず状態保持リセット
信号１を使用して制御部だけを初期化し、これと同時に
フリップフロップ４をセットする。状態保持リセット信
号１により、マイクロプロセッサ７は使用可能状態にさ
れるため、このマイクロプロセッサ７を使用し、ＲＯＭ
９に記憶されているプログラムによりポート６を読み出
して、フリップフロップ４及びフリップフロップ５の状
態を確認し、状態保持リセットが行われたことを知る。
その後、ＲＡＭ８をクリアする。次に、マイクロプロセ
ッサ７は、各Ｉ／Ｏ１１の障害状態を知るために、バス
１０を通して夫々のバッファ１２の障害状態を読み出
し、障害状態を記憶するＲＡＭ８のエリアへ転送しマイ
クロプロセッサ７の処理は終了する。
１、及び全系リセット信号２のいずれが入力されても、
マイクロプロセッサ７はリセットされる。システム全体
に及ぶ障害が発生したときには、先ず状態保持リセット
信号１を使用して制御部だけを初期化し、これと同時に
フリップフロップ４をセットする。状態保持リセット信
号１により、マイクロプロセッサ７は使用可能状態にさ
れるため、このマイクロプロセッサ７を使用し、ＲＯＭ
９に記憶されているプログラムによりポート６を読み出
して、フリップフロップ４及びフリップフロップ５の状
態を確認し、状態保持リセットが行われたことを知る。
その後、ＲＡＭ８をクリアする。次に、マイクロプロセ
ッサ７は、各Ｉ／Ｏ１１の障害状態を知るために、バス
１０を通して夫々のバッファ１２の障害状態を読み出
し、障害状態を記憶するＲＡＭ８のエリアへ転送しマイ
クロプロセッサ７の処理は終了する。
【０００８】次に、全系リセット信号２をシステム全体
にかけ、全体の初期化を行う。制御部では、全系リセッ
ト信号２が入力されると、マイクロプロセッサ７がリセ
ットされ、それとともにフリップフロップ５に全系リセ
ット信号２がラッチされる。初期化されたマイクロプロ
セッサ７により、ポート６を読み出してフリップフロッ
プ４及びフリップフロップ５の状態を確認し、全系リセ
ットが行われたことを知る。マイクロプロセッサ７は、
制御部及びシステム全体の初期化を行う。この時、各Ｉ
／Ｏ１１の障害状態を記憶しているＲＡＭ８のエリアは
クリアしない。
にかけ、全体の初期化を行う。制御部では、全系リセッ
ト信号２が入力されると、マイクロプロセッサ７がリセ
ットされ、それとともにフリップフロップ５に全系リセ
ット信号２がラッチされる。初期化されたマイクロプロ
セッサ７により、ポート６を読み出してフリップフロッ
プ４及びフリップフロップ５の状態を確認し、全系リセ
ットが行われたことを知る。マイクロプロセッサ７は、
制御部及びシステム全体の初期化を行う。この時、各Ｉ
／Ｏ１１の障害状態を記憶しているＲＡＭ８のエリアは
クリアしない。
【０００９】図２は、図１のリセット回路の動作を示す
フローチャートである。マイクロプロセッサとしては、
リセットされるとすぐに、状態保持リセットなのか、全
系リセットなのかを判断する。状態保持リセットが入力
されたならば、マイクロプロセッサはＲＡＭをクリア
し、各Ｉ／Ｏの障害状態をＲＡＭへ書き込む。全系リセ
ットの場合は、障害状態を記憶したＲＡＭのエリア以外
をクリアし、各ハードの初期処理を行う。その後、シス
テムのプログラムへ戻る。
フローチャートである。マイクロプロセッサとしては、
リセットされるとすぐに、状態保持リセットなのか、全
系リセットなのかを判断する。状態保持リセットが入力
されたならば、マイクロプロセッサはＲＡＭをクリア
し、各Ｉ／Ｏの障害状態をＲＡＭへ書き込む。全系リセ
ットの場合は、障害状態を記憶したＲＡＭのエリア以外
をクリアし、各ハードの初期処理を行う。その後、シス
テムのプログラムへ戻る。
【００１０】
【発明の効果】以上説明したように本発明は、マイクロ
プロセッサを使用している回路やシステムに障害が発生
した場合に、第１のリセット回路系によりマイクロプロ
セッサとこれに関係の深い回路だけをリセットし、使用
可能とされたマイクロプロセッサを用いて障害箇所を確
認することができる。又、この障害をメモリに記憶し、
第２のリセット回路系で障害を記憶したメモリエリア以
外の回路をリセットする事により、正常化された回路や
システムにより障害発生の状態を知ることができるとい
う効果がある。
プロセッサを使用している回路やシステムに障害が発生
した場合に、第１のリセット回路系によりマイクロプロ
セッサとこれに関係の深い回路だけをリセットし、使用
可能とされたマイクロプロセッサを用いて障害箇所を確
認することができる。又、この障害をメモリに記憶し、
第２のリセット回路系で障害を記憶したメモリエリア以
外の回路をリセットする事により、正常化された回路や
システムにより障害発生の状態を知ることができるとい
う効果がある。
【図１】本発明のリセット回路の回路構成図である。
【図２】本発明にかかるリセット動作を示すフローチャ
ートである。
ートである。
１ 状態保持リセット信号 ２ 全系リセット信号 ４，５ フリップフロップ ６ ポート ７ マイクロプロセッサ ８ ＲＡＭ ９ ＲＯＭ １０ バス １１ Ｉ／Ｏ
Claims (1)
- 【請求項１】 マイクロプロセッサと、このマイクロプ
ロセッサの動作プログラムを記憶したＲＯＭと、ＲＡＭ
とを含む制御部と、複数のＩ／Ｏ回路とを備えるシステ
ムにおいて、状態保持リセット信号により前記マイクロ
プロセッサ及びこれと関係の深い回路のみをリセットす
る第１のリセット回路系と、全系リセット信号により前
記マイクロプロセッサを含む全ての回路又はシステムを
リセットする第２のリセット回路系とを備え、前記マイ
クロプロセッサはリセットされたときに状態保持リセッ
ト信号と全系リセット信号を確認し、前記状態保持リセ
ット信号が入力されたときには前記第１のリセット回路
系により、前記ＲＡＭをクリアするとともに、各Ｉ／Ｏ
回路の障害状態を検出してその検出結果を前記ＲＡＭに
書き込み、前記全系リセット信号が入力されたときに
は、前記第１のリセット回路系の動作に続いて前記第２
のリセット回路系により前記ＲＡＭの障害状態を記録し
たエリア以外をクリアするとともにシステムを初期化す
るように構成したことを特徴とするリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214757A JP2697393B2 (ja) | 1991-07-31 | 1991-07-31 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214757A JP2697393B2 (ja) | 1991-07-31 | 1991-07-31 | リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535368A JPH0535368A (ja) | 1993-02-12 |
| JP2697393B2 true JP2697393B2 (ja) | 1998-01-14 |
Family
ID=16661055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214757A Expired - Fee Related JP2697393B2 (ja) | 1991-07-31 | 1991-07-31 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697393B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100747327B1 (ko) * | 2006-05-17 | 2007-08-07 | 엘지전자 주식회사 | 디지털 비디오 레코더에서의 자가 진단 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719187B2 (ja) * | 1985-11-28 | 1995-03-06 | 沖電気工業株式会社 | 論理回路 |
| JPH02232713A (ja) * | 1989-03-06 | 1990-09-14 | Nec Corp | マイクロコンピュータ |
| JPH03125208A (ja) * | 1989-10-11 | 1991-05-28 | Canon Inc | 情報処理装置 |
-
1991
- 1991-07-31 JP JP3214757A patent/JP2697393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535368A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963979A (en) | System for updating inactive system memory using dual port memory | |
| JPH0481932A (ja) | 割込みコントローラ | |
| US5974482A (en) | Single port first-in-first-out (FIFO) device having overwrite protection and diagnostic capabilities | |
| US6728906B1 (en) | Trace buffer for a configurable system-on-chip | |
| JP3202700B2 (ja) | 信号処理装置 | |
| JP2697393B2 (ja) | リセット回路 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPH0652067A (ja) | マルチポートｒａｍチェック制御方法 | |
| JPS6314440B2 (ja) | ||
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| JPH0612342A (ja) | Ｒａｍの故障検出方法 | |
| JPS6127778B2 (ja) | ||
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| JP2594678B2 (ja) | システム制御装置 | |
| JP2640139B2 (ja) | メモリカード | |
| JPH09190387A (ja) | 情報処理装置及びその主記憶装置 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JP2715740B2 (ja) | 情報処理装置のバス監視回路 | |
| JPH0452742A (ja) | 記憶装置異常検出回路 | |
| JPH05324396A (ja) | プログラム走行履歴記録方式 | |
| US20060179382A1 (en) | Method and circuit for implementing array bypass operations without access penalty | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPH01297780A (ja) | Ｉｃカード保護装置 | |
| JPH01181257A (ja) | アダプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |