JPH0612342A - Ｒａｍの故障検出方法 - Google Patents
Ｒａｍの故障検出方法Info
- Publication number
- JPH0612342A JPH0612342A JP4193302A JP19330292A JPH0612342A JP H0612342 A JPH0612342 A JP H0612342A JP 4193302 A JP4193302 A JP 4193302A JP 19330292 A JP19330292 A JP 19330292A JP H0612342 A JPH0612342 A JP H0612342A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- ram
- bit
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 プロクラムが簡単で、しかも速い処理速度で
ＲＡＭの故障を検出する。 【構成】 ＣＰＵに３つのレジスタを用意し、第１のレ
ジスタ内にＲＡＭの使用エリア内の原データを取り込む
とともに、同原データを第２のレジスタに退避させ、次
ぎに第１のレジスタ内の原データのビットを反転させ、
その反転データを使用エリア内の同一アドレスに書き込
ませた後、再度同反転データを第１のレジスタに取り込
み、同第１のレジスタ内の反転データと第２のレジスタ
内に退避させられている原データとを各ビットごとに加
算し、その加算データを第３のレジスタ内に書き込み、
同第３のレジスタ内の各データのビットに「０」が含ま
れているかにより、ＲＡＭの正常、異常を判定する。
ＲＡＭの故障を検出する。 【構成】 ＣＰＵに３つのレジスタを用意し、第１のレ
ジスタ内にＲＡＭの使用エリア内の原データを取り込む
とともに、同原データを第２のレジスタに退避させ、次
ぎに第１のレジスタ内の原データのビットを反転させ、
その反転データを使用エリア内の同一アドレスに書き込
ませた後、再度同反転データを第１のレジスタに取り込
み、同第１のレジスタ内の反転データと第２のレジスタ
内に退避させられている原データとを各ビットごとに加
算し、その加算データを第３のレジスタ内に書き込み、
同第３のレジスタ内の各データのビットに「０」が含ま
れているかにより、ＲＡＭの正常、異常を判定する。
Description
【０００１】
【産業上の利用分野】この発明はＲＡＭの故障検出方法
に関し、さらに詳しく言えば、プロクラムが簡単で、し
かも処理速度の速いＲＡＭの故障検出方法に関するもの
である。
に関し、さらに詳しく言えば、プロクラムが簡単で、し
かも処理速度の速いＲＡＭの故障検出方法に関するもの
である。
【０００２】
【従来の技術】ＲＡＭ（ランダムアクセスメモリ）は種
々の電子機器、出願人の分野で言えば、波形記録装置、
電力計などを初めとして各種の測定器にも搭載されてお
り、特に取込んだデータをＣＰＵ（中央演算処理ユニッ
ト）にて演算処理する場合に用いられている。
々の電子機器、出願人の分野で言えば、波形記録装置、
電力計などを初めとして各種の測定器にも搭載されてお
り、特に取込んだデータをＣＰＵ（中央演算処理ユニッ
ト）にて演算処理する場合に用いられている。
【０００３】図３に示されているように、ＲＡＭ内には
データの書込み、読出しが行なわれる使用エリアのほか
に、例えば同使用エリア内のデータと同一のデータが退
避用として書込まれるコピーエリアや未使用エリアなど
が用意されている。
データの書込み、読出しが行なわれる使用エリアのほか
に、例えば同使用エリア内のデータと同一のデータが退
避用として書込まれるコピーエリアや未使用エリアなど
が用意されている。
【０００４】このＲＡＭの正常、異常をチェックするに
あたって、従来では次ぎのようにしている。図４のフロ
ーチャートにしたがって説明すると、まず、ステップＳ
Ｔ１においてコピーエリア全体に「０」を書き込む。次
ぎに、ステップＳＴ２でＣＰＵ内のレジスタに１アドレ
スずつコピーエリア内のデータを読み込み、それが
「０」になっているかを確認する。「０」でないビット
があればエラー有りと判定し、ステップＥＲ１でエラー
処理を行なう。
あたって、従来では次ぎのようにしている。図４のフロ
ーチャートにしたがって説明すると、まず、ステップＳ
Ｔ１においてコピーエリア全体に「０」を書き込む。次
ぎに、ステップＳＴ２でＣＰＵ内のレジスタに１アドレ
スずつコピーエリア内のデータを読み込み、それが
「０」になっているかを確認する。「０」でないビット
があればエラー有りと判定し、ステップＥＲ１でエラー
処理を行なう。
【０００５】コピーエリア全体が「０」と確認される
と、ステップＳＴ３で今度はコピーエリア全体にＦＦ
（１６）を書き込む。この例では１ワードを８ビットと
しており、したがってこのＦＦ（１６）により各ビット
に「１」が書き込まれることになる。
と、ステップＳＴ３で今度はコピーエリア全体にＦＦ
（１６）を書き込む。この例では１ワードを８ビットと
しており、したがってこのＦＦ（１６）により各ビット
に「１」が書き込まれることになる。
【０００６】そして、ステップＳＴ４においてＣＰＵ内
のレジスタに１アドレスずつコピーエリア内のデータを
読み込み、全ビットが「１」になっているかを確認す
る。「１」でないビットがあればエラー有りと判定し、
ステップＥＲ１でエラー処理を行なう。
のレジスタに１アドレスずつコピーエリア内のデータを
読み込み、全ビットが「１」になっているかを確認す
る。「１」でないビットがあればエラー有りと判定し、
ステップＥＲ１でエラー処理を行なう。
【０００７】コピーエリア全体のビットが「１」と確認
されると、ステップＳＴ５で使用エリア内のデータをコ
ピーエリアに退避させた後、次ぎのステップＳＴ６で使
用エリア全体に「０」を書き込む。
されると、ステップＳＴ５で使用エリア内のデータをコ
ピーエリアに退避させた後、次ぎのステップＳＴ６で使
用エリア全体に「０」を書き込む。
【０００８】そして、ステップＳＴ７でＣＰＵ内のレジ
スタに１アドレスずつ使用エリア内のデータを読み込
み、それが「０」になっているかを確認する。「０」で
ないビットがあればエラー有りと判定し、ステップＥＲ
２でエラー処理を行なう。
スタに１アドレスずつ使用エリア内のデータを読み込
み、それが「０」になっているかを確認する。「０」で
ないビットがあればエラー有りと判定し、ステップＥＲ
２でエラー処理を行なう。
【０００９】使用エリア全体が「０」と確認されると、
ステップＳＴ８で今度はその使用エリア全体にＦＦ
（１６）を書き込む。そして、ステップＳＴ９でＣＰＵ
内のレジスタに１アドレスずつ使用エリア内のデータを
読み込み、全ビットが「１」になっているかを確認す
る。「１」でないビットがあればエラー有りと判定し、
ステップＥＲ２でエラー処理を行なう。
ステップＳＴ８で今度はその使用エリア全体にＦＦ
（１６）を書き込む。そして、ステップＳＴ９でＣＰＵ
内のレジスタに１アドレスずつ使用エリア内のデータを
読み込み、全ビットが「１」になっているかを確認す
る。「１」でないビットがあればエラー有りと判定し、
ステップＥＲ２でエラー処理を行なう。
【００１０】最終的に故障が検出されない場合およびス
テップＳＴ７もしくはＳＴ９でエラーと判定された場合
には、ステップＳＴ１０が実行され、コピーエリアに退
避されていたデータが使用エリアに戻される。
テップＳＴ７もしくはＳＴ９でエラーと判定された場合
には、ステップＳＴ１０が実行され、コピーエリアに退
避されていたデータが使用エリアに戻される。
【００１１】
【発明が解決しようとする課題】この従来例によれば、
コピーエリアと使用エリアにそれぞれ順番に「０」
「１」を書き込んで、それを確認するため、プログラム
的には理解しやすいが、データの退避、復帰を含めてエ
リアへの書込み、読出しが６回あるため処理時間が長く
かかる。
コピーエリアと使用エリアにそれぞれ順番に「０」
「１」を書き込んで、それを確認するため、プログラム
的には理解しやすいが、データの退避、復帰を含めてエ
リアへの書込み、読出しが６回あるため処理時間が長く
かかる。
【００１２】また、コピーエリアは本来データ退避用で
あり、ＣＰＵとの間で直接データの授受を行なうもので
ないが、同コピーエリアに異常があると、使用エリアに
故障がなくともエラーと判定されてしまう、という弊害
がある。
あり、ＣＰＵとの間で直接データの授受を行なうもので
ないが、同コピーエリアに異常があると、使用エリアに
故障がなくともエラーと判定されてしまう、という弊害
がある。
【００１３】
【課題を解決するための手段】この発明は上記従来の事
情に鑑みなされたもので、その構成上の特徴は、ＣＰＵ
（中央演算処理ユニット）に３つのレジスタを用意し、
第１のレジスタ内にＲＡＭの使用エリア内の原データを
取り込むとともに、同原データを第２のレジスタに退避
させ、次ぎに第１のレジスタ内の原データのビットを反
転させ、その反転データを使用エリア内の同一アドレス
に書き込ませた後、再度同反転データを第１のレジスタ
に取り込み、同第１のレジスタ内の反転データと第２の
レジスタ内に退避させられている原データとを各ビット
ごとに加算し、その加算データを第３のレジスタ内に書
込み、同第３のレジスタ内の各データのビットに「０」
が含まれているかにより、ＲＡＭの正常、異常を判定す
るようにしたことにある。
情に鑑みなされたもので、その構成上の特徴は、ＣＰＵ
（中央演算処理ユニット）に３つのレジスタを用意し、
第１のレジスタ内にＲＡＭの使用エリア内の原データを
取り込むとともに、同原データを第２のレジスタに退避
させ、次ぎに第１のレジスタ内の原データのビットを反
転させ、その反転データを使用エリア内の同一アドレス
に書き込ませた後、再度同反転データを第１のレジスタ
に取り込み、同第１のレジスタ内の反転データと第２の
レジスタ内に退避させられている原データとを各ビット
ごとに加算し、その加算データを第３のレジスタ内に書
込み、同第３のレジスタ内の各データのビットに「０」
が含まれているかにより、ＲＡＭの正常、異常を判定す
るようにしたことにある。
【００１４】
【作用】原データとその反転データとを各ビットごとに
加算すると、理論的にはすべてのビットが「１」にな
る。したがって、データのビット内に「０」がある場合
には、エラー有りと判定される。
加算すると、理論的にはすべてのビットが「１」にな
る。したがって、データのビット内に「０」がある場合
には、エラー有りと判定される。
【００１５】
【実施例】以下、この発明の実施例を説明する。まず、
図１に示されているように、ＣＰＵ内には３つのレジス
タ１〜３が用意される。この例ではＣＰＵに内蔵されて
いるレジスタを３つに分けているが、別途に外付けメモ
リを用意しても良い。また、ＲＡＭには先に説明したよ
うに、使用エリア、コピーエリアおよび未使用エリアの
３つのエリアが設けられているが、コピーエリアに関し
ては特に設けなくとも良い。
図１に示されているように、ＣＰＵ内には３つのレジス
タ１〜３が用意される。この例ではＣＰＵに内蔵されて
いるレジスタを３つに分けているが、別途に外付けメモ
リを用意しても良い。また、ＲＡＭには先に説明したよ
うに、使用エリア、コピーエリアおよび未使用エリアの
３つのエリアが設けられているが、コピーエリアに関し
ては特に設けなくとも良い。
【００１６】図２のフローチャートを参照しながら、こ
の実施例による故障検出方法を説明する。まず、最初の
ステップＳＴ２０でＲＡＭの使用エリアからＣＰＵのレ
ジスタ１内に１つのデータを取り込むとともに、次ぎの
ステップＳＴ２１でそのデータをレジスタ２に退避させ
る。説明の便宜上、このデータを原データという。
の実施例による故障検出方法を説明する。まず、最初の
ステップＳＴ２０でＲＡＭの使用エリアからＣＰＵのレ
ジスタ１内に１つのデータを取り込むとともに、次ぎの
ステップＳＴ２１でそのデータをレジスタ２に退避させ
る。説明の便宜上、このデータを原データという。
【００１７】しかる後、ステップＳＴ２２において、レ
ジスタ１の原データをビット反転し、その反転データを
ＲＡＭの使用エリアの同一のアドレスに格納する。例え
ば、原データが（１０１１…０１）であるとすれば、こ
のステップで（０１００…１０）のようにそのデータが
反転される。
ジスタ１の原データをビット反転し、その反転データを
ＲＡＭの使用エリアの同一のアドレスに格納する。例え
ば、原データが（１０１１…０１）であるとすれば、こ
のステップで（０１００…１０）のようにそのデータが
反転される。
【００１８】引き続いて、ステップＳＴ２３で使用エリ
アの同一のアドレスからその反転データをレジスタ１に
取り込む。
アの同一のアドレスからその反転データをレジスタ１に
取り込む。
【００１９】そして、ステップＳＴ２４において、レジ
スタ１に取り込まれた反転データとレジスタ２に退避さ
せられている原データとを各ビットごとに加算して、そ
の加算データをレジスタ３に格納する。
スタ１に取り込まれた反転データとレジスタ２に退避さ
せられている原データとを各ビットごとに加算して、そ
の加算データをレジスタ３に格納する。
【００２０】次ぎのステップＳＴ２５でレジスタ２内の
原データを使用エリアの同一アドレスに書き込んで使用
エリアを元の状態に戻す。
原データを使用エリアの同一アドレスに書き込んで使用
エリアを元の状態に戻す。
【００２１】そして、ステップＳＴ２６でレジスタ３内
のデータの各ビットがすべて「１」であるかの判定を行
なう。「０」がある場合には、ステップＳＴ２７でエラ
ー処理が行なわれ、この故障検出ルーチンが終了する。
のデータの各ビットがすべて「１」であるかの判定を行
なう。「０」がある場合には、ステップＳＴ２７でエラ
ー処理が行なわれ、この故障検出ルーチンが終了する。
【００２２】ステップＳＴ２６でレジスタ３内のデータ
の各ビットがすべて「１」である場合には正常と判定さ
れ、次ぎのステップＳＴ２８で使用エリアの次ぎのアド
レス内のデータについてステップＳＴ２０〜ＳＴ２６が
実行され、これが使用エリアの最終アドレスまで繰り返
される。
の各ビットがすべて「１」である場合には正常と判定さ
れ、次ぎのステップＳＴ２８で使用エリアの次ぎのアド
レス内のデータについてステップＳＴ２０〜ＳＴ２６が
実行され、これが使用エリアの最終アドレスまで繰り返
される。
【００２３】上記実施例では使用エリアから例えばアド
レスにしたがってデータを１つずつＣＰＵのレジスタに
取り込んで判定するようにしているが、ＣＰＵのレジス
タの数に合わせて使用エリア内のデータを複数個それら
のレジスタに取り込んで、一括的に処理するようにして
も良い。
レスにしたがってデータを１つずつＣＰＵのレジスタに
取り込んで判定するようにしているが、ＣＰＵのレジス
タの数に合わせて使用エリア内のデータを複数個それら
のレジスタに取り込んで、一括的に処理するようにして
も良い。
【００２４】
【発明の効果】以上説明したように、この発明によれ
ば、ＣＰＵに３つのレジスタを用意し、第１のレジスタ
内にＲＡＭの使用エリア内の原データを取り込むととも
に、同原データを第２のレジスタに退避させ、次ぎに第
１のレジスタ内の原データのビットを反転させ、その反
転データを使用エリア内の同一アドレスに書き込ませた
後、再度同反転データを第１のレジスタに取り込み、同
第１のレジスタ内の反転データと第２のレジスタ内に退
避させられている原データとを各ビットごとに加算し、
その加算データを第３のレジスタ内に書き込み、同第３
のレジスタ内の各データのビットに「０」が含まれてい
るかにより、ＲＡＭの正常、異常を判定するようにした
ことにより、ＲＡＭの使用エリアのみをチェックするだ
けで故障検出を行なうことができる。
ば、ＣＰＵに３つのレジスタを用意し、第１のレジスタ
内にＲＡＭの使用エリア内の原データを取り込むととも
に、同原データを第２のレジスタに退避させ、次ぎに第
１のレジスタ内の原データのビットを反転させ、その反
転データを使用エリア内の同一アドレスに書き込ませた
後、再度同反転データを第１のレジスタに取り込み、同
第１のレジスタ内の反転データと第２のレジスタ内に退
避させられている原データとを各ビットごとに加算し、
その加算データを第３のレジスタ内に書き込み、同第３
のレジスタ内の各データのビットに「０」が含まれてい
るかにより、ＲＡＭの正常、異常を判定するようにした
ことにより、ＲＡＭの使用エリアのみをチェックするだ
けで故障検出を行なうことができる。
【００２５】また、ＲＡＭへの書き込み、読み出しが各
々２回ずつであるため、その分処理時間が短くなる。さ
らには、判定ステップが少ないため、プログラム自体も
簡単となる。
々２回ずつであるため、その分処理時間が短くなる。さ
らには、判定ステップが少ないため、プログラム自体も
簡単となる。
【図１】この発明の実施例を説明するためのＣＰＵとＲ
ＡＭとの接続状態を示した摸式図。
ＡＭとの接続状態を示した摸式図。
【図２】同実施例に係るＲＡＭ故障検出のフローチャー
ト。
ト。
【図３】従来例を説明するためのＣＰＵとＲＡＭとの接
続状態を示した摸式図。
続状態を示した摸式図。
【図４】従来例に係るＲＡＭ故障検出のフローチャー
ト。
ト。
Claims (1)
- 【請求項１】 ＣＰＵ（中央演算処理ユニット）に３つ
のレジスタを用意し、第１のレジスタ内にＲＡＭの使用
エリア内の原データを取り込むとともに、同原データを
第２のレジスタに退避させ、次ぎに上記第１のレジスタ
内の原データのビットを反転させ、その反転データを上
記使用エリア内の同一アドレスに書き込ませた後、再度
同反転データを第１のレジスタに取り込み、同第１のレ
ジスタ内の反転データと上記第２のレジスタ内に退避さ
せられている原データとを各ビットごとに加算し、その
加算データを第３のレジスタ内に書き込み、同第３のレ
ジスタ内の各データのビットに「０」が含まれているか
により、ＲＡＭの正常、異常を判定するようにしたこと
を特徴とするＲＡＭの故障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193302A JPH0612342A (ja) | 1992-06-26 | 1992-06-26 | Ｒａｍの故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193302A JPH0612342A (ja) | 1992-06-26 | 1992-06-26 | Ｒａｍの故障検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612342A true JPH0612342A (ja) | 1994-01-21 |
Family
ID=16305655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4193302A Pending JPH0612342A (ja) | 1992-06-26 | 1992-06-26 | Ｒａｍの故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612342A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331086A (ja) * | 2005-05-26 | 2006-12-07 | Nsk Ltd | メモリ診断方法及びその機能を具備した電動パワーステアリング装置 |
| JP2008016035A (ja) * | 2006-07-07 | 2008-01-24 | Arm Ltd | メモリテスティング |
| JP2011175661A (ja) * | 2011-04-12 | 2011-09-08 | Nsk Ltd | 電動パワーステアリング装置の制御装置 |
| JP2015176619A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体集積回路 |
-
1992
- 1992-06-26 JP JP4193302A patent/JPH0612342A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331086A (ja) * | 2005-05-26 | 2006-12-07 | Nsk Ltd | メモリ診断方法及びその機能を具備した電動パワーステアリング装置 |
| JP2008016035A (ja) * | 2006-07-07 | 2008-01-24 | Arm Ltd | メモリテスティング |
| JP2011175661A (ja) * | 2011-04-12 | 2011-09-08 | Nsk Ltd | 電動パワーステアリング装置の制御装置 |
| JP2015176619A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| US6857083B2 (en) | Method and system for triggering a debugging unit | |
| US7328381B2 (en) | Testing system and method for memory modules having a memory hub architecture | |
| US5172379A (en) | High performance memory system | |
| JP2011054263A (ja) | メモリエラーと冗長 | |
| JPS59162700A (ja) | ダイナミツクメモリを有するコンピユ−タシステム | |
| US20030018936A1 (en) | High integrity cache directory | |
| JPH0612342A (ja) | Ｒａｍの故障検出方法 | |
| JPS6146864B2 (ja) | ||
| US7412582B2 (en) | Method and device for burst reading/writing memory data | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPH073757B2 (ja) | 半導体記憶装置 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPS6235146B2 (ja) | ||
| JP2697393B2 (ja) | リセット回路 | |
| JPH096685A (ja) | メモリ装置及びそのエラーテスト方法 | |
| JPH05233467A (ja) | スクラッチパッドメモリ制御方式 | |
| JPS62245453A (ja) | 交替メモリの置換方法 | |
| JPH04237352A (ja) | メモリ装置の障害処理方式 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH01222351A (ja) | キャッシュメモリのチェック方式 | |
| JPS63239545A (ja) | メモリエラ−検出回路 | |
| JPS59178553A (ja) | デバツグ方式 | |
| JPH04106647A (ja) | メモリ診断方式 |