JP2687442B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP2687442B2 JP2687442B2 JP13965088A JP13965088A JP2687442B2 JP 2687442 B2 JP2687442 B2 JP 2687442B2 JP 13965088 A JP13965088 A JP 13965088A JP 13965088 A JP13965088 A JP 13965088A JP 2687442 B2 JP2687442 B2 JP 2687442B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- parasitic capacitance
- wirings
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体デバイスの動作時において、配線間の
寄生容量に起因するノイズを動作に支障を生じさせない
レベルに抑制することができる半導体デバイスに関する
ものである。
寄生容量に起因するノイズを動作に支障を生じさせない
レベルに抑制することができる半導体デバイスに関する
ものである。
〔従来の技術〕 従来の半導体デバイスにおいては配線の膜厚は主にエ
レクトロマイグレーシヨン対策のために、電流密度を下
げるため一般に厚めに設定されていた。
レクトロマイグレーシヨン対策のために、電流密度を下
げるため一般に厚めに設定されていた。
第２図は従来の半導体デバイスの一例を示したもの
で、図において、（１）はフローテイング状態となる配
線、（２）は配線（１）の隣接配線、（３）は配線
（１）（２）が設けられた基板である。第３図は第２図
の半導体デバイスの等価回路図を示す。
で、図において、（１）はフローテイング状態となる配
線、（２）は配線（１）の隣接配線、（３）は配線
（１）（２）が設けられた基板である。第３図は第２図
の半導体デバイスの等価回路図を示す。
ところが配線（１）（２）間の容量CBBは配線の膜厚
ｔと配線長ｌ及び配線間隔ｄのパラメータに対して、 の関係にある。
ｔと配線長ｌ及び配線間隔ｄのパラメータに対して、 の関係にある。
従がつて、半導体デバイスが微細化され配線間隔ｄが
サブミクロン領域となると、容量CBBが非常に大きくな
つてくるので隣接する配線（１）（２）の電位の影響を
強く受ける結果となる。
サブミクロン領域となると、容量CBBが非常に大きくな
つてくるので隣接する配線（１）（２）の電位の影響を
強く受ける結果となる。
従来の半導体デバイスは以上のように構成されている
ので、縮小化に際して配線間の寄生容量によるノイズに
よる影響を無視することができず、その対策が問題であ
つた。
ので、縮小化に際して配線間の寄生容量によるノイズに
よる影響を無視することができず、その対策が問題であ
つた。
本発明は半導体デバイスの縮小化に伴ない配線のデイ
メンジオンに対しても、比例縮小則を導入し、隣接する
配線からのノイズを受けやすく配線レイヤーに対して配
線間隔ｄの縮小に対してもｔも等価に縮小し、寄生容量
CBBの増大を防ぎ、回路動作において寄先容量CBBによる
ノイズの影響を受けない半導体デバイスを得る事を目的
としている。
メンジオンに対しても、比例縮小則を導入し、隣接する
配線からのノイズを受けやすく配線レイヤーに対して配
線間隔ｄの縮小に対してもｔも等価に縮小し、寄生容量
CBBの増大を防ぎ、回路動作において寄先容量CBBによる
ノイズの影響を受けない半導体デバイスを得る事を目的
としている。
本発明は半導体デバイスにおいて回路動作時にフロー
テイングとなる配線で、配線間容量CBBをCBB/CB0.1と
する事により、縮小化された半導体デバイスにおいても
CBBに起因するノズルを抑制するものである。
テイングとなる配線で、配線間容量CBBをCBB/CB0.1と
する事により、縮小化された半導体デバイスにおいても
CBBに起因するノズルを抑制するものである。
本発明における半導体デバイスはフローテイング状態
となつたある配線の電位が隣接する配線の電位に寄生容
量CBBを介して影響を受けない、すなわち、配線の電位
が変動しない事である。
となつたある配線の電位が隣接する配線の電位に寄生容
量CBBを介して影響を受けない、すなわち、配線の電位
が変動しない事である。
以下、本発明の一実施例を図に基づいて説明する。な
お、図中符号（１）〜（３）およびCBB、CB、ｌ、ｄ、
ｔは前記従来のものと同一につき説明は省略する。
お、図中符号（１）〜（３）およびCBB、CB、ｌ、ｄ、
ｔは前記従来のものと同一につき説明は省略する。
第４図は従来のデバイスサイズを示す斜視図で、この
時、 CBB10.1CB の条件を満たす例としてCBB1＝0.1CBとすると、配線間
隔d1を単純に縮小すると、第１図（ａ）の如く寄生容量
CBB2はCBB1の２倍となり、すなわち隣接する配線（２）
の電位変動の影響を２倍強く受ける事となる。
時、 CBB10.1CB の条件を満たす例としてCBB1＝0.1CBとすると、配線間
隔d1を単純に縮小すると、第１図（ａ）の如く寄生容量
CBB2はCBB1の２倍となり、すなわち隣接する配線（２）
の電位変動の影響を２倍強く受ける事となる。
そこで第１図（ｂ）の如く、配線（１）の膜厚ｔをt1
とすればCBB30.1CBの条件を満たす事が出来る。
とすればCBB30.1CBの条件を満たす事が出来る。
この時は当然配線抵抗Ｒが２倍となる事及び電流密度
も２倍となるが、配線の材料を適切に選ぶ事により、こ
れらの障害を取り除く事は充分に可能である。
も２倍となるが、配線の材料を適切に選ぶ事により、こ
れらの障害を取り除く事は充分に可能である。
本発明はある配線（１）が一時的にフローテイング状
態となる動作モードをもつような半導体デバイスにおい
てはすべての配線に適用することが可能であることはい
うまでもない。
態となる動作モードをもつような半導体デバイスにおい
てはすべての配線に適用することが可能であることはい
うまでもない。
以上のように本発明によれば、半導体デバイスを縮小
しても配線間の寄生容量によるノイズを抑制が出来従が
つて、安定した動作余裕を有する事が出来る効果があ
る。
しても配線間の寄生容量によるノイズを抑制が出来従が
つて、安定した動作余裕を有する事が出来る効果があ
る。
第１図（ａ）（ｂ）は本発明の一実施例を示す半導体デ
バイスの説明斜視図、第２図は従来の半導体デバイスの
説明斜視図、第３図は第２図に示すものの等価回路図、
第４図は第１図に示すものに対応させて従来の半導体デ
バイスを説明する斜視図である。 （１）はフローテイング状態となる配線、（２）は隣接
する配線、（３）は基板を示す。 なお、図中、同一符号は同一、または相当部分を示す。
バイスの説明斜視図、第２図は従来の半導体デバイスの
説明斜視図、第３図は第２図に示すものの等価回路図、
第４図は第１図に示すものに対応させて従来の半導体デ
バイスを説明する斜視図である。 （１）はフローテイング状態となる配線、（２）は隣接
する配線、（３）は基板を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】半導体デバイスの動作時間内のある時間幅
において、ある配線が前後の回路と10MΩ以上の高いイ
ンピーダンス状態となるすなわちフローテイング状態と
なる動作モードを有する半導体デバイスにおいて、フロ
ーテイング状態となる配線の基板との間の寄生容量CBと
配線間の寄生容量CBBの比率CBB/CBが0.1以下であること
を特徴とする半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13965088A JP2687442B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13965088A JP2687442B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01308061A JPH01308061A (ja) | 1989-12-12 |
| JP2687442B2 true JP2687442B2 (ja) | 1997-12-08 |
Family
ID=15250211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13965088A Expired - Lifetime JP2687442B2 (ja) | 1988-06-06 | 1988-06-06 | 半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687442B2 (ja) |
-
1988
- 1988-06-06 JP JP13965088A patent/JP2687442B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01308061A (ja) | 1989-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08340243A (ja) | バイアス回路 | |
| JP2687442B2 (ja) | 半導体デバイス | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH0687505B2 (ja) | 大電力用電界効果トランジスタ | |
| JPS604306A (ja) | 結合線路 | |
| JPH0659028B2 (ja) | 論理回路 | |
| JPS63224402A (ja) | 伝送線路 | |
| EP0070991A2 (en) | A merge element for bubble devices | |
| JPS58154264A (ja) | ホ−ル効果半導体集積回路 | |
| JPH0136274B2 (ja) | ||
| JP3409309B2 (ja) | 薄膜半導体集積回路 | |
| JP2822800B2 (ja) | 回路基板とグランドプレーンとの接続方式 | |
| JPH0416021B2 (ja) | ||
| JPS62208704A (ja) | 定電流回路 | |
| JPH10135337A (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
| JP2557980B2 (ja) | 半導体入力保護装置 | |
| JPS62111503A (ja) | 発振回路 | |
| JPH0470772B2 (ja) | ||
| JP2594719B2 (ja) | 半導体装置 | |
| JPH03203401A (ja) | マイクロストリップ線路のレジスト形成方法 | |
| JPH04192902A (ja) | 高周波用混成集積回路装置 | |
| JPH05291505A (ja) | 半導体装置における抵抗体層と金属配線との接合構造 | |
| JPH0553075B2 (ja) | ||
| JPH0685420B2 (ja) | 半導体集積回路 | |
| JPS62150744A (ja) | 半導体装置 |