JPS62208704A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS62208704A JPS62208704A JP61049565A JP4956586A JPS62208704A JP S62208704 A JPS62208704 A JP S62208704A JP 61049565 A JP61049565 A JP 61049565A JP 4956586 A JP4956586 A JP 4956586A JP S62208704 A JPS62208704 A JP S62208704A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- source
- circuit
- trs
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
定電流特性を向上させるため、少くとも2つのデプレッ
ション形トランジスタを直列接続し、各段のトランジス
タのゲートと最終段のトランジスタのソースとを接続し
た回路構成よりなる定電流回路である。
ション形トランジスタを直列接続し、各段のトランジス
タのゲートと最終段のトランジスタのソースとを接続し
た回路構成よりなる定電流回路である。
本発明は定電流回路に関するものであり、より特定的に
は、マイクロウェーブ・モノリシックI C(?1MI
C)等高速動作半導体装置における定電流特性を向上さ
せる定電流回路に関する。
は、マイクロウェーブ・モノリシックI C(?1MI
C)等高速動作半導体装置における定電流特性を向上さ
せる定電流回路に関する。
定電流源としては従来から第4図に図示の如く、ゲート
GとソースSとを接続したデプレッション形トランジス
タ3が知られている。すなわち電流飽和特性を用いて、
ドレイン・ソース間に流れる電流を一定にしようとする
ものである。
GとソースSとを接続したデプレッション形トランジス
タ3が知られている。すなわち電流飽和特性を用いて、
ドレイン・ソース間に流れる電流を一定にしようとする
ものである。
第4図に図示の定電流源は、ドレイン・コンダクタンス
の影響により十分な飽和特性が得られない面があり、こ
れを改善すべく、第5図に図示の如(、デプレッション
形トランジスタ41に抵抗器42を接続した定電流源4
も知られている。この定電流源4における抵抗器42は
、成る程度の電流容量を確保するために余り大きくはと
れず、むしろ、小さくしなければならない面がある。
の影響により十分な飽和特性が得られない面があり、こ
れを改善すべく、第5図に図示の如(、デプレッション
形トランジスタ41に抵抗器42を接続した定電流源4
も知られている。この定電流源4における抵抗器42は
、成る程度の電流容量を確保するために余り大きくはと
れず、むしろ、小さくしなければならない面がある。
MMIC等高速動作形の半導体装置としては、GaAs
等を用いているが、GaAs半導体装置における定電流
源として、第4図および第5図に図示の定電流#3.4
を用いた場合、それぞれ第2図の曲線C3,C4に図示
の如く、充分な定電流特性が得られない、すなわち、電
圧■の増加に伴っても電流Iが一定とならないという問
題に遭遇している。
等を用いているが、GaAs半導体装置における定電流
源として、第4図および第5図に図示の定電流#3.4
を用いた場合、それぞれ第2図の曲線C3,C4に図示
の如く、充分な定電流特性が得られない、すなわち、電
圧■の増加に伴っても電流Iが一定とならないという問
題に遭遇している。
その原因については明確ではないが、高速化を図るため
ゲート長を絞ることにより洩れ抵抗が増大して電流飽和
特性を害すること、又は製造プロセス上の問題に起因し
て洩れ抵抗が増大して電流飽和特性を害すること等が推
定される。
ゲート長を絞ることにより洩れ抵抗が増大して電流飽和
特性を害すること、又は製造プロセス上の問題に起因し
て洩れ抵抗が増大して電流飽和特性を害すること等が推
定される。
第2図において第5図の定電流源4の特性曲線C4は、
抵抗器42が接続された分、電流容量を制限している。
抵抗器42が接続された分、電流容量を制限している。
上述の如く、電流容量を確保する上では、抵抗器42の
容量を数オーム程度にすることが望ましいのであるが、
抵抗値の小さい抵抗要素を半導体装置で実現する場合、
面積が大きくなり、チップに占める抵抗要素の面積が大
となる。
容量を数オーム程度にすることが望ましいのであるが、
抵抗値の小さい抵抗要素を半導体装置で実現する場合、
面積が大きくなり、チップに占める抵抗要素の面積が大
となる。
特に、高速化を目的とするGaAs半導体装置にそのよ
うな低抵抗要素を安定に形成させることは容易ではなく
、またチップにおける面積占有率の点からも問題となる
。
うな低抵抗要素を安定に形成させることは容易ではなく
、またチップにおける面積占有率の点からも問題となる
。
本発明は上述の問題を解決し、GaAs半導体装置等に
安定な定電流源として適用し得る定電流回路を提供する
ものである。
安定な定電流源として適用し得る定電流回路を提供する
ものである。
本発明の上述の目的は、少くとも2つのデプレッション
形トランジスタが直列に接続され、各段のトランジスタ
のゲートが最終段のトランジスタのソースに接続されて
成る回路を、少くとも1つ有する定電流回路、により達
成される。
形トランジスタが直列に接続され、各段のトランジスタ
のゲートが最終段のトランジスタのソースに接続されて
成る回路を、少くとも1つ有する定電流回路、により達
成される。
より好適には、電流容量を確保するため、前記定電流回
路を複数並列に接続する。
路を複数並列に接続する。
第1図に本発明の一実施例としての定電流回路を適用し
たゲート回路を示す。
たゲート回路を示す。
第1図のゲート回路は、GaAs半導体装置内のECL
ゲート回路を示し、ゲート部1の定電流源として本発明
の実施例に基づく定電流回路2が接続されている。ゲー
ト部1は、抵抗器11.12およびトランジスタ13.
14が図示の如< ECL構成され、人力信号It、
Izがトランジスタ13゜14のゲートに入力すること
で、この入力に対応して出力信号Or 、Otが得られ
るものである。
ゲート回路を示し、ゲート部1の定電流源として本発明
の実施例に基づく定電流回路2が接続されている。ゲー
ト部1は、抵抗器11.12およびトランジスタ13.
14が図示の如< ECL構成され、人力信号It、
Izがトランジスタ13゜14のゲートに入力すること
で、この入力に対応して出力信号Or 、Otが得られ
るものである。
定電流回路2は、ノーマル・オン型デプレフション形ト
ランジスタ21および22が図示の如く構成されている
。すなわち第1のトランジスタ21のソースSと第2の
トランジスタ22のドレインDが接続され、両トランジ
スタ21.22が直列に接続されている。第2のトラン
ジスタ22のゲートGとソースSとが接続され、第4図
の定電流源と同様の構成となっている。一方、第2のト
ランジスタ22のソースSが第1のトランジスタ21の
ゲートGに接続されている。
ランジスタ21および22が図示の如く構成されている
。すなわち第1のトランジスタ21のソースSと第2の
トランジスタ22のドレインDが接続され、両トランジ
スタ21.22が直列に接続されている。第2のトラン
ジスタ22のゲートGとソースSとが接続され、第4図
の定電流源と同様の構成となっている。一方、第2のト
ランジスタ22のソースSが第1のトランジスタ21の
ゲートGに接続されている。
第1および第2のトランジスタ21.22のゲート幅は
同じにしておく。このようにすることにより、第2のト
ランジスタ22に印加される電圧が低くなり、第2のト
ランジスタ22は非飽和z■域で動作し、その動作領域
は極めて小さくなる。
同じにしておく。このようにすることにより、第2のト
ランジスタ22に印加される電圧が低くなり、第2のト
ランジスタ22は非飽和z■域で動作し、その動作領域
は極めて小さくなる。
従って、第5図における抵抗要素を、第2トランジスタ
22により、小さい面積で、容易かつ安定に形成させる
ことができる。
22により、小さい面積で、容易かつ安定に形成させる
ことができる。
一方、能動抵抗として作用する第2のトランジスタ22
の出力から第1のトランジスタ21のゲートに帰還がか
−っており、定電流特性が実現されている。
の出力から第1のトランジスタ21のゲートに帰還がか
−っており、定電流特性が実現されている。
第1および第2のトランジスタ21.22は同じプロセ
スで形成されるから、製造も容易である。
スで形成されるから、製造も容易である。
第1図の定電流回路2の特性の一例を第2図の曲線C3
に示す。曲線C:+ 、Caに比し定電流特性が良好と
なっていることが判る。
に示す。曲線C:+ 、Caに比し定電流特性が良好と
なっていることが判る。
尚、プロセス条件が同じじはないから、曲線Cz、C4
とは同じレベルで電流容量そのものは比較できないが、
定電流回路2に能動抵抗要素、すなわちデブレッシヲン
形トランジスタ22を入れることにより、第4図の定電
流源に電流容量が低下することは否めない。
とは同じレベルで電流容量そのものは比較できないが、
定電流回路2に能動抵抗要素、すなわちデブレッシヲン
形トランジスタ22を入れることにより、第4図の定電
流源に電流容量が低下することは否めない。
か\る電流容量の低下を防止し、所定の電流容量を確保
する場合の実施例を第3図に示す。第3図に図示の定電
流回路2は、第1図の回路を2個並設したものである。
する場合の実施例を第3図に示す。第3図に図示の定電
流回路2は、第1図の回路を2個並設したものである。
それにより、第2図の曲線C2に図示の如く、曲′4I
Ac、の電流値の2倍の電流容量となる。
Ac、の電流値の2倍の電流容量となる。
以下、同様に複数並列することができることは言うまで
もない。
もない。
尚、第1図の実施例にもどって、能動抵抗の抵抗値を小
さくする観点から、デプレッション形トランジスタ22
を複数個並列に設けることができる。
さくする観点から、デプレッション形トランジスタ22
を複数個並列に設けることができる。
さらに必要に応じては、デプレッション形トランジスタ
22を帰還ループ内に複数個直列に設けることもできる
。
22を帰還ループ内に複数個直列に設けることもできる
。
以上に述べたように、本発明によれば、製造プロセスが
容易で、小面積で定電流特性の良い定電流回路が得られ
る。
容易で、小面積で定電流特性の良い定電流回路が得られ
る。
第1図は本発明の実施例の定電流回路を適用したゲート
回路、 第2図は定電流回路の特性図、 第3図は本発明の他の実施例の定電流回路図、第4図お
よび第5図は従来の定電流回路図、である。 (符号の説明) 1・・・ゲート、 2・・・定電流回路。
回路、 第2図は定電流回路の特性図、 第3図は本発明の他の実施例の定電流回路図、第4図お
よび第5図は従来の定電流回路図、である。 (符号の説明) 1・・・ゲート、 2・・・定電流回路。
Claims (1)
- 【特許請求の範囲】 1、少くとも2つのデプレッション形トランジスタが直
列に接続され、各段のトランジスタのゲートが最終段の
トランジスタのソースに接続されて成る回路を、少くと
も1つ有する定電流回路。 2、前記回路を複数並列に接続したことを特徴とする、
特許請求の範囲第1項に記載の定電流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61049565A JPS62208704A (ja) | 1986-03-08 | 1986-03-08 | 定電流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61049565A JPS62208704A (ja) | 1986-03-08 | 1986-03-08 | 定電流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62208704A true JPS62208704A (ja) | 1987-09-14 |
Family
ID=12834723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61049565A Pending JPS62208704A (ja) | 1986-03-08 | 1986-03-08 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62208704A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177736A (ja) * | 1992-12-10 | 1994-06-24 | Matsushita Electric Works Ltd | 固体リレー |
JP2012022559A (ja) * | 2010-07-15 | 2012-02-02 | Ricoh Co Ltd | 半導体回路及びそれを用いた定電圧回路 |
JP2020035307A (ja) * | 2018-08-31 | 2020-03-05 | エイブリック株式会社 | 定電流回路 |
-
1986
- 1986-03-08 JP JP61049565A patent/JPS62208704A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177736A (ja) * | 1992-12-10 | 1994-06-24 | Matsushita Electric Works Ltd | 固体リレー |
JP2012022559A (ja) * | 2010-07-15 | 2012-02-02 | Ricoh Co Ltd | 半導体回路及びそれを用いた定電圧回路 |
JP2020035307A (ja) * | 2018-08-31 | 2020-03-05 | エイブリック株式会社 | 定電流回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07321636A (ja) | 電流スイッチング回路 | |
JPH045289B2 (ja) | ||
JPH0567933A (ja) | レベルシフト回路 | |
JPS62208704A (ja) | 定電流回路 | |
JPH0659028B2 (ja) | 論理回路 | |
JPH0567083B2 (ja) | ||
JPS62208703A (ja) | 定電流回路 | |
JP2570050B2 (ja) | ディジタル回路 | |
JPH0587148B2 (ja) | ||
JPH07254826A (ja) | 電圧変換回路 | |
JPH0630379B2 (ja) | マスタスライス式半導体装置 | |
JP3001566B1 (ja) | トランジスタ素子、その製造方法、トランジスタ回路、集積回路装置 | |
JPH0964717A (ja) | Cmisバッファ回路、半導体装置及び電子装置 | |
JPS61274511A (ja) | Cmos型半導体集積回路装置 | |
JPS61129920A (ja) | 半導体回路装置 | |
JPS61224434A (ja) | マスタスライス方式の半導体装置 | |
JPS6037820A (ja) | 論理lsiにおける入出力回路 | |
JPS624343A (ja) | マスタ−スライス型半導体集積回路装置 | |
JPS6066506A (ja) | 半導体集積回路装置 | |
JPS6010766A (ja) | 半導体装置 | |
JPH0222919A (ja) | 差動型インバータ回路 | |
JPS6068645A (ja) | 論理回路 | |
JPS63303410A (ja) | 半導体集積回路装置 | |
JPH0654872B2 (ja) | 電界効果トランジスタ論理回路 | |
JPS63184355A (ja) | 半導体集積回路装置 |