JPH0416021B2 - - Google Patents
Info
- Publication number
- JPH0416021B2 JPH0416021B2 JP7573285A JP7573285A JPH0416021B2 JP H0416021 B2 JPH0416021 B2 JP H0416021B2 JP 7573285 A JP7573285 A JP 7573285A JP 7573285 A JP7573285 A JP 7573285A JP H0416021 B2 JPH0416021 B2 JP H0416021B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- wiring
- pattern
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 84
- 239000004020 conductor Substances 0.000 claims description 73
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は集積度のきわめて大きい多層配線構造
の半導体集積回路装置に関する。
の半導体集積回路装置に関する。
(従来の技術)
半導体集積回路装置は、その規模が益々大形化
されるに伴なつて、今日では多層配線構造をとる
ことが一般的となつた。この多層配線構造の半導
体集積回路装置では、通常、層間絶縁膜の開孔部
に形成される接続導体部を介し、配線相互間がそ
れぞれ電気的に接続される。この際、下層配線の
導体膜厚は、製造段階で上層配線導体に急岐な段
差が生じないよう上層配線導体よりも薄膜で形成
される一方、エレクトロ・マイグレーシヨンによ
る配線の信頼性の低下も考慮されるので、電流値
に対応した所定値以上の配線断面積が必要であ
る。この結果、電流値がほぼ同じである場合、下
層配線ほど導体幅は幅広になり、3層以上の多層
配線構造ともなると、最下層と最上層とではその
比が4〜5倍にも達する場合がある。また、接続
導体部は同じく配線の平坦化をはかるため互いに
重なり合わないよう、層間絶縁膜の開孔部は互い
に少しくズレた位置にそれぞれ単純な矩形状パタ
ーンで形成される。
されるに伴なつて、今日では多層配線構造をとる
ことが一般的となつた。この多層配線構造の半導
体集積回路装置では、通常、層間絶縁膜の開孔部
に形成される接続導体部を介し、配線相互間がそ
れぞれ電気的に接続される。この際、下層配線の
導体膜厚は、製造段階で上層配線導体に急岐な段
差が生じないよう上層配線導体よりも薄膜で形成
される一方、エレクトロ・マイグレーシヨンによ
る配線の信頼性の低下も考慮されるので、電流値
に対応した所定値以上の配線断面積が必要であ
る。この結果、電流値がほぼ同じである場合、下
層配線ほど導体幅は幅広になり、3層以上の多層
配線構造ともなると、最下層と最上層とではその
比が4〜5倍にも達する場合がある。また、接続
導体部は同じく配線の平坦化をはかるため互いに
重なり合わないよう、層間絶縁膜の開孔部は互い
に少しくズレた位置にそれぞれ単純な矩形状パタ
ーンで形成される。
(発明が解決しようとする問題点)
しかし、集積規模がそれ以上に大きくなく、2
層程度の多層化ですむ間はよいが、3層以上の多
層構造が必要とされ、流れる電流量も増大して来
ると、下層配線導体内および接続導体部における
電流密度が、層間絶縁膜に形成される開孔パター
ンに強く支配されるようになる。すなわち、2層
程度の多層規模では2つの配線間の膜厚の差はそ
れ程大きくなく、従つて導体幅にさ程の違いはな
いので、従来の開孔パターンでも接続導体部にお
ける電流密度はさ程あがらず、また、各配線電流
もほぼ導体幅一杯に流れ得る。しかし、3層以上
の規模となり導体幅の違いが大きくなると、従来
の矩形状パターンでは、開孔部は上層に行く程導
体幅が小さくなるのに伴なつて形状が小さくな
り、且つそれらの相互の重なりをさけて形成する
結果、位置が互いに難間して来る。このため、各
接続導体部近傍では下層配線の導体幅いつぱいに
は電流が流れなくなり、その電流経路は、横方向
にひき伸ばされるような形になつて用意された導
体幅の無効領域が増加する。そして、接続導体部
近傍における各配線導体の電流密度は著しく高め
られる。この電流密度の上昇は配線幅の比が大き
い程下層に於て著しくなり、電流は配線導体の中
心部付近に集中し周縁部が利用されない傾向を示
すので、エレクトロ・マイグレーシヨンの発生防
止を目的とした配線導体の幅広形成効果は著しく
減殺される。更にまた、このような部分での配線
抵抗を高める結果となる。
層程度の多層化ですむ間はよいが、3層以上の多
層構造が必要とされ、流れる電流量も増大して来
ると、下層配線導体内および接続導体部における
電流密度が、層間絶縁膜に形成される開孔パター
ンに強く支配されるようになる。すなわち、2層
程度の多層規模では2つの配線間の膜厚の差はそ
れ程大きくなく、従つて導体幅にさ程の違いはな
いので、従来の開孔パターンでも接続導体部にお
ける電流密度はさ程あがらず、また、各配線電流
もほぼ導体幅一杯に流れ得る。しかし、3層以上
の規模となり導体幅の違いが大きくなると、従来
の矩形状パターンでは、開孔部は上層に行く程導
体幅が小さくなるのに伴なつて形状が小さくな
り、且つそれらの相互の重なりをさけて形成する
結果、位置が互いに難間して来る。このため、各
接続導体部近傍では下層配線の導体幅いつぱいに
は電流が流れなくなり、その電流経路は、横方向
にひき伸ばされるような形になつて用意された導
体幅の無効領域が増加する。そして、接続導体部
近傍における各配線導体の電流密度は著しく高め
られる。この電流密度の上昇は配線幅の比が大き
い程下層に於て著しくなり、電流は配線導体の中
心部付近に集中し周縁部が利用されない傾向を示
すので、エレクトロ・マイグレーシヨンの発生防
止を目的とした配線導体の幅広形成効果は著しく
減殺される。更にまた、このような部分での配線
抵抗を高める結果となる。
(発明の目的)
本発明の目的は、上記の状況に鑑み、接続導体
部近傍における多層配線導体の配線抵抗の増加を
抑制し、またエレクトロ・マイグレーシヨン発生
問題を解決する層間絶縁膜開孔パターンを備えた
半導体集積回路装置を提供することである。
部近傍における多層配線導体の配線抵抗の増加を
抑制し、またエレクトロ・マイグレーシヨン発生
問題を解決する層間絶縁膜開孔パターンを備えた
半導体集積回路装置を提供することである。
(発明の構成)
本発明の半導体集積回路装置は、半導体基板
と、前記半導体基板上に層間絶縁膜を介し形成さ
れる多層配線導体層と、前記層間絶縁膜の下層開
孔パターンが上層開孔パターンをそれぞれ取り囲
むよう形成される前記多層配線導体間の接続導体
部とを含む。
と、前記半導体基板上に層間絶縁膜を介し形成さ
れる多層配線導体層と、前記層間絶縁膜の下層開
孔パターンが上層開孔パターンをそれぞれ取り囲
むよう形成される前記多層配線導体間の接続導体
部とを含む。
(問題点を解決するための手段)
すなわち、本発明によれば、層間絶縁膜に形成
される各接続導体部の開孔部は、下層開孔パター
ンが上層開孔パターンの周囲を取り囲むような形
状を備える。ここで、下層開孔パターンは上層開
孔パターンの周囲を全て取り囲む形状のもので
も、または上層配線導体層からの電流通路を横切
るように、3方から「コ」の字形状のパターンで
取り囲んでも良く、場合によつては複数個の分割
パターンの集合形状で取り囲んでもよい。
される各接続導体部の開孔部は、下層開孔パター
ンが上層開孔パターンの周囲を取り囲むような形
状を備える。ここで、下層開孔パターンは上層開
孔パターンの周囲を全て取り囲む形状のもので
も、または上層配線導体層からの電流通路を横切
るように、3方から「コ」の字形状のパターンで
取り囲んでも良く、場合によつては複数個の分割
パターンの集合形状で取り囲んでもよい。
(作用)
この下層開孔パターンによると、各接続導体部
近傍では、配線導体を横切る電流成分がより広く
導体に分散し、周縁部を含む導体幅の殆んど全て
が有効に利用される。以下図面を参照して本発明
を詳細に説明する。
近傍では、配線導体を横切る電流成分がより広く
導体に分散し、周縁部を含む導体幅の殆んど全て
が有効に利用される。以下図面を参照して本発明
を詳細に説明する。
(実施例)
第1図は本発明の一実施例を示す接続導体部近
傍の平面図である。本実施例では、第1層、第2
層および第3層に形成された配線導体層1,2お
よび3と、第1層と第2層の配線導体層間を絶縁
する層間絶縁膜に形成された下層開孔パターン4
と、第2層と第3層の配線導体層間を絶縁する層
間絶縁膜に形成された上層開孔パターン5とを含
む。ここで、3つの配線導体層は第1層目が最も
幅広に形成され、第2、第3の順で順次、厚膜、
狭幅に形成される。また、下層開孔パターン4
は、第2層および第3層の各配線導体層から下層
配線導体層に流入する電流通路を各領域で横切る
よう「コ」の字形状とされ、上層開孔パターン5
を3方から取り囲むよう形成される。
傍の平面図である。本実施例では、第1層、第2
層および第3層に形成された配線導体層1,2お
よび3と、第1層と第2層の配線導体層間を絶縁
する層間絶縁膜に形成された下層開孔パターン4
と、第2層と第3層の配線導体層間を絶縁する層
間絶縁膜に形成された上層開孔パターン5とを含
む。ここで、3つの配線導体層は第1層目が最も
幅広に形成され、第2、第3の順で順次、厚膜、
狭幅に形成される。また、下層開孔パターン4
は、第2層および第3層の各配線導体層から下層
配線導体層に流入する電流通路を各領域で横切る
よう「コ」の字形状とされ、上層開孔パターン5
を3方から取り囲むよう形成される。
本実施例によると、各接続導体部近傍では従来
存在した横方向にひき伸ばされるような電流経路
は弱まり、代わつて各導体層を横切り周縁に向う
電流経路A−A′が現われる。従つて、各接続導
体部近傍の各配線導体層には周縁部を流れる電流
成分が従来のものより増加するので、各接続導体
近傍における各配線導体の電流密度を著しく低減
せしめ得る。この電流経路均一化効果は電流経路
に関わる配線層が多い程効果的で、電流は配線導
体層の周縁部までを利用し導体幅一杯に流すこと
ができるので、エレクトロ・マイグレーシヨンの
発生防止を目的とした配線導体の幅広形成効果を
充分に生かすことができ、また、配線抵抗の増加
を抑制することができる。
存在した横方向にひき伸ばされるような電流経路
は弱まり、代わつて各導体層を横切り周縁に向う
電流経路A−A′が現われる。従つて、各接続導
体部近傍の各配線導体層には周縁部を流れる電流
成分が従来のものより増加するので、各接続導体
近傍における各配線導体の電流密度を著しく低減
せしめ得る。この電流経路均一化効果は電流経路
に関わる配線層が多い程効果的で、電流は配線導
体層の周縁部までを利用し導体幅一杯に流すこと
ができるので、エレクトロ・マイグレーシヨンの
発生防止を目的とした配線導体の幅広形成効果を
充分に生かすことができ、また、配線抵抗の増加
を抑制することができる。
第2図は従来の矩形状開孔パターンによる接続
導体部近傍の平面図で、電流が横方向にひき伸ば
されるような経路B−B′をとる様子を示したも
のである。従来の開孔パターンでは、下層開孔パ
ターン4が上層開孔パターン5の囲みを持たない
ので、電流は経路B−B′に沿い配線導体層の中
心部付近に多く流れ、特に第1層および第2層の
各配線導体層1および2における各接続導体部近
傍の電流密度を著しく高め、エレクトロ・マイグ
レーシヨンをおこす。
導体部近傍の平面図で、電流が横方向にひき伸ば
されるような経路B−B′をとる様子を示したも
のである。従来の開孔パターンでは、下層開孔パ
ターン4が上層開孔パターン5の囲みを持たない
ので、電流は経路B−B′に沿い配線導体層の中
心部付近に多く流れ、特に第1層および第2層の
各配線導体層1および2における各接続導体部近
傍の電流密度を著しく高め、エレクトロ・マイグ
レーシヨンをおこす。
第3図および第4図は、それぞれ、本発明の他
の実施例を示す接続導体部近傍の平面図である。
ここで、第3図は4層配線構造に対する実施例を
示すもので、新らたに第4層配線導体層6および
第2の下層開孔パターン7がそれぞれ設けられて
いる。この実施例では下層開孔パターンが2つあ
るので、第1層と第2層の配線導体層間に設けら
れたものを第1の下層開孔パターン4とし、第2
層と第3層の間に設けられたものを第2の下層開
孔パターン7としてそれぞれ区別する。また、こ
の場合、第2の下層開孔パターン7は第1の下層
開孔パターン4の上層開孔パターンとなる関係を
もち、全ての下層開孔パターンが全ての上層開孔
パターンの周囲を完全に取り囲むよう形成され
る。
の実施例を示す接続導体部近傍の平面図である。
ここで、第3図は4層配線構造に対する実施例を
示すもので、新らたに第4層配線導体層6および
第2の下層開孔パターン7がそれぞれ設けられて
いる。この実施例では下層開孔パターンが2つあ
るので、第1層と第2層の配線導体層間に設けら
れたものを第1の下層開孔パターン4とし、第2
層と第3層の間に設けられたものを第2の下層開
孔パターン7としてそれぞれ区別する。また、こ
の場合、第2の下層開孔パターン7は第1の下層
開孔パターン4の上層開孔パターンとなる関係を
もち、全ての下層開孔パターンが全ての上層開孔
パターンの周囲を完全に取り囲むよう形成され
る。
本実施例によると、各接続導体部近傍の電流密
度は、電流が接続導体部間をほぼ放射状に流れる
ために、配線導体数の増加にもかかわらずより顕
著に低減される。
度は、電流が接続導体部間をほぼ放射状に流れる
ために、配線導体数の増加にもかかわらずより顕
著に低減される。
また、第4図は開孔パターンの全てを複数個の
分割パターンの集合形状としたものである。この
実施例は各配線導体幅が比較的広い場合に適す
る。
分割パターンの集合形状としたものである。この
実施例は各配線導体幅が比較的広い場合に適す
る。
(発明の効果)
以上詳細に説明したように、本発明によれば、
多層配線構造における接続導体部の配線電流密度
を著しく低減し、エレクトロ・マイグレーシヨン
の発生を防止すると共に、配線抵抗の増加を抑制
し得るので、多層配線半導体集積回路の配線に対
する信頼性を顕著に向上させる効果を有する。
多層配線構造における接続導体部の配線電流密度
を著しく低減し、エレクトロ・マイグレーシヨン
の発生を防止すると共に、配線抵抗の増加を抑制
し得るので、多層配線半導体集積回路の配線に対
する信頼性を顕著に向上させる効果を有する。
第1図は本発明の一実施例を示す接続導体部近
傍の平面図、第2図は従来のく形状開孔パターン
による接続導体部近傍の平面図、第3図および第
4図はそれぞれ、本発明の他の実施例を示す接続
導体部近傍の平面図である。 1……第1層配線導体層、2……第2層配線導
体層、3……第3層配線導体層、6……第4層配
線導体層、4,7……下層開孔パターン、5……
上層開孔パターン、A−A′,B−B′……電流経
路。
傍の平面図、第2図は従来のく形状開孔パターン
による接続導体部近傍の平面図、第3図および第
4図はそれぞれ、本発明の他の実施例を示す接続
導体部近傍の平面図である。 1……第1層配線導体層、2……第2層配線導
体層、3……第3層配線導体層、6……第4層配
線導体層、4,7……下層開孔パターン、5……
上層開孔パターン、A−A′,B−B′……電流経
路。
Claims (1)
- 【特許請求の範囲】 1 半導体基板と、前記半導体基板上に層間絶縁
膜を介し形成される多層配線導体層と、前記層間
絶縁膜の下層開孔パターンが上層開孔パターンを
それぞれ取り囲むよう形成される前記多層配線導
体間の接続導体とを含むことを特徴とする半導体
集積回路装置。 2 前記下層開孔パターンが、上層配線導体層が
ら下層配線導体層に流入する電流通路を横切るよ
うに、前記上層開孔パターンを3方から「コ」の
字状に取り囲み形成されることを特徴とする特許
請求の範囲第1項記載の半導体集積回路装置。 3 前記下層開孔パターンが、上層開孔パターン
の周囲の全てを取り囲み形成されることを特徴と
する特許請求の範囲第1項記載の半導体集積回路
装置。 4 前記下層開孔パターンの少くとも一つが、複
数個の分割パターンの集合形状から成ることを特
徴とする特許請求の範囲第1項記載の半導体集積
回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7573285A JPS61234052A (ja) | 1985-04-10 | 1985-04-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7573285A JPS61234052A (ja) | 1985-04-10 | 1985-04-10 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61234052A JPS61234052A (ja) | 1986-10-18 |
JPH0416021B2 true JPH0416021B2 (ja) | 1992-03-19 |
Family
ID=13584734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7573285A Granted JPS61234052A (ja) | 1985-04-10 | 1985-04-10 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61234052A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192146A (ja) * | 1989-01-20 | 1990-07-27 | Toshiba Corp | 半導体装置 |
JPH05283467A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 半導体集積回路装置 |
-
1985
- 1985-04-10 JP JP7573285A patent/JPS61234052A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61234052A (ja) | 1986-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0138887B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7563645B2 (en) | Electronic package having a folded package substrate | |
US5216280A (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
KR101452791B1 (ko) | 파인 피치 상호접속부 및 그 제조 방법 | |
JP2000049223A (ja) | 半導体装置 | |
US5411916A (en) | Method for patterning wirings of semiconductor integrated circuit device | |
EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
JPH0416021B2 (ja) | ||
JPH10294553A (ja) | 回路基板 | |
JP2738145B2 (ja) | 半導体装置 | |
JPS6366950A (ja) | 半導体装置 | |
JPS6148779B2 (ja) | ||
JPH0611531Y2 (ja) | 回路基板装置 | |
JP3214015B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
JPH05166812A (ja) | 半導体素子 | |
JPS6239027A (ja) | 半導体装置の製造方法 | |
JP2534496B2 (ja) | 半導体装置の製造方法 | |
KR100303917B1 (ko) | 반도체장치의 배선 콘택부 레이아웃 | |
JPH0685078A (ja) | 半導体集積回路の多層配線構造 | |
JPH04188753A (ja) | 多層配線半導体装置 | |
JPH03200331A (ja) | 半導体集積回路 | |
JPS6043845A (ja) | 多層配線部材の製造方法 | |
JPH04116827A (ja) | 半導体装置 | |
JPH04215458A (ja) | 半導体集積回路装置のエアーブリッジ配線 | |
JPS61263244A (ja) | 半導体装置 |