JP2642912B2 - 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 - Google Patents
電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路Info
- Publication number
- JP2642912B2 JP2642912B2 JP7214740A JP21474095A JP2642912B2 JP 2642912 B2 JP2642912 B2 JP 2642912B2 JP 7214740 A JP7214740 A JP 7214740A JP 21474095 A JP21474095 A JP 21474095A JP 2642912 B2 JP2642912 B2 JP 2642912B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- transistor
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Control Of Direct Current Motors (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子的電力スイッチ
用のスイッチング制御回路に関し、より特定的には制御
信号レベルシフタを包含するこの形式の回路に関する。
用のスイッチング制御回路に関し、より特定的には制御
信号レベルシフタを包含するこの形式の回路に関する。
【０００２】
【従来の技術】電子的電力スイッチの１つの知られてい
る応用は電動機作動用のブリッジ回路を形成する場合で
ある。これらの回路は、高電圧・電源の端子間に直列に
接続された電子的スイッチの対を包含する。負荷は、こ
の場合には電動機の巻線であるが、該対のスイッチの接
続点の間に接続される。各対のスイッチは、どの瞬間に
おいても２個のうち最も多くて１個が閉路されるように
制御される。すなわち、対における２つのスイッチの同
時の閉路が生ずることができない。
る応用は電動機作動用のブリッジ回路を形成する場合で
ある。これらの回路は、高電圧・電源の端子間に直列に
接続された電子的スイッチの対を包含する。負荷は、こ
の場合には電動機の巻線であるが、該対のスイッチの接
続点の間に接続される。各対のスイッチは、どの瞬間に
おいても２個のうち最も多くて１個が閉路されるように
制御される。すなわち、対における２つのスイッチの同
時の閉路が生ずることができない。
【０００３】
【発明が解決しようとする課題】電子的スイッチは、正
常には回路配置の接地端子でもある基準電圧に対する２
つのレベルにおける制御信号を発生する低電圧・論理回
路により制御される。電源の正端子に接続されるブリッ
ジのスイッチを制御するために、論理回路信号のレベル
は適切なレベルシフタ回路によりシフトされる。
常には回路配置の接地端子でもある基準電圧に対する２
つのレベルにおける制御信号を発生する低電圧・論理回
路により制御される。電源の正端子に接続されるブリッ
ジのスイッチを制御するために、論理回路信号のレベル
は適切なレベルシフタ回路によりシフトされる。
【０００４】レベルシフタを有する制御回路の代表的な
構造は添付の図面の図１に概略的にあらわされる。４個
の電力トランジスタ、例えばｎチャンネルのＤＭＯＳ形
の電界効果トランジスタ（ＦＥＴ）であってＴ１，Ｔ
２，Ｔ３，Ｔ４であらわされるものが、比較的高電圧の
直流電源例えば３００ボルトの、アース記号およびＶH
であらわされる、端子間に対になって直列に接続され
る。負荷Ｌは例えばそれ以上は図面には示されていない
電動機の巻線であるが、２つの対のスイッチの接続ノー
ドの間に接続される。ＬＧであらわされる制御論理回路
は、２つの電圧レベル、例えば接地または零レベルと比
較的に低い電源電圧レベルＶll、代表的には５ボルト、
において制御信号を発生する。
構造は添付の図面の図１に概略的にあらわされる。４個
の電力トランジスタ、例えばｎチャンネルのＤＭＯＳ形
の電界効果トランジスタ（ＦＥＴ）であってＴ１，Ｔ
２，Ｔ３，Ｔ４であらわされるものが、比較的高電圧の
直流電源例えば３００ボルトの、アース記号およびＶH
であらわされる、端子間に対になって直列に接続され
る。負荷Ｌは例えばそれ以上は図面には示されていない
電動機の巻線であるが、２つの対のスイッチの接続ノー
ドの間に接続される。ＬＧであらわされる制御論理回路
は、２つの電圧レベル、例えば接地または零レベルと比
較的に低い電源電圧レベルＶll、代表的には５ボルト、
において制御信号を発生する。
【０００５】これらの信号は、論理回路ＬＧの出力端子
間で利用可能であるが、制御端子に印加され、すなわ
ち、それぞれのドライブ回路により「下方の」トランジ
スタＴ 2 ，Ｔ4 、およびそれぞれのレベルシフトおよび
ドライブ回路により「上方の」トランジスタＴ1 ，
Ｔ3 、の両方のゲート電極に印加され、論理回路ＬＧに
より決定されるシーケンスに従いトランジスタをオンま
たはオフ（導通または遮断）にスイッチングする。図解
を簡単にするために、トランジスタＴ１およびＴ２用の
ドライブ回路ＤＲ１およびＤＲ２、およびトランジスタ
Ｔ１に関係するレベルシフタＬＳ１のみが示されている
が、トランジスタＴ3 およびＴ4 の制御用に同様の回路
が設けられることを理解することができる。
間で利用可能であるが、制御端子に印加され、すなわ
ち、それぞれのドライブ回路により「下方の」トランジ
スタＴ 2 ，Ｔ4 、およびそれぞれのレベルシフトおよび
ドライブ回路により「上方の」トランジスタＴ1 ，
Ｔ3 、の両方のゲート電極に印加され、論理回路ＬＧに
より決定されるシーケンスに従いトランジスタをオンま
たはオフ（導通または遮断）にスイッチングする。図解
を簡単にするために、トランジスタＴ１およびＴ２用の
ドライブ回路ＤＲ１およびＤＲ２、およびトランジスタ
Ｔ１に関係するレベルシフタＬＳ１のみが示されている
が、トランジスタＴ3 およびＴ4 の制御用に同様の回路
が設けられることを理解することができる。
【０００６】トランジスタＴ２のドライブ回路（ＤＲ
２）には、比較的低い電圧ＶL 、例えば１２ボルト、が
供給されるが、この電圧はソース端子（接地に接続され
る）に対するＴ２のゲート電極の電圧を導通しきい値よ
り大なる電圧に上昇させるに充分である。トランジスタ
Ｔ１のドライブ回路（ＤＲ１）には、電圧ＶC が供給さ
れるが、この電圧、ＶC の値は、接続ノードＳ１（２つ
のトランジスタＴ１およびＴ２の間）と図示されない充
電回路の間に接続される「バッフア」キャパシタにより
提供される電圧ＶL に実質的に等しく、この充電回路の
機能はキャパシタＣが電圧ＶC に充電されているよう維
持することである。
２）には、比較的低い電圧ＶL 、例えば１２ボルト、が
供給されるが、この電圧はソース端子（接地に接続され
る）に対するＴ２のゲート電極の電圧を導通しきい値よ
り大なる電圧に上昇させるに充分である。トランジスタ
Ｔ１のドライブ回路（ＤＲ１）には、電圧ＶC が供給さ
れるが、この電圧、ＶC の値は、接続ノードＳ１（２つ
のトランジスタＴ１およびＴ２の間）と図示されない充
電回路の間に接続される「バッフア」キャパシタにより
提供される電圧ＶL に実質的に等しく、この充電回路の
機能はキャパシタＣが電圧ＶC に充電されているよう維
持することである。
【０００７】レベルシフタＬＳ１は実質的に同一の２つ
の回路分枝を包含し、その各個はｎチャンネルのＭＯＳ
トランジスタＭ１，Ｍ２であって、そのソース端子は接
地端子にそのドレイン端子は抵抗Ｒ１，Ｒ２とゼナーダ
イオードＤ１，Ｄ２の並列接続を経由して電源端子ＶC
に接続される。トランジスタＭ１およびＭ２のゲート端
子は論理回路ＬＧの出力に、一方は直接に他方はインバ
ータＩＮＶ１を介して、該２つのトランジスタに到達す
る制御信号が常に相互に相補的であるように、接続され
る。
の回路分枝を包含し、その各個はｎチャンネルのＭＯＳ
トランジスタＭ１，Ｍ２であって、そのソース端子は接
地端子にそのドレイン端子は抵抗Ｒ１，Ｒ２とゼナーダ
イオードＤ１，Ｄ２の並列接続を経由して電源端子ＶC
に接続される。トランジスタＭ１およびＭ２のゲート端
子は論理回路ＬＧの出力に、一方は直接に他方はインバ
ータＩＮＶ１を介して、該２つのトランジスタに到達す
る制御信号が常に相互に相補的であるように、接続され
る。
【０００８】レベルシフタＬＳ１はまたＲＳであらわさ
れる２安定（フリップフロップ）回路を包含し、該２安
定回路には電圧ＶC が供給され、該２安定回路は、「セ
ット」および「リセット」端子Ｓ，Ｒであってそれぞれ
インバータＩＮＶ２およびＩＮＶ３を介してそれぞれト
ランジスタＭ１およびＭ２のドレイン電極に接続される
もの、およびトランジスタＴ１のドライブ回路ＤＲ１の
入力に接続される出力端子Ｑを有する。
れる２安定（フリップフロップ）回路を包含し、該２安
定回路には電圧ＶC が供給され、該２安定回路は、「セ
ット」および「リセット」端子Ｓ，Ｒであってそれぞれ
インバータＩＮＶ２およびＩＮＶ３を介してそれぞれト
ランジスタＭ１およびＭ２のドレイン電極に接続される
もの、およびトランジスタＴ１のドライブ回路ＤＲ１の
入力に接続される出力端子Ｑを有する。
【０００９】動作において、２つのトランジスタＭ１お
よびＭ２は論理回路ＬＧにより発生させられる信号によ
り、交互に導通状態にされる。２つの抵抗Ｒ１およびＲ
２において順次に生成される電流パルスはフリップフロ
ップＲＳの入力ＳおよびＲにおける「セット」および
「リセット」信号を発生させ、それにより、フリップフ
ロップからの出力信号Ｑ、これはノードＳ１の電圧レベ
ルと称されブリッジのトランジスタの導通状態に依存し
て実質的に０とＶH の間に変化するものである、はドラ
イブ回路ＤＲ１がトランジスタＴ１のゲート電極とソー
ス電極の間に電圧信号を印加させるようにし、該電圧信
号はトランジスタＴ１をスイッチオンまたはスイッチオ
フさせる。
よびＭ２は論理回路ＬＧにより発生させられる信号によ
り、交互に導通状態にされる。２つの抵抗Ｒ１およびＲ
２において順次に生成される電流パルスはフリップフロ
ップＲＳの入力ＳおよびＲにおける「セット」および
「リセット」信号を発生させ、それにより、フリップフ
ロップからの出力信号Ｑ、これはノードＳ１の電圧レベ
ルと称されブリッジのトランジスタの導通状態に依存し
て実質的に０とＶH の間に変化するものである、はドラ
イブ回路ＤＲ１がトランジスタＴ１のゲート電極とソー
ス電極の間に電圧信号を印加させるようにし、該電圧信
号はトランジスタＴ１をスイッチオンまたはスイッチオ
フさせる。
【００１０】前述の回路は、ノードＳ１の０とＶH の間
のスイッチングの期間に、フリップフロップの両方の入
力がロウレベルにあることを確実化するよう、下記に説
明される態様で改良されることができる。しかし、図１
の回路およびそのように改良された回路の両方とも、モ
ノリシックな集積回路の一部を形成するとき、擬似的な
スイッチングの支配を受ける可能性があり、それは、ト
ランジスタブリッジの動作において絶対的な安全性を達
成することが必須である場合はそれを利用することがで
きなくなる程のものである。
のスイッチングの期間に、フリップフロップの両方の入
力がロウレベルにあることを確実化するよう、下記に説
明される態様で改良されることができる。しかし、図１
の回路およびそのように改良された回路の両方とも、モ
ノリシックな集積回路の一部を形成するとき、擬似的な
スイッチングの支配を受ける可能性があり、それは、ト
ランジスタブリッジの動作において絶対的な安全性を達
成することが必須である場合はそれを利用することがで
きなくなる程のものである。
【００１１】擬似スイッチングはトランジスタＭ１およ
びＭ２に関連する構造についてのキャパシタンスによる
ものである。図１において一般的にＣ１およびＣ２であ
らわされるこれらのキャパシタンスは、ドレイン・ソー
ス間およびドレイン・基板間のキャパシタンスの和であ
る。特定の回路に関連して以下においてより詳細に説明
されるようにし、或る条件下においては、これらのキャ
パシタンスの放電の期間において、これは一部はゼナー
ダイオードを通し一部は抵抗Ｒ１，Ｒ２を通して行われ
るものであるが、寄生的成分の導電は、スイッチング制
御回路の種々の要素が形成されている、集積回路の構造
によりトリガされ、このことはフリップフロップにおけ
るスイッチング信号を導びくことができ、このことは制
御信号により生起させられるものではなく、したがって
このことは極めて深刻な誤動作を生起させる可能性があ
る。
びＭ２に関連する構造についてのキャパシタンスによる
ものである。図１において一般的にＣ１およびＣ２であ
らわされるこれらのキャパシタンスは、ドレイン・ソー
ス間およびドレイン・基板間のキャパシタンスの和であ
る。特定の回路に関連して以下においてより詳細に説明
されるようにし、或る条件下においては、これらのキャ
パシタンスの放電の期間において、これは一部はゼナー
ダイオードを通し一部は抵抗Ｒ１，Ｒ２を通して行われ
るものであるが、寄生的成分の導電は、スイッチング制
御回路の種々の要素が形成されている、集積回路の構造
によりトリガされ、このことはフリップフロップにおけ
るスイッチング信号を導びくことができ、このことは制
御信号により生起させられるものではなく、したがって
このことは極めて深刻な誤動作を生起させる可能性があ
る。
【００１２】本発明の目的は電子的電力スイッチ用のレ
ベルシフタを有するスイッチング制御回路であっていか
なる場合においても擬似的なスイッチングが不可能であ
るものを提供することにある。
ベルシフタを有するスイッチング制御回路であっていか
なる場合においても擬似的なスイッチングが不可能であ
るものを提供することにある。
【００１３】
【課題を解決するための手段】この目的は、本発明によ
り、特許請求の範囲の請求項１および請求項２に一般的
に規定され特徴づけられる回路により達成される。本発
明は、添付図面に関連する例示的な、したがって非限定
的な具体例の詳細な記述から、よりよく理解されるであ
ろう。
り、特許請求の範囲の請求項１および請求項２に一般的
に規定され特徴づけられる回路により達成される。本発
明は、添付図面に関連する例示的な、したがって非限定
的な具体例の詳細な記述から、よりよく理解されるであ
ろう。
【００１４】
【発明の実施の形態】図２の回路においては図１の場合
と同じまたはそれに対応する部分は同じ参照記号で表示
されており、図２の回路は図１の回路と、フリップフロ
ップＲＳの入力端子ＳおよびＲはトランジスタＭ１およ
びＭ２のドレイン電極とインバータを介してではなく２
つのＰチャンネルＭＯＳＦＥＴ Ｍ９およびＭ１０を有
する結合ステージを介して接続される点で実質的に相違
する。これらのトランジスタ（Ｍ９，Ｍ１０）はそれぞ
れの直列抵抗Ｒ３およびＲ４をともなってトランジスタ
Ｍ２およびＭ１のドレインとノードＳ１の間に接続さ
れ、これらのトランジスタ（Ｍ９，Ｍ１０）のゲート電
極は対の相手のトランジスタのソース電極に接続され
る。
と同じまたはそれに対応する部分は同じ参照記号で表示
されており、図２の回路は図１の回路と、フリップフロ
ップＲＳの入力端子ＳおよびＲはトランジスタＭ１およ
びＭ２のドレイン電極とインバータを介してではなく２
つのＰチャンネルＭＯＳＦＥＴ Ｍ９およびＭ１０を有
する結合ステージを介して接続される点で実質的に相違
する。これらのトランジスタ（Ｍ９，Ｍ１０）はそれぞ
れの直列抵抗Ｒ３およびＲ４をともなってトランジスタ
Ｍ２およびＭ１のドレインとノードＳ１の間に接続さ
れ、これらのトランジスタ（Ｍ９，Ｍ１０）のゲート電
極は対の相手のトランジスタのソース電極に接続され
る。
【００１５】トランジスタＭ１およびＭ２それぞれの導
通期間において抵抗Ｒ１およびＲ２に交互に注入される
電流は、抵抗Ｒ３またはＲ４の端子間に電圧降下が生
じ、該電圧降下がフリップフロップＲＳに「リセット」
または「セット」の信号を生じさせるように、トランジ
スタＭ９またはＭ１０それぞれの導通を生じさせる。こ
の回路は、図１の回路に比べて、ノードＳ１のスイッチ
ング期間においてフリップフロップの両方の入力につい
て低レベルの信号Ｓ＝０、Ｒ＝０の条件を維持する点で
有利なものである。このことは、ノードＳ１が高い電圧
レベルへスイッチングされるとき、すなわち０からＶH
へ変化させられる場合に、特に重要なことである。
通期間において抵抗Ｒ１およびＲ２に交互に注入される
電流は、抵抗Ｒ３またはＲ４の端子間に電圧降下が生
じ、該電圧降下がフリップフロップＲＳに「リセット」
または「セット」の信号を生じさせるように、トランジ
スタＭ９またはＭ１０それぞれの導通を生じさせる。こ
の回路は、図１の回路に比べて、ノードＳ１のスイッチ
ング期間においてフリップフロップの両方の入力につい
て低レベルの信号Ｓ＝０、Ｒ＝０の条件を維持する点で
有利なものである。このことは、ノードＳ１が高い電圧
レベルへスイッチングされるとき、すなわち０からＶH
へ変化させられる場合に、特に重要なことである。
【００１６】しかし、キャパシタＣ１およびＣ２の放電
は擬似的な信号を生じさせる可能性がある。特に、図２
の回路が通常の製造技術を用いる集積回路として作られ
ると、ｐｎｐ形の寄生的なバイポーラのトランジスタが
形成され、この寄生的なトランジスタはＰチャンネルの
ＭＯＳＦＥＴトランジスタＭ１０およびＭ９と協働する
寄生的電流発生器を構成し、このことの効果は図３の等
価回路図を検討することにより評価されることができ
る。了解されるように、これはＴｐ１およびＴｐ２であ
らわされる２つの二重コレクタ形トランジスタを示し、
その各個においてエミッタ領域はＰチャンネルのＭＯＳ
ＦＥＴトランジスタＭ１０およびＭ９のソース領域と共
通であり、ベース領域は電源端子ＶC に接続され、コレ
クタ領域はフリップフロップの入力端子ＳおよびＲに接
続されるＭ１０およびＭ９のドレイン領域に共通であ
る。
は擬似的な信号を生じさせる可能性がある。特に、図２
の回路が通常の製造技術を用いる集積回路として作られ
ると、ｐｎｐ形の寄生的なバイポーラのトランジスタが
形成され、この寄生的なトランジスタはＰチャンネルの
ＭＯＳＦＥＴトランジスタＭ１０およびＭ９と協働する
寄生的電流発生器を構成し、このことの効果は図３の等
価回路図を検討することにより評価されることができ
る。了解されるように、これはＴｐ１およびＴｐ２であ
らわされる２つの二重コレクタ形トランジスタを示し、
その各個においてエミッタ領域はＰチャンネルのＭＯＳ
ＦＥＴトランジスタＭ１０およびＭ９のソース領域と共
通であり、ベース領域は電源端子ＶC に接続され、コレ
クタ領域はフリップフロップの入力端子ＳおよびＲに接
続されるＭ１０およびＭ９のドレイン領域に共通であ
る。
【００１７】キャパシタンスＣ１およびＣ２の放電位相
において、２つのトランジスタＴｐ１およびＴｐ２は抵
抗Ｒ３およびＲ４へ電流を注入する。このことは、特
に、電力トランジスタＴ１およびＴ２がそれぞれオフお
よびオンであるとき、ノードＳ１をより高いレベルから
より低いレベルへスイッチングする位相において生起す
る。この位相においてフリップフロップの両方の入口は
より高いレベル、すなわち、一般的にはフリップフロッ
プの良好に定義された出力状態には対応しない状態、に
ある。
において、２つのトランジスタＴｐ１およびＴｐ２は抵
抗Ｒ３およびＲ４へ電流を注入する。このことは、特
に、電力トランジスタＴ１およびＴ２がそれぞれオフお
よびオンであるとき、ノードＳ１をより高いレベルから
より低いレベルへスイッチングする位相において生起す
る。この位相においてフリップフロップの両方の入口は
より高いレベル、すなわち、一般的にはフリップフロッ
プの良好に定義された出力状態には対応しない状態、に
ある。
【００１８】この条件がフリップフロップの出力を電力
トランジスタＴ１のスイッチオンに対応させることを回
避するためには、「リセット優位」形のフリップフロッ
プ、すなわち両方の入力が「高（ハイ）」のレベルであ
るときは常に「低（ロウ）」のレベル（すなわちリセッ
ト）の出力を発生させるもの、を利用することが推奨さ
れる。しかし、この場合においてさえ、トランジスタＴ
１が遮断状態にあるときにノードＳ１のＶH から０への
移行の終末において、トランジスタＴ１が、下方のトラ
ンジスタＴ２の導通期間において、トランジスタＴ１を
再び導通状態にする可能性をもつという入力条件になる
というリスクがあり、この事態は極めて望ましくないこ
とである。
トランジスタＴ１のスイッチオンに対応させることを回
避するためには、「リセット優位」形のフリップフロッ
プ、すなわち両方の入力が「高（ハイ）」のレベルであ
るときは常に「低（ロウ）」のレベル（すなわちリセッ
ト）の出力を発生させるもの、を利用することが推奨さ
れる。しかし、この場合においてさえ、トランジスタＴ
１が遮断状態にあるときにノードＳ１のＶH から０への
移行の終末において、トランジスタＴ１が、下方のトラ
ンジスタＴ２の導通期間において、トランジスタＴ１を
再び導通状態にする可能性をもつという入力条件になる
というリスクがあり、この事態は極めて望ましくないこ
とである。
【００１９】実際、フリップフロップの入力ＳおよびＲ
における電圧レベルは、寄生的注入が終了すると、ノー
ドＳ１のレベルへ徐々に低下する傾向を示し、それによ
り２つの端子ＳおよびＲに関連するキャパシタンスは抵
抗Ｒ４およびＲ３を通して放電しそれはフリップフロッ
プのいわゆるメモリ状態（Ｓ＝０、Ｒ＝０）に到達する
まで行われる。この条件において、出力状態Ｑは、２つ
のレベルのうち最も迅速に低下したものにより決定され
る。例えば、入力Ｒがより迅速に低下した場合には、希
望されない条件Ｓ＝１、Ｒ＝０が成立する可能性があ
り、この条件は電力トランジスタＴ１を導通状態にする
可能性がある。
における電圧レベルは、寄生的注入が終了すると、ノー
ドＳ１のレベルへ徐々に低下する傾向を示し、それによ
り２つの端子ＳおよびＲに関連するキャパシタンスは抵
抗Ｒ４およびＲ３を通して放電しそれはフリップフロッ
プのいわゆるメモリ状態（Ｓ＝０、Ｒ＝０）に到達する
まで行われる。この条件において、出力状態Ｑは、２つ
のレベルのうち最も迅速に低下したものにより決定され
る。例えば、入力Ｒがより迅速に低下した場合には、希
望されない条件Ｓ＝１、Ｒ＝０が成立する可能性があ
り、この条件は電力トランジスタＴ１を導通状態にする
可能性がある。
【００２０】本発明によれば、前記のことが生起するこ
とを回避するために「リセット」入力（Ｒ）に接続され
る抵抗Ｒ３の抵抗値は、「セット」入力（Ｓ）に接続さ
れる抵抗Ｒ４の抵抗値より大である。したがって、寄生
的電流発生器により同じ電流が抵抗Ｒ３およびＲ４に注
入される場合に、「セット」端子のレベルは、「リセッ
ト」端子のレベルより、より小なる時定数の影響によ
り、より迅速に低下し、それにより、終末において、出
力Ｑは常に状態Ｓ＝０、Ｒ＝１に対応するようになる。
とを回避するために「リセット」入力（Ｒ）に接続され
る抵抗Ｒ３の抵抗値は、「セット」入力（Ｓ）に接続さ
れる抵抗Ｒ４の抵抗値より大である。したがって、寄生
的電流発生器により同じ電流が抵抗Ｒ３およびＲ４に注
入される場合に、「セット」端子のレベルは、「リセッ
ト」端子のレベルより、より小なる時定数の影響によ
り、より迅速に低下し、それにより、終末において、出
力Ｑは常に状態Ｓ＝０、Ｒ＝１に対応するようになる。
【００２１】本発明の他の実施例において、集積回路の
配置、すなわち回路要素の配置状況は、スイッチング期
間において、２つの寄生的電流発生器により一方の抵抗
に注入される全電流と他方の抵抗に注入される全電流は
等しいものではなく、「リセット」入力（Ｒ）に接続さ
れる抵抗に注入される全電流は他方の抵抗に注入される
全電流より大である。この場合に、たとえ抵抗Ｒ３とＲ
４が等しくても「セット」端子のレベルは「リセット」
端子のレベルよりより迅速に低下し、その理由は「セッ
ト」端子に関連するキャパシタンスの電荷は「リセッ
ト」端子に関連するキャパシタンスの電荷より小である
からである。
配置、すなわち回路要素の配置状況は、スイッチング期
間において、２つの寄生的電流発生器により一方の抵抗
に注入される全電流と他方の抵抗に注入される全電流は
等しいものではなく、「リセット」入力（Ｒ）に接続さ
れる抵抗に注入される全電流は他方の抵抗に注入される
全電流より大である。この場合に、たとえ抵抗Ｒ３とＲ
４が等しくても「セット」端子のレベルは「リセット」
端子のレベルよりより迅速に低下し、その理由は「セッ
ト」端子に関連するキャパシタンスの電荷は「リセッ
ト」端子に関連するキャパシタンスの電荷より小である
からである。
【００２２】この結果を得る１つの方法は、トランジス
タＭ１０およびＭ９を、関連するダイオードＤ１および
Ｄ２が形成されている区域の中心から相異なる距離に配
置することである。例えば、図４に示されるように、Ｍ
１０とダイオードＤ１，Ｄ２の間の距離ｄ１はＭ９と同
じダイオード対の間の距離ｄ２より大である。このこと
は、この形式の集積回路の通常の製造工程によれば、寄
生的なｐｎｐトランジスタＴｐ１，Ｔｐ２の利得はこれ
らの距離ｄ１およびｄ２の影響を強く受けるという事実
を利用するものである。
タＭ１０およびＭ９を、関連するダイオードＤ１および
Ｄ２が形成されている区域の中心から相異なる距離に配
置することである。例えば、図４に示されるように、Ｍ
１０とダイオードＤ１，Ｄ２の間の距離ｄ１はＭ９と同
じダイオード対の間の距離ｄ２より大である。このこと
は、この形式の集積回路の通常の製造工程によれば、寄
生的なｐｎｐトランジスタＴｐ１，Ｔｐ２の利得はこれ
らの距離ｄ１およびｄ２の影響を強く受けるという事実
を利用するものである。
【００２３】当然のことであるが、前述の配置、すなわ
ち２つの抵抗Ｒ３およびＲ４の寸法設定に関する配置、
およびトランジスタＭ１０，Ｍ９とダイオードＤ１，Ｄ
２の相互的位置設定に関する位相幾何的配置は同時に利
用され、それにより回路の動作の安全性が増大させられ
ることが可能である。
ち２つの抵抗Ｒ３およびＲ４の寸法設定に関する配置、
およびトランジスタＭ１０，Ｍ９とダイオードＤ１，Ｄ
２の相互的位置設定に関する位相幾何的配置は同時に利
用され、それにより回路の動作の安全性が増大させられ
ることが可能である。
【００２４】容易に確立され得るように、本発明の目的
は、寄生的なスイッチングのリスクが完全に回避される
点で、充分に達成される。さらに、この効果が、回路要
素を付加することなく、単に幾つかの既存の要素を寸法
設定しおよび／または適切に配置することにより、得ら
れることが認識されるのである。
は、寄生的なスイッチングのリスクが完全に回避される
点で、充分に達成される。さらに、この効果が、回路要
素を付加することなく、単に幾つかの既存の要素を寸法
設定しおよび／または適切に配置することにより、得ら
れることが認識されるのである。
【図１】前記されるような、トランジスタのブリッジに
適用される知られているスイッチング制御回路の線図で
ある。
適用される知られているスイッチング制御回路の線図で
ある。
【図２】本発明が適用されるスイッチング制御回路の線
図である。
図である。
【図３】図２の詳細を示す線図であって図２には示され
ていない寄生的な要素が示されるものである。
ていない寄生的な要素が示されるものである。
【図４】集積回路の幾つかの要素の相対的配置を概略的
に示す図である。
に示す図である。
ＬＳ１…レベルシフタ Ｍ１，Ｍ２…トランジスタ Ｍ９，Ｍ１０…トランジスタ Ｄ１，Ｄ２…ゼナーダイオード Ｒ１，Ｒ２…抵抗 Ｒ３，Ｒ４…抵抗 Ｃ１，Ｃ２…キャパシタンス ＲＳ…フリップフロップ ＤＲ１…ドライブ回路 Ｔ１…トランジスタ Ｓ１…ノード Ｔｐ１，Ｔｐ２…二重コレクタダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリオ タラントラ イタリア国，20146 ミラノ，ビアーレ カテリーナ ダ フォルリ，52 (56)参考文献 特開 平５−244796（ＪＰ，Ａ) 実開 平２−123128（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】 第１および第２の電源端子（グラウン
ド、ＶH ）間に負荷（Ｌ）に直列に接続された電子的電
力スイッチ（Ｔ１）のスイッチング用の集積形制御回路
であって、該制御回路は、 基準端子（グラウンド）の電圧レベルに対する２つの電
圧レベルをもつ出力信号を発生させるに適合した制御論
理回路（ＬＧ）、および、 レベルシフト回路（ＬＳ１）であって、入力が制御論理
回路（ＬＧ）の出力に接続され出力が電子的スイッチ
（Ｔ１）の制御端子に接続され、電子的スイッチ（Ｔ
１）と負荷（Ｌ）の間の接続ノード（Ｓ１）の電圧レベ
ルに対する、制御論理回路からの信号に対応する、２つ
の電圧レベルをもつ信号を、出力端子に発生させるに適
合するもの、を具備し、 該レベルシフト回路（ＬＳ１）は、 「セット」入力（Ｓ）、「リセット」入力（Ｒ）、およ
び該レベルシフト回路の出力である出力（Ｑ）を有する
２安定ステージ（ＲＳ）、 該接続ノード（Ｓ１）と第３の電源端子（ＶC ）の間に
接続された第１および第２の回路分枝であって、その各
個が交互にスイッチングされるよう制御論理回路（Ｌ
Ｇ）に接続された第１のトランジスタ（Ｍ１０）および
第２のトランジスタ（Ｍ９）、接続ノード（Ｓ１）とそ
れぞれ第１のトランジスタ（Ｍ１０）および第２のトラ
ンジスタ（Ｍ９）の間に接続された第１の抵抗（Ｒ４）
および第２の抵抗（Ｒ３）、この場合に第１の抵抗（Ｒ
４）は２安定ステージ（ＲＳ）の「セット」入力（Ｓ）
に第２の抵抗（Ｒ３）は「リセット」入力（Ｒ）に接続
されるようになっている、を有するもの、および、 第１および第２の寄生的電流発生器（Ｔｐ１，Ｔｐ２）
であって、それぞれ第１および第２のトランジスタ（Ｍ
１０，Ｍ９）と協働し、それぞれ第１および第２の抵抗
（Ｒ４，Ｒ３）へ電流を注入するに適合するもの、を具
備する制御回路において、 第１の抵抗（Ｒ４）は第２の抵抗（Ｒ３）より小なる抵
抗値を有することを特徴とする集積形制御回路。 - 【請求項２】 第１および第２の電源端子（グラウン
ド，ＶH ）間に負荷（Ｌ）に直列に接続された電子的電
力スイッチ（Ｔ１）のスイッチングの制御用の集積回路
であって、該集積回路は、 基準端子（グラウンド）の電圧レベルに対する２つの電
圧レベルにおいて出力電圧を発生させるに適合した制御
論理回路（ＬＧ）、 レベルシフト回路（ＬＳ１）であって、入力が制御論理
回路（ＬＧ）の出力に接続され出力が電子的スイッチ
（Ｔ１）の制御端子に接続され、電子的スイッチ（Ｔ
１）と負荷（Ｌ）と間の接続ノード（Ｓ１）の電圧レベ
ルに対する、制御論理回路からの信号に対応する、２つ
の電圧レベルをもつ信号を、出力端子に発生させるに適
合するもの、を具備し、 該レベルシフト回路（ＬＳ１）は、「セット」入力
（Ｓ）、「リセット」入力（Ｒ）、および該レベルシフ
ト回路の出力である（Ｑ）を有する２安定ステージ（Ｒ
Ｓ）、 該接続ノード（Ｓ１）と第３の電源端子（ＶC ）の間に
接続された第１および第２の回路分枝であって、その各
個が交互にスイッチングされるよう制御論理回路（Ｌ
Ｇ）に接続された第１および第２のトランジスタ（Ｍ１
０，Ｍ９）、接続ノード（Ｓ１）とそれぞれ第１および
第２のトランジスタ（Ｍ１０，Ｍ９）の間に接続された
第１および第２の抵抗（Ｒ４，Ｒ３）、この場合に第１
の抵抗（Ｒ４）は２安定ステージ（ＲＳ）の「セット」
入力（Ｓ）に第２の抵抗（Ｒ３）は「リセット」入力
（Ｒ）に接続されるようになっている、および、第１お
よび第２の寄生的電流発生器（Ｔｐ１，Ｔｐ２）であっ
て、それぞれ第１のトランジスタ（Ｍ１０）および第２
のトランジスタ（Ｍ９）と協働し、第１の抵抗（Ｒ４）
および第２の抵抗（Ｒ３）へ電流を注入するに適合する
もの、を具備する集積回路において、 回路成分の配置が、スイッチング期間において、第１お
よび第２の電流発生器（Ｔｐ１，Ｔｐ２）により第２の
抵抗（Ｒ３）へ注入される全電流が同じ電流発生器によ
り第１の抵抗（Ｒ４）へ注入される全電流より大である
ように選択されている、ことを特徴とする集積回路。 - 【請求項３】 第１および第２のトランジスタ（Ｍ１
０，Ｍ９）はＰチャンネルのＭＯＳＦＥＴトランジスタ
であってそのドレイン端子はそれぞれ第１および第２の
抵抗（Ｒ４，Ｒ３）に接続されており、第１および第２
の回路分枝はそれぞれ、第１および第２のトランジスタ
（Ｍ１０，Ｍ９）のソース端子と第３の電源端子
（ＶC ）の間に接続された第１および第２のダイオード
（Ｄ１，Ｄ２）を包含し、第１および第２の電流発生器
はｐｎｐ形の寄生形のバイポーラのトランジスタであ
り、そのエミッタ領域は第１および第２のトランジスタ
（Ｍ１０，Ｍ９）のそれぞれのソース領域と共通であ
り、そのベース領域は第３の電源端子（ＶC ）に接続さ
れており、その各個は第１および第２のトランジスタ
（Ｍ１０，Ｍ９）のそれぞれのドレイン領域と共通な２
つのコレクタ領域を有し、第１のトランジスタ（Ｍ１
０）は集積回路区域内に形成され、該集積回路区域は第
１および第２のダイオード（Ｄ１，Ｄ２）が形成されて
いる区域の中心から、第２のトランジスタ（Ｍ９）が形
成されている区域と中心の距離より大である或る距離の
ところに位置している、ことを特徴とする請求項２記載
の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94830436:5 | 1994-09-16 | ||
| EP94830436A EP0703667B1 (en) | 1994-09-16 | 1994-09-16 | An integrated control circuit with a level shifter for switching an electronic switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08103098A JPH08103098A (ja) | 1996-04-16 |
| JP2642912B2 true JP2642912B2 (ja) | 1997-08-20 |
Family
ID=8218524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7214740A Expired - Fee Related JP2642912B2 (ja) | 1994-09-16 | 1995-08-23 | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5552731A (ja) |
| EP (1) | EP0703667B1 (ja) |
| JP (1) | JP2642912B2 (ja) |
| DE (1) | DE69403965T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0764365A2 (en) * | 1995-04-10 | 1997-03-26 | Koninklijke Philips Electronics N.V. | Level-shifting circuit and high-side driver including such a level-shifting circuit |
| US5719521A (en) * | 1996-10-29 | 1998-02-17 | Philips Electronics North America Corporation | Integrated half-bridge timing control circuit |
| JP3635975B2 (ja) | 1999-03-02 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | レベルシフト回路 |
| US6362679B2 (en) * | 2000-02-23 | 2002-03-26 | Tripath Technology, Inc. | Power device driver circuit |
| US6353345B1 (en) * | 2000-04-04 | 2002-03-05 | Philips Electronics North America Corporation | Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS |
| JP4382312B2 (ja) * | 2001-09-05 | 2009-12-09 | 三菱電機株式会社 | 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 |
| US6646469B2 (en) * | 2001-12-11 | 2003-11-11 | Koninklijke Philips Electronics N.V. | High voltage level shifter via capacitors |
| DE10261433B3 (de) * | 2002-12-30 | 2004-08-19 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters |
| US20050075809A1 (en) * | 2003-09-18 | 2005-04-07 | Ewc Controls Incorporated | Apparatus and method for detecting, filtering and conditioning AC voltage signals |
| US7116136B2 (en) * | 2003-12-16 | 2006-10-03 | International Rectifier Corporation | Gate driver with level shift between static wells with no power supply |
| US7126388B2 (en) * | 2004-12-16 | 2006-10-24 | Semiconductor Components Industries, L.L.C. | Power MOSFET driver and method therefor |
| DE102006016338A1 (de) | 2006-04-05 | 2007-10-18 | Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG | Regeleinrichtung zur Regelung der Spannung über einer sich in High-Side befindlichen Last |
| US7843237B2 (en) * | 2008-11-17 | 2010-11-30 | Infineon Technologies Austria Ag | Circuit arrangement for actuating a transistor |
| JP5018866B2 (ja) * | 2009-11-19 | 2012-09-05 | サンケン電気株式会社 | レベルシフト回路及びスイッチング電源装置 |
| TWI446713B (zh) * | 2011-03-11 | 2014-07-21 | Richtek Technology Corp | 改良抗雜訊的浮接閘驅動器電路結構及其方法 |
| KR101350545B1 (ko) * | 2012-05-31 | 2014-01-13 | 삼성전기주식회사 | 레벨 변환 회로 및 그를 포함하는 게이트 드라이버 회로 |
| US9203411B2 (en) | 2012-10-11 | 2015-12-01 | Qualcomm Incorporated | Compact low power level shifter for dual rail |
| JP6719242B2 (ja) * | 2016-03-23 | 2020-07-08 | エイブリック株式会社 | レベルシフト回路 |
| US10333408B1 (en) * | 2018-04-26 | 2019-06-25 | Dialog Semiconductor (Uk) Limited | Compensation of level-shift capacitance |
| CN110417242B (zh) * | 2018-06-08 | 2021-06-22 | 李湛明 | 用于GaN集成电路的高侧栅极驱动器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4677324A (en) * | 1986-03-21 | 1987-06-30 | Rca Corporation | Fast switch-off circuit for conductivity modulated field effect transistor |
| IT1221251B (it) * | 1988-02-25 | 1990-06-27 | Sgs Thomson Microelectronics | Circuito mos per il pilotaggio di un carico dal lato alto della alimentazione |
| US4937468A (en) * | 1989-01-09 | 1990-06-26 | Sundstrand Corporation | Isolation circuit for pulse waveforms |
| US4989127A (en) * | 1989-05-09 | 1991-01-29 | North American Philips Corporation | Driver for high voltage half-bridge circuits |
| JP2623934B2 (ja) * | 1989-07-26 | 1997-06-25 | 日本電気株式会社 | 電流検出回路 |
| FR2656965B1 (fr) * | 1990-01-09 | 1995-01-20 | Sgs Thomson Microelectronics | Commande et controle d'un commutateur de puissance. |
| US5105099A (en) * | 1991-03-01 | 1992-04-14 | Harris Corporation | Level shift circuit with common mode rejection |
| US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
-
1994
- 1994-09-16 EP EP94830436A patent/EP0703667B1/en not_active Expired - Lifetime
- 1994-09-16 DE DE69403965T patent/DE69403965T2/de not_active Expired - Fee Related
-
1995
- 1995-08-23 JP JP7214740A patent/JP2642912B2/ja not_active Expired - Fee Related
- 1995-09-18 US US08/529,882 patent/US5552731A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5552731A (en) | 1996-09-03 |
| EP0703667B1 (en) | 1997-06-25 |
| DE69403965T2 (de) | 1998-01-29 |
| DE69403965D1 (de) | 1997-07-31 |
| JPH08103098A (ja) | 1996-04-16 |
| EP0703667A1 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| JP2642912B2 (ja) | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 | |
| US7068082B2 (en) | Gate driving circuit and semiconductor device | |
| EP2164155B1 (en) | Electronic element driving circuit | |
| KR100351530B1 (ko) | 언더슈트 억제 전계효과 트랜지스터 스위치 | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| US7606082B2 (en) | Semiconductor circuit, inverter circuit, semiconductor apparatus, and manufacturing method thereof | |
| EP0678984B1 (en) | High-to-low-voltage signal level shift circuit | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| JPH11205123A (ja) | 高耐圧パワー集積回路 | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| US20020175737A1 (en) | Circuit for shefting switching signals | |
| US4555644A (en) | Output interface for a three-state logic circuit in an integrated circuit using MOS transistors | |
| JP2001292564A (ja) | 電子チャージ・ポンプ装置 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| JP2788890B2 (ja) | レベルシフト回路 | |
| JPH09172358A (ja) | 高耐圧パワー集積回路 | |
| JP5226474B2 (ja) | 半導体出力回路 | |
| JPH0116058B2 (ja) | ||
| JP3681731B2 (ja) | ドライブ回路 | |
| JP2569684B2 (ja) | パワーオンリセット回路 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| JP2672023B2 (ja) | 基板電圧発生回路 | |
| JP3764597B2 (ja) | スイッチ装置 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |