JP4382312B2 - 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 - Google Patents
駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 Download PDFInfo
- Publication number
- JP4382312B2 JP4382312B2 JP2001268613A JP2001268613A JP4382312B2 JP 4382312 B2 JP4382312 B2 JP 4382312B2 JP 2001268613 A JP2001268613 A JP 2001268613A JP 2001268613 A JP2001268613 A JP 2001268613A JP 4382312 B2 JP4382312 B2 JP 4382312B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- pulse
- switching element
- power switching
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、インバータとしての使用に好適な、駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法に関し、特に、電力用スイッチング素子のスイッチング動作にともなうノイズパルスの影響を抑制するための改良に関する。
【０００２】
【従来の技術】
図５は、この発明の背景となる従来の駆動制御装置の構成を示す回路図である。この駆動制御装置１５１は、高耐圧集積回路として構成されており、パルス発生器５１、スイッチング素子５２，５３、抵抗素子５８，５９、フリップフロップ回路５４、スイッチング素子５５，５６、およびインバータ素子５７を備えている。パルス発生器５１は、端子ＨＩＮへ入力される入力信号に同期して、パルスを二出力Ａ，Ｂへ交互に出力する。
【０００３】
スイッチング素子５２と抵抗素子５８との直列回路は、レベルシフト回路を構成する。同様に、スイッチング素子５３と抵抗素子５９との直列回路は、もう一つのレベルシフト回路を構成する。これらのレベルシフト回路は、パルス発生器５１が出力するパルスを、反転しつつ、レベルシフトしてフリップフロップ回路５４へ伝える。フリップフロップ回路５４は、ＲＳフリップフロップ回路であり、入力Ｃに入力されるパルスによりセットされ、入力Ｄに入力されるパルスによりリセットされる。スイッチング素子５５，５６およびインバータ素子５７は、フリップフロップ回路５４の出力信号を増幅して端子ＨＯへ出力するバッファ回路を構成する。
【０００４】
駆動制御装置１５１を使用する際には、直列接続されたスイッチング素子５５，５６の接続部には、端子ＨＯを通じて電力用スイッチング素子７１の制御電極が接続される。電力用スイッチング素子７１，７２の制御電極には、インピーダンス７３，７４が接続されても良い。電力用スイッチング素子７１，７２は、互いに直列接続されている。電力用スイッチング素子７１および７２の接続部には、端子ＯＵＴを通じて負荷８１が接続される。負荷８１は、通常はモータ等の誘導性負荷である。
【０００５】
パルス発生器５１の電源電圧は、端子ＧＮＤと端子Ｖｃｃとに接続される外部の直流電源によって供給される。フリップフロップ回路５４、スイッチング素子５５，５６、およびインバータ素子５７の電源電圧は、端子ＶＳおよび端子ＶＢを通じて供給される。端子ＶＳは端子ＯＵＴに接続されている。スイッチング素子５２，５３と抵抗素子５８，５９とを有する一組のレベルシフト回路は、端子ＧＮＤと端子ＶＢとに接続される。それによって、これらのレベルシフト回路は、端子ＧＮＤの電位を基準電位とする信号のレベルを、端子ＶＳの電位を基準電位とする信号のレベルへと変換する。
【０００６】
図６は、駆動制御装置１５１が動作するときの各部の信号のタイミングチャートである。以下の図において、装置の各部の符号を、そのまま当該各部の信号の符号としても用いる。例えば、端子ＨＩＮへ入力される信号には、同一の符号「ＨＩＮ」を付す。
【０００７】
端子ＨＩＮへ入力される入力信号が、ハイレベルへ立ち上がると、パルス発生器５１の出力Ａからハイレベルのパルスが出力される結果、フリップフロップ回路５４の入力Ｃに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路５４がセットされることにより、端子ＨＯの信号がハイレベルへ立ち上がる。それにより、電力用スイッチング素子７１がターンオンする。それにともない、電力用スイッチング素子７１を流れる電流Ｉは増加を開始し、電力用スイッチング素子７１の一対の主電極間の電圧ＶDSは、下降を開始する。
【０００８】
端子ＨＩＮへ入力される入力信号が、ロウレベルへ立ち下がると、パルス発生器５１の出力Ｂからハイレベルのパルスが出力され、フリップフロップ回路５４の入力Ｄに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路５４がリセットされることにより、端子ＨＯの信号がロウレベルへ立ち下がる。それにより、電力用スイッチング素子７１がターンオフする。それにともない、電流Ｉは減少を開始し、電圧ＶDSは上昇を開始する。このようにして、端子ＨＩＮを通じて入力される入力信号に同期して、電力用スイッチング素子７１がターンオンおよびターンオフする。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の駆動制御装置１５１では、電力用スイッチング素子７１のスイッチング動作にともなって、フリップフロップ回路５４の入力へノイズパルスが誘起され、その影響が電力用スイッチング素子７１のスイッチング動作に現れる場合があるという問題点があった。図７は、電力用スイッチング素子７１がターンオンするときの装置各部の信号のタイミングチャートであり、ノイズパルスの影響を示している。
【００１０】
出力Ａにパルスが出力されることにより、電力用スイッチング素子７１がターンオンし、電圧ＶDSが下降する。電圧ＶDSの下降は、端子ＶＳの電位の上昇を意味する。電力用スイッチング素子７１，７２に接続される電源の電圧が、３００Ｖであれば、端子ＶＳの電位は０から３００Ｖへ向かって上昇する。電圧ＶDSの変化率ｄＶ／ｄｔが大きいと、駆動制御装置１５１の内部に存在する浮遊容量の働きにより、端子ＶＳを通じて電流が流れる。その結果、スイッチング素子５３が有する寄生容量を通じて電流が流れることにより、フリップフロップ回路５４の入力Ｄへ、ロウレベルのノイズパルスが印加されることがある。
【００１１】
入力Ｄへノイズパルスが印加されると、フリップフロップ回路５４がリセットされる。その結果、端子ＨＯの信号はロウレベルへ戻り、電力用スイッチング素子７１はターンオフする。それにともない、電流Ｉは減少に転じ、電圧ＶDSは上昇に転じる。すなわち、電力用スイッチング素子７１の正常なターンオン動作が妨げられる。
【００１２】
図８は、電力用スイッチング素子７１がターンオフするときの装置各部の信号のタイミングチャートであり、ノイズパルスの影響を示している。出力Ｂにパルスが出力されることにより、電力用スイッチング素子７１がターンオフし、電圧ＶDSが上昇する。電圧ＶDSの上昇は、端子ＶＳの電位の下降を意味する。電力用スイッチング素子７１，７２に接続される電源の電圧が、３００Ｖであれば、端子ＶＳの電位は３００Ｖから０へ向かって下降する。電圧ＶDSの変化率ｄＶ／ｄｔが大きいと、駆動制御装置１５１の内部に存在する浮遊容量の働きにより、端子ＶＳを通じて電流が流れる。その結果、スイッチング素子５２が有する寄生容量を通じて電流が流れることにより、フリップフロップ回路５４の入力Ｃへ、ロウレベルのノイズパルスが印加されることがある。
【００１３】
入力Ｃへノイズパルスが印加されると、フリップフロップ回路５４がセットされる。その結果、端子ＨＯの信号はハイレベルへ戻り、電力用スイッチング素子７１はターンオンする。それにともない、電流Ｉは増加に転じ、電圧ＶDSは下降に転じる。すなわち、電力用スイッチング素子７１の正常なターンオフ動作が妨げられる。このように従来の駆動制御装置１５１では、電力用スイッチング素子７１のスイッチング動作にともなって、ノイズパルスの影響が現れる場合があるという問題点があった。
【００１４】
この発明は、従来の技術における上記した問題点を解消するためになされたもので、電力用スイッチング素子のスイッチング動作にともなうノイズパルスの影響を抑制することのできる、駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
第１の発明の装置は、電力用スイッチング素子を駆動制御するための駆動制御装置であって、外部からの入力信号に同期して、パルスを二出力へ交互に出力し、かつ前記二出力の少なくとも一方には、前記パルスとして、互いの時間間隔があらかじめ設定された２パルスからなるパルス列を出力するパルス発生器と、前記パルス発生器の二出力の出力信号をそれぞれレベルシフトする一組のレベルシフト回路と、前記一組のレベルシフト回路の出力信号の一方でセットされ他方でリセットされるフリップフロップ回路と、を備える。
【００１６】
第２の発明の装置では、第１の発明の駆動制御装置において、前記パルス発生器が、前記二出力の双方に、前記パルスとして、互いの時間間隔があらかじめ設定された２パルスからなるパルス列を出力する。
【００１７】
第３の発明の装置では、第１または第２の発明の駆動制御装置において、前記一組のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える。
【００１８】
第４の発明の装置は、第１ないし第３のいずれかの発明の駆動制御装置において、前記フリップフロップ回路の出力信号を増幅するバッファ回路を、さらに備える。
【００１９】
第５の発明の装置は、第４の発明の駆動制御装置において、前記バッファ回路を第１バッファ回路とし、前記入力信号を第１入力信号として、外部からの第２入力信号を増幅する第２バッファ回路を、さらに備える。
【００２０】
第６の発明の装置は電力変換装置であって、第５の発明の駆動制御装置と、電力用スイッチング素子として、前記第１バッファ回路によって駆動されるように、前記第１バッファ回路に接続された第１電力用スイッチング素子と、前記第２バッファ回路によって駆動されるように、当該第２バッファ回路に接続されるとともに、前記第１電力用スイッチング素子へ直列接続された第２電力用スイッチング素子と、を備える。
【００２１】
第７の発明の方法は、第６の発明の電力変換装置へ前記第１および第２入力信号を入力することにより、前記第１および第２電力用スイッチング素子をオン・オフ制御する電力変換装置の制御方法であって、前記第１電力用スイッチング素子をターンオフさせるために前記二出力の一方に前記パルス列が出力された後に、前記第２電力用スイッチング素子をターンオンさせるように、前記第１および第２入力信号を入力する。
【００２２】
第８の発明の方法は、第６の発明の電力変換装置の使用方法であって、(a)前記第１および第２電力用スイッチング素子へ、電源および負荷を接続する工程と、(b)前記第１および第２入力信号を、前記電力変換装置へ入力することにより、前記第１および第２電力用スイッチング素子をオン・オフ制御する工程と、を備え、前記工程(a)が、(a-1)前記フリップフロップ回路の一方入力に、前記２パルスのうちの第１番目のパルスが入力された後に、他方入力にノイズパルスが入力されることにより、前記第１電力用スイッチング素子の一対の主電極間の電圧が、前記第１番目のパルスが入力される直前の値へ復帰するより前に、第２番目のパルスが入力されるように、前記電源および前記負荷の接続を行う工程を、備える。
【００２３】
【発明の実施の形態】
（装置の構成．）
図１は、この発明の実施の形態による駆動制御装置の構成を示す回路図である。この駆動制御装置１０１は、パルス発生器１、スイッチング素子２，３、抵抗素子８，９、フリップフロップ回路４、スイッチング素子５，６、インバータ素子７、スイッチング素子１０，１１、およびインバータ素子１２を備えている。駆動制御装置１０１を構成する各要素は、好ましくは単一の半導体チップに集積されている。すなわち駆動制御装置１０１は、好ましくは単一チップの高耐圧集積回路として構成されている。
【００２４】
スイッチング素子２，３の各々は、高耐圧スイッチング素子であり、図１の例ではｎチャネル型の高耐圧MOSFET（MOS型電界効果トランジスタ）が用いられている。スイッチング素子２と抵抗素子８との直列回路は、レベルシフト回路を構成する。同様に、スイッチング素子３と抵抗素子９との直列回路は、もう一つのレベルシフト回路を構成する。これらのレベルシフト回路は、パルス発生器１が出力するパルスを、反転しつつ、レベルシフトしてフリップフロップ回路４へ伝える。フリップフロップ回路４は、ＲＳフリップフロップ回路であり、入力Ｃに入力されるパルスによりセットされ、入力Ｄに入力されるパルスによりリセットされる。図１は、セット信号Ｓおよびリセット信号Ｒがロウアクティブ（Ｓ*，Ｒ*）である例を示している。
【００２５】
スイッチング素子５，６の各々は、図１の例ではｎチャネル型のMOSFETである。これらのスイッチング素子５，６およびインバータ素子７は、フリップフロップ回路４の出力信号を増幅して端子ＨＯへ出力するバッファ回路３５を構成する。同様に、スイッチング素子１０，１１の各々は、図１の例ではｎチャネル型のMOSFETである。これらのスイッチング素子１０，１１およびインバータ素子１２は、端子ＬＩＮを通じて入力される入力信号を増幅して端子ＬＯへ出力するバッファ回路３６を構成する。
【００２６】
駆動制御装置１０１を使用する際には、直列接続されたスイッチング素子５，６の接続部には、端子ＨＯを通じて電力用スイッチング素子２１の制御電極が接続される。同様に、直列接続されたスイッチング素子１０，１１の接続部には、端子ＬＯを通じて電力用スイッチング素子２２の制御電極が接続される。図１の例では、電力用スイッチング素子２１，２２は、いずれもｎチャネル型のMOSFETであり、制御電極はゲート電極である。図１が例示するように、端子ＨＯ，ＬＯと電力用スイッチング素子２１，２２の制御電極との間には、インピーダンス２３，２４が介挿されても良い。
【００２７】
電力用スイッチング素子２１，２２は、互いに直列接続されている。電力用スイッチング素子２１の主電極の一つ（図１ではドレイン電極）と、電力用スイッチング素子２２の主電極の一つ（図１ではソース電極）には、端子ＰＰおよびＮＮを通じて、電源３２が接続される。電力用スイッチング素子２１および２２の接続部には、端子ＯＵＴを通じて負荷３１が接続される。負荷３１は、通常はモータ等の誘導性負荷である。
【００２８】
駆動制御装置１０１および電力用スイッチング素子２１，２２は、電力変換装置１００を構成する。電力変換装置１００は、三相インバータの単相分の構成単位に相当する。駆動制御装置１０１のうちの、端子ＨＩＮから端子ＨＯまで信号を伝達する回路要素、および電力用スイッチング素子２１は、上アームに属し、端子ＬＩＮから端子ＬＯまで信号を伝達する回路要素、および電力用スイッチング素子２２は、下アームに属する。下アームに属するスイッチング素子１０，１１およびインバータ素子１２の電源、ならびに上アームに属するパルス発生器１の電源電圧は、端子ＧＮＤと端子Ｖｃｃとに接続される外部の直流電源によって供給される。端子ＧＮＤは、端子ＶＡを通じて端子ＮＮに接続されている。
【００２９】
上アームに属するフリップフロップ回路４、スイッチング素子５，６、およびインバータ素子７の電源電圧は、端子ＶＳおよび端子ＶＢを通じて供給される。端子ＶＳは端子ＯＵＴに接続されている。図１の例では、端子ＶＳおよび端子ＶＢには容量素子４０が接続され、端子Ｖｃｃおよび端子ＶＢには、端子Ｖｃｃから端子ＶＢへ電流を供給するように、ダイオード４１が接続されている。電力用スイッチング素子２２のオン・オフ動作にともない、ダイオード４１を通じて容量素子４０へ電流が間欠的に供給される。それにより、容量素子４０には、端子ＧＮＤと端子Ｖｃｃとの間に供給される電圧と略等しい高さの電圧が、継続的に保持される。
【００３０】
スイッチング素子２，３と抵抗素子８，９とを有する一組のレベルシフト回路は、端子ＧＮＤと端子ＶＢとに接続される。それによって、これらのレベルシフト回路は、端子ＧＮＤの電位を基準電位とする信号のレベルを、端子ＶＳの電位を基準電位とする信号のレベルへと変換する。
【００３１】
図２のタイミングチャートが示すように、パルス発生器１は、端子ＨＩＮへ入力される入力信号に同期して、２パルスからなるパルス列を、二出力Ａ，Ｂへ交互に出力する。２パルスの間の時間間隔Δｔは、あらかじめ設定された一定値である。すなわち、パルス発生器１はツーショットパルス発生器（two-shot pulse generator)であり、従来周知の回路技術によって、容易に構成可能である。ハードウェアのみで構成することも当然可能であるが、ＣＰＵと当該ＣＰＵの動作を規定するプログラムが搭載されたメモリとによって、構成することも可能である。２パルスの間の時間間隔Δｔは、出力Ａと出力Ｂとの間で異なる値に設定されても良い。
【００３２】
（付記．）
なお、図２以下の各図では、装置の各部の符号を、そのまま当該各部の信号の符号としても用いる。例えば、端子ＨＩＮへ入力される信号には、同一の符号「ＨＩＮ」を付す。
【００３３】
（装置の動作．）
図３は、電力用スイッチング素子２１をターンオンさせるときの各部の信号の変化の様子を示すタイミングチャートである。電力用スイッチング素子２１をターンオンさせるために、端子ＨＩＮへ入力される入力信号が、時刻ｔ１にハイレベルへ立ち上がる。それにより、パルス発生器１の出力Ａから第１番目のハイレベルのパルスが出力され、フリップフロップ回路４の入力Ｃに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路４がセットされることにより、端子ＨＯの信号がハイレベルへ立ち上がる。それにより、電力用スイッチング素子２１がターンオンする。それにともない、電力用スイッチング素子２１を流れる電流Ｉは増加を開始し、電力用スイッチング素子２１の一対の主電極間の電圧ＶDSは、下降を開始する。
【００３４】
電圧ＶDSの下降は、端子ＶＳの電位の上昇を意味する。電源３２の電圧が３００Ｖであれば、端子ＶＳの電位は、０から３００Ｖへ向かって上昇する。この過程で、フリップフロップ回路４の入力Ｄへ、ロウレベルのノイズパルスが印加されることがある。時刻ｔ１からノイズパルスが発生する時刻ｔ２までの時間は、駆動制御装置１０１の構造だけでなく、電源３２および負荷３１にも依存する。入力Ｄへノイズパルスが印加されると、フリップフロップ回路４がリセットされる。その結果、端子ＨＯの信号はロウレベルへ戻り、電力用スイッチング素子２１はターンオフする。それにともない、電流Ｉは減少に転じ、電圧ＶDSは上昇に転じる。
【００３５】
しかしながら、パルス発生器１の働きにより、時刻ｔ１から時間間隔Δｔだけ遅れた時刻ｔ３に、出力Ａへ第２番目のハイレベルのパルスが出力される。その結果、フリップフロップ回路４が再びセットされ、電力用スイッチング素子２１は再度ターンオンする。その後の時刻ｔ４に、電圧ＶDSの遷移は終了する。このように、パルス発生器１が２パルスからなるパルス列を発生するので、フリップフロップ回路４がノイズパルスの影響を受けることがあっても、電力用スイッチング素子２１を正常にターンオンさせることができる。
【００３６】
ノイズパルスの発生には、端子ＶＳの電位の変化率ｄＶ／ｄｔが寄与している。変化率ｄＶ／ｄｔは、電流Ｉおよび電圧ＶDSの双方に比例する。このため、電流Ｉが小さいほど、また電圧ＶDSが低いほど、ノイズパルスは発生し難くなる。したがって、図３に描かれるように、ノイズパルスの影響により、電圧ＶDSが時刻ｔ１の直前の値に復帰するより前に、第２番目のパルスが入力Ｃへ入力されるように、時間間隔Δｔが設定されるのが望ましい。そうすることにより、第２番目のパルスが入力される時刻ｔ３では、時刻ｔ１に比べて電圧ＶDSが低くなるので、時刻ｔ３以後には、ノイズパルスが発生し難くなる。すなわち、第２番目のパルスが入力された後に、再びノイズパルスが発生して、フリップフロップ回路４がリセットされることを、より効果的に抑制することができる。
【００３７】
したがって、電源３２および負荷３１に応じて、すなわち使用目的に応じて、時間間隔Δｔが適切に設定された駆動制御装置１０１を選択するのが望ましい。このことは、時間間隔Δｔが設定された駆動制御装置１０１を使用するに際し、上記した好ましい条件を満たすような電源３２および負荷３１を接続することをも意味する。
【００３８】
図３では、端子ＨＩＮへの入力信号が時刻ｔ１にハイレベルへ遷移するより前に、端子ＬＩＮへの入力信号はロウレベルへ転じている。これは、直列接続された電力用スイッチング素子２１，２２が同時にオンすることにより流れる貫通電流を抑制するためである。
【００３９】
図４は、電力用スイッチング素子２１をターンオフさせるときの各部の信号の変化の様子を示すタイミングチャートである。電力用スイッチング素子２１をターンオフさせるために、端子ＨＩＮへ入力される入力信号が、時刻ｔ１にロウレベルへ立ち下がる。それにより、パルス発生器１の出力Ｂから第１番目のハイレベルのパルスが出力され、フリップフロップ回路４の入力Ｄに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路４がリセットされることにより、端子ＨＯの信号がロウレベルへ立ち下がる。それにより、電力用スイッチング素子２１がターンオフする。それにともない、電流Ｉは減少を開始し、電圧ＶDSは上昇を開始する。
【００４０】
電圧ＶDSの上昇は、端子ＶＳの電位の下降を意味する。この過程で、フリップフロップ回路４の入力Ｃへ、ロウレベルのノイズパルスが印加されることがある。時刻ｔ１からノイズパルスが発生する時刻ｔ２までの時間は、駆動制御装置１０１の構造だけでなく、電源３２および負荷３１にも依存する。入力Ｃへノイズパルスが印加されると、フリップフロップ回路４がセットされる。その結果、端子ＨＯの信号はハイレベルへ戻り、電力用スイッチング素子２１はターンオンする。それにともない、電流Ｉは増加に転じ、電圧ＶDSは下降に転じる。
【００４１】
しかしながら、パルス発生器１の働きにより、時刻ｔ１から時間間隔Δｔだけ遅れた時刻ｔ３に、出力Ｂへ第２番目のハイレベルのパルスが出力される。その結果、フリップフロップ回路４が再びリセットされ、電力用スイッチング素子２１は再度ターンオフする。その後の時刻ｔ４に、電圧ＶDSの遷移は終了する。このように、パルス発生器１が２パルスからなるパルス列を発生するので、フリップフロップ回路４がノイズパルスの影響を受けることがあっても、電力用スイッチング素子２１を正常にターンオフさせることができる。
【００４２】
図４に描かれるように、ノイズパルスの影響により、電圧ＶDSが時刻ｔ１の直前の値に復帰するより前に、第２番目のパルスが入力Ｄへ入力されるように、時間間隔Δｔが設定されるのが望ましい。そうすることにより、第２番目のパルスが入力される時刻ｔ３では、時刻ｔ１に比べて電流Ｉが小さくなるので、時刻ｔ３以後には、ノイズパルスが発生し難くなる。すなわち、第２番目のパルスが入力された後に、再びノイズパルスが発生して、フリップフロップ回路４がセットされることを、より効果的に抑制することができる。
【００４３】
したがって、電源３２および負荷３１に応じて、すなわち使用目的に応じて、時間間隔Δｔが適切に設定された駆動制御装置１０１を選択するのが望ましい。このことは、時間間隔Δｔが設定された駆動制御装置１０１を使用するに際し、上記した好ましい条件を満たすような電源３２および負荷３１を接続することをも意味する。
【００４４】
図４が示すように、好ましくは第２番目のパルスがパルス発生器１から出力される時刻ｔ３より後に、さらに好ましくは、電圧ＶDSの遷移が完了する時刻ｔ４より後に、端子ＬＩＮへの入力信号がハイレベルへ遷移する（時刻ｔ５）。それにより、直列接続された電力用スイッチング素子２１，２２が同時にオンすることにより流れる貫通電流を抑制することができる。
【００４５】
（装置の使用の手順．）
駆動制御装置１０１を使用するには、図１が示すように、電力用スイッチング素子２１，２２を接続することにより電力変換装置１００を構成し、さらに、電源３２、負荷３１、容量素子４０およびダイオード４１を接続するとともに、端子Ｖcc，ＧＮＤに直流電源を接続するとよい。電力変換装置１００を入手する場合には、スイッチング素子２１，２２を別途に準備する必要がない。
【００４６】
（変形例．）
(1)駆動制御装置１０１では、パルス発生器１は、二出力の双方に２パルスからなるパルス列を出力したが、二出力の一方にのみ、２パルスからなるパルス列を出力し、他方には１パルスのみを出力する形態を実施することも可能である。この場合には、電力用スイッチング素子２１のターンオン動作とターンオフ動作のいずれか一方について、ノイズパルスの影響を抑制することができる。一方の動作においてのみノイズパルスが現れる場合には、この形態の装置でも十分である。
【００４７】
(2)駆動制御装置１０１は、上アームに属する回路と下アームに属する回路の双方を備えたが、上アームに属する回路のみを備える駆動制御装置を実施することも可能である。この場合には、電力用スイッチング素子２１，２２を駆動制御するためには、下アームに属する回路を、別途に準備すると良い。
【００４８】
【発明の効果】
第１の発明の装置では、入力信号がパルスの形式に変換された後にレベルシフトされ、フリップフロップ回路でもとの波形に復元されるので、レベルシフト回路での電力損失を節減しつつ、入力信号のレベルシフトが達成される。しかも、一組のレベルシフト回路の少なくとも一方への入力パルスが、２パルスからなるパルス列であるため、電力用スイッチング素子のターンオン動作またはターンオフ動作へのノイズパルスの影響を抑制することができる。
【００４９】
第２の発明の装置では、一組のレベルシフト回路の双方への入力パルスが、２パルスからなるパルス列であるため、電力用スイッチング素子のターンオン動作およびターンオフ動作の双方について、ノイズパルスの影響を抑制することができる。
【００５０】
第３の発明の装置では、各レベルシフト回路が、互いに直列接続された抵抗素子とスイッチング素子とを用いて、簡素に構成される。
【００５１】
第４の発明の装置では、バッファ回路が備わるので、電力用スイッチング素子を駆動制御するのに、バッファ回路を別途に準備し、接続する必要がない。
【００５２】
第５の発明の装置では、第２バッファ回路が備わるので、上アームと下アームを構成する第１および第２電力用スイッチング素子に、駆動制御回路を接続するだけで、電力変換装置を構成することができる。
【００５３】
第６の発明の装置では、第５の発明の駆動制御装置に、上アームと下アームを構成する第１および第２電力用スイッチング素子が接続されているので、第１電力用スイッチング素子のターンオン動作またはターンオフ動作へのノイズパルスの影響を抑制したインバータを簡単に構成することができる。
【００５４】
第７の発明の制御方法では、パルス列が出力されることによりノイズパルスの影響を抑えて第１電力用スイッチング素子がターンオフした後に、第２電力用スイッチング素子をターンオンするので、双方の電力用スイッチング素子が同時にオンすることに起因する貫通電流を抑制することができる。
【００５５】
第８の発明の使用方法では、フリップフロップ回路の一方入力に、２パルスのうちの第１番目のパルスが入力された後に、他方入力にノイズパルスが入力されることにより、第１電力用スイッチング素子の一対の主電極間の電圧が、第１番目のパルスが入力される直前の値へ復帰するより前に、第２番目のパルスが入力されるように、電源および負荷の接続が行われるので、第２番目のパルスの後に、さらにノイズパルスが発生することを効果的に抑制することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態による駆動制御装置の回路図である。
【図２】 図１のパルス発生器の動作を示すタイミングチャートである。
【図３】 図１の駆動制御装置の動作を示すタイミングチャートである。
【図４】 図１の駆動制御装置の動作を示すタイミングチャートである。
【図５】 従来技術による駆動制御装置の回路図である。
【図６】 図５の駆動制御装置の動作を示すタイミングチャートである。
【図７】 図５の駆動制御装置の動作を示すタイミングチャートである。
【図８】 図５の駆動制御装置の動作を示すタイミングチャートである。
【符号の説明】
１ パルス発生器、２，３ スイッチング素子、４ フリップフロップ回路、８，９ 抵抗素子、２１ 第１電力用スイッチング素子、２２ 第２電力用スイッチング素子、３１ 負荷、３２ 電源、３５ 第１バッファ回路、３６ 第２バッファ回路、１００ 電力変換装置、１０１ 駆動制御装置、Ａ，Ｂ 出力、Ｃ，Ｄ 出力、Δｔ 時間間隔。
【発明の属する技術分野】
この発明は、インバータとしての使用に好適な、駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法に関し、特に、電力用スイッチング素子のスイッチング動作にともなうノイズパルスの影響を抑制するための改良に関する。
【０００２】
【従来の技術】
図５は、この発明の背景となる従来の駆動制御装置の構成を示す回路図である。この駆動制御装置１５１は、高耐圧集積回路として構成されており、パルス発生器５１、スイッチング素子５２，５３、抵抗素子５８，５９、フリップフロップ回路５４、スイッチング素子５５，５６、およびインバータ素子５７を備えている。パルス発生器５１は、端子ＨＩＮへ入力される入力信号に同期して、パルスを二出力Ａ，Ｂへ交互に出力する。
【０００３】
スイッチング素子５２と抵抗素子５８との直列回路は、レベルシフト回路を構成する。同様に、スイッチング素子５３と抵抗素子５９との直列回路は、もう一つのレベルシフト回路を構成する。これらのレベルシフト回路は、パルス発生器５１が出力するパルスを、反転しつつ、レベルシフトしてフリップフロップ回路５４へ伝える。フリップフロップ回路５４は、ＲＳフリップフロップ回路であり、入力Ｃに入力されるパルスによりセットされ、入力Ｄに入力されるパルスによりリセットされる。スイッチング素子５５，５６およびインバータ素子５７は、フリップフロップ回路５４の出力信号を増幅して端子ＨＯへ出力するバッファ回路を構成する。
【０００４】
駆動制御装置１５１を使用する際には、直列接続されたスイッチング素子５５，５６の接続部には、端子ＨＯを通じて電力用スイッチング素子７１の制御電極が接続される。電力用スイッチング素子７１，７２の制御電極には、インピーダンス７３，７４が接続されても良い。電力用スイッチング素子７１，７２は、互いに直列接続されている。電力用スイッチング素子７１および７２の接続部には、端子ＯＵＴを通じて負荷８１が接続される。負荷８１は、通常はモータ等の誘導性負荷である。
【０００５】
パルス発生器５１の電源電圧は、端子ＧＮＤと端子Ｖｃｃとに接続される外部の直流電源によって供給される。フリップフロップ回路５４、スイッチング素子５５，５６、およびインバータ素子５７の電源電圧は、端子ＶＳおよび端子ＶＢを通じて供給される。端子ＶＳは端子ＯＵＴに接続されている。スイッチング素子５２，５３と抵抗素子５８，５９とを有する一組のレベルシフト回路は、端子ＧＮＤと端子ＶＢとに接続される。それによって、これらのレベルシフト回路は、端子ＧＮＤの電位を基準電位とする信号のレベルを、端子ＶＳの電位を基準電位とする信号のレベルへと変換する。
【０００６】
図６は、駆動制御装置１５１が動作するときの各部の信号のタイミングチャートである。以下の図において、装置の各部の符号を、そのまま当該各部の信号の符号としても用いる。例えば、端子ＨＩＮへ入力される信号には、同一の符号「ＨＩＮ」を付す。
【０００７】
端子ＨＩＮへ入力される入力信号が、ハイレベルへ立ち上がると、パルス発生器５１の出力Ａからハイレベルのパルスが出力される結果、フリップフロップ回路５４の入力Ｃに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路５４がセットされることにより、端子ＨＯの信号がハイレベルへ立ち上がる。それにより、電力用スイッチング素子７１がターンオンする。それにともない、電力用スイッチング素子７１を流れる電流Ｉは増加を開始し、電力用スイッチング素子７１の一対の主電極間の電圧ＶDSは、下降を開始する。
【０００８】
端子ＨＩＮへ入力される入力信号が、ロウレベルへ立ち下がると、パルス発生器５１の出力Ｂからハイレベルのパルスが出力され、フリップフロップ回路５４の入力Ｄに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路５４がリセットされることにより、端子ＨＯの信号がロウレベルへ立ち下がる。それにより、電力用スイッチング素子７１がターンオフする。それにともない、電流Ｉは減少を開始し、電圧ＶDSは上昇を開始する。このようにして、端子ＨＩＮを通じて入力される入力信号に同期して、電力用スイッチング素子７１がターンオンおよびターンオフする。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の駆動制御装置１５１では、電力用スイッチング素子７１のスイッチング動作にともなって、フリップフロップ回路５４の入力へノイズパルスが誘起され、その影響が電力用スイッチング素子７１のスイッチング動作に現れる場合があるという問題点があった。図７は、電力用スイッチング素子７１がターンオンするときの装置各部の信号のタイミングチャートであり、ノイズパルスの影響を示している。
【００１０】
出力Ａにパルスが出力されることにより、電力用スイッチング素子７１がターンオンし、電圧ＶDSが下降する。電圧ＶDSの下降は、端子ＶＳの電位の上昇を意味する。電力用スイッチング素子７１，７２に接続される電源の電圧が、３００Ｖであれば、端子ＶＳの電位は０から３００Ｖへ向かって上昇する。電圧ＶDSの変化率ｄＶ／ｄｔが大きいと、駆動制御装置１５１の内部に存在する浮遊容量の働きにより、端子ＶＳを通じて電流が流れる。その結果、スイッチング素子５３が有する寄生容量を通じて電流が流れることにより、フリップフロップ回路５４の入力Ｄへ、ロウレベルのノイズパルスが印加されることがある。
【００１１】
入力Ｄへノイズパルスが印加されると、フリップフロップ回路５４がリセットされる。その結果、端子ＨＯの信号はロウレベルへ戻り、電力用スイッチング素子７１はターンオフする。それにともない、電流Ｉは減少に転じ、電圧ＶDSは上昇に転じる。すなわち、電力用スイッチング素子７１の正常なターンオン動作が妨げられる。
【００１２】
図８は、電力用スイッチング素子７１がターンオフするときの装置各部の信号のタイミングチャートであり、ノイズパルスの影響を示している。出力Ｂにパルスが出力されることにより、電力用スイッチング素子７１がターンオフし、電圧ＶDSが上昇する。電圧ＶDSの上昇は、端子ＶＳの電位の下降を意味する。電力用スイッチング素子７１，７２に接続される電源の電圧が、３００Ｖであれば、端子ＶＳの電位は３００Ｖから０へ向かって下降する。電圧ＶDSの変化率ｄＶ／ｄｔが大きいと、駆動制御装置１５１の内部に存在する浮遊容量の働きにより、端子ＶＳを通じて電流が流れる。その結果、スイッチング素子５２が有する寄生容量を通じて電流が流れることにより、フリップフロップ回路５４の入力Ｃへ、ロウレベルのノイズパルスが印加されることがある。
【００１３】
入力Ｃへノイズパルスが印加されると、フリップフロップ回路５４がセットされる。その結果、端子ＨＯの信号はハイレベルへ戻り、電力用スイッチング素子７１はターンオンする。それにともない、電流Ｉは増加に転じ、電圧ＶDSは下降に転じる。すなわち、電力用スイッチング素子７１の正常なターンオフ動作が妨げられる。このように従来の駆動制御装置１５１では、電力用スイッチング素子７１のスイッチング動作にともなって、ノイズパルスの影響が現れる場合があるという問題点があった。
【００１４】
この発明は、従来の技術における上記した問題点を解消するためになされたもので、電力用スイッチング素子のスイッチング動作にともなうノイズパルスの影響を抑制することのできる、駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
第１の発明の装置は、電力用スイッチング素子を駆動制御するための駆動制御装置であって、外部からの入力信号に同期して、パルスを二出力へ交互に出力し、かつ前記二出力の少なくとも一方には、前記パルスとして、互いの時間間隔があらかじめ設定された２パルスからなるパルス列を出力するパルス発生器と、前記パルス発生器の二出力の出力信号をそれぞれレベルシフトする一組のレベルシフト回路と、前記一組のレベルシフト回路の出力信号の一方でセットされ他方でリセットされるフリップフロップ回路と、を備える。
【００１６】
第２の発明の装置では、第１の発明の駆動制御装置において、前記パルス発生器が、前記二出力の双方に、前記パルスとして、互いの時間間隔があらかじめ設定された２パルスからなるパルス列を出力する。
【００１７】
第３の発明の装置では、第１または第２の発明の駆動制御装置において、前記一組のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える。
【００１８】
第４の発明の装置は、第１ないし第３のいずれかの発明の駆動制御装置において、前記フリップフロップ回路の出力信号を増幅するバッファ回路を、さらに備える。
【００１９】
第５の発明の装置は、第４の発明の駆動制御装置において、前記バッファ回路を第１バッファ回路とし、前記入力信号を第１入力信号として、外部からの第２入力信号を増幅する第２バッファ回路を、さらに備える。
【００２０】
第６の発明の装置は電力変換装置であって、第５の発明の駆動制御装置と、電力用スイッチング素子として、前記第１バッファ回路によって駆動されるように、前記第１バッファ回路に接続された第１電力用スイッチング素子と、前記第２バッファ回路によって駆動されるように、当該第２バッファ回路に接続されるとともに、前記第１電力用スイッチング素子へ直列接続された第２電力用スイッチング素子と、を備える。
【００２１】
第７の発明の方法は、第６の発明の電力変換装置へ前記第１および第２入力信号を入力することにより、前記第１および第２電力用スイッチング素子をオン・オフ制御する電力変換装置の制御方法であって、前記第１電力用スイッチング素子をターンオフさせるために前記二出力の一方に前記パルス列が出力された後に、前記第２電力用スイッチング素子をターンオンさせるように、前記第１および第２入力信号を入力する。
【００２２】
第８の発明の方法は、第６の発明の電力変換装置の使用方法であって、(a)前記第１および第２電力用スイッチング素子へ、電源および負荷を接続する工程と、(b)前記第１および第２入力信号を、前記電力変換装置へ入力することにより、前記第１および第２電力用スイッチング素子をオン・オフ制御する工程と、を備え、前記工程(a)が、(a-1)前記フリップフロップ回路の一方入力に、前記２パルスのうちの第１番目のパルスが入力された後に、他方入力にノイズパルスが入力されることにより、前記第１電力用スイッチング素子の一対の主電極間の電圧が、前記第１番目のパルスが入力される直前の値へ復帰するより前に、第２番目のパルスが入力されるように、前記電源および前記負荷の接続を行う工程を、備える。
【００２３】
【発明の実施の形態】
（装置の構成．）
図１は、この発明の実施の形態による駆動制御装置の構成を示す回路図である。この駆動制御装置１０１は、パルス発生器１、スイッチング素子２，３、抵抗素子８，９、フリップフロップ回路４、スイッチング素子５，６、インバータ素子７、スイッチング素子１０，１１、およびインバータ素子１２を備えている。駆動制御装置１０１を構成する各要素は、好ましくは単一の半導体チップに集積されている。すなわち駆動制御装置１０１は、好ましくは単一チップの高耐圧集積回路として構成されている。
【００２４】
スイッチング素子２，３の各々は、高耐圧スイッチング素子であり、図１の例ではｎチャネル型の高耐圧MOSFET（MOS型電界効果トランジスタ）が用いられている。スイッチング素子２と抵抗素子８との直列回路は、レベルシフト回路を構成する。同様に、スイッチング素子３と抵抗素子９との直列回路は、もう一つのレベルシフト回路を構成する。これらのレベルシフト回路は、パルス発生器１が出力するパルスを、反転しつつ、レベルシフトしてフリップフロップ回路４へ伝える。フリップフロップ回路４は、ＲＳフリップフロップ回路であり、入力Ｃに入力されるパルスによりセットされ、入力Ｄに入力されるパルスによりリセットされる。図１は、セット信号Ｓおよびリセット信号Ｒがロウアクティブ（Ｓ*，Ｒ*）である例を示している。
【００２５】
スイッチング素子５，６の各々は、図１の例ではｎチャネル型のMOSFETである。これらのスイッチング素子５，６およびインバータ素子７は、フリップフロップ回路４の出力信号を増幅して端子ＨＯへ出力するバッファ回路３５を構成する。同様に、スイッチング素子１０，１１の各々は、図１の例ではｎチャネル型のMOSFETである。これらのスイッチング素子１０，１１およびインバータ素子１２は、端子ＬＩＮを通じて入力される入力信号を増幅して端子ＬＯへ出力するバッファ回路３６を構成する。
【００２６】
駆動制御装置１０１を使用する際には、直列接続されたスイッチング素子５，６の接続部には、端子ＨＯを通じて電力用スイッチング素子２１の制御電極が接続される。同様に、直列接続されたスイッチング素子１０，１１の接続部には、端子ＬＯを通じて電力用スイッチング素子２２の制御電極が接続される。図１の例では、電力用スイッチング素子２１，２２は、いずれもｎチャネル型のMOSFETであり、制御電極はゲート電極である。図１が例示するように、端子ＨＯ，ＬＯと電力用スイッチング素子２１，２２の制御電極との間には、インピーダンス２３，２４が介挿されても良い。
【００２７】
電力用スイッチング素子２１，２２は、互いに直列接続されている。電力用スイッチング素子２１の主電極の一つ（図１ではドレイン電極）と、電力用スイッチング素子２２の主電極の一つ（図１ではソース電極）には、端子ＰＰおよびＮＮを通じて、電源３２が接続される。電力用スイッチング素子２１および２２の接続部には、端子ＯＵＴを通じて負荷３１が接続される。負荷３１は、通常はモータ等の誘導性負荷である。
【００２８】
駆動制御装置１０１および電力用スイッチング素子２１，２２は、電力変換装置１００を構成する。電力変換装置１００は、三相インバータの単相分の構成単位に相当する。駆動制御装置１０１のうちの、端子ＨＩＮから端子ＨＯまで信号を伝達する回路要素、および電力用スイッチング素子２１は、上アームに属し、端子ＬＩＮから端子ＬＯまで信号を伝達する回路要素、および電力用スイッチング素子２２は、下アームに属する。下アームに属するスイッチング素子１０，１１およびインバータ素子１２の電源、ならびに上アームに属するパルス発生器１の電源電圧は、端子ＧＮＤと端子Ｖｃｃとに接続される外部の直流電源によって供給される。端子ＧＮＤは、端子ＶＡを通じて端子ＮＮに接続されている。
【００２９】
上アームに属するフリップフロップ回路４、スイッチング素子５，６、およびインバータ素子７の電源電圧は、端子ＶＳおよび端子ＶＢを通じて供給される。端子ＶＳは端子ＯＵＴに接続されている。図１の例では、端子ＶＳおよび端子ＶＢには容量素子４０が接続され、端子Ｖｃｃおよび端子ＶＢには、端子Ｖｃｃから端子ＶＢへ電流を供給するように、ダイオード４１が接続されている。電力用スイッチング素子２２のオン・オフ動作にともない、ダイオード４１を通じて容量素子４０へ電流が間欠的に供給される。それにより、容量素子４０には、端子ＧＮＤと端子Ｖｃｃとの間に供給される電圧と略等しい高さの電圧が、継続的に保持される。
【００３０】
スイッチング素子２，３と抵抗素子８，９とを有する一組のレベルシフト回路は、端子ＧＮＤと端子ＶＢとに接続される。それによって、これらのレベルシフト回路は、端子ＧＮＤの電位を基準電位とする信号のレベルを、端子ＶＳの電位を基準電位とする信号のレベルへと変換する。
【００３１】
図２のタイミングチャートが示すように、パルス発生器１は、端子ＨＩＮへ入力される入力信号に同期して、２パルスからなるパルス列を、二出力Ａ，Ｂへ交互に出力する。２パルスの間の時間間隔Δｔは、あらかじめ設定された一定値である。すなわち、パルス発生器１はツーショットパルス発生器（two-shot pulse generator)であり、従来周知の回路技術によって、容易に構成可能である。ハードウェアのみで構成することも当然可能であるが、ＣＰＵと当該ＣＰＵの動作を規定するプログラムが搭載されたメモリとによって、構成することも可能である。２パルスの間の時間間隔Δｔは、出力Ａと出力Ｂとの間で異なる値に設定されても良い。
【００３２】
（付記．）
なお、図２以下の各図では、装置の各部の符号を、そのまま当該各部の信号の符号としても用いる。例えば、端子ＨＩＮへ入力される信号には、同一の符号「ＨＩＮ」を付す。
【００３３】
（装置の動作．）
図３は、電力用スイッチング素子２１をターンオンさせるときの各部の信号の変化の様子を示すタイミングチャートである。電力用スイッチング素子２１をターンオンさせるために、端子ＨＩＮへ入力される入力信号が、時刻ｔ１にハイレベルへ立ち上がる。それにより、パルス発生器１の出力Ａから第１番目のハイレベルのパルスが出力され、フリップフロップ回路４の入力Ｃに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路４がセットされることにより、端子ＨＯの信号がハイレベルへ立ち上がる。それにより、電力用スイッチング素子２１がターンオンする。それにともない、電力用スイッチング素子２１を流れる電流Ｉは増加を開始し、電力用スイッチング素子２１の一対の主電極間の電圧ＶDSは、下降を開始する。
【００３４】
電圧ＶDSの下降は、端子ＶＳの電位の上昇を意味する。電源３２の電圧が３００Ｖであれば、端子ＶＳの電位は、０から３００Ｖへ向かって上昇する。この過程で、フリップフロップ回路４の入力Ｄへ、ロウレベルのノイズパルスが印加されることがある。時刻ｔ１からノイズパルスが発生する時刻ｔ２までの時間は、駆動制御装置１０１の構造だけでなく、電源３２および負荷３１にも依存する。入力Ｄへノイズパルスが印加されると、フリップフロップ回路４がリセットされる。その結果、端子ＨＯの信号はロウレベルへ戻り、電力用スイッチング素子２１はターンオフする。それにともない、電流Ｉは減少に転じ、電圧ＶDSは上昇に転じる。
【００３５】
しかしながら、パルス発生器１の働きにより、時刻ｔ１から時間間隔Δｔだけ遅れた時刻ｔ３に、出力Ａへ第２番目のハイレベルのパルスが出力される。その結果、フリップフロップ回路４が再びセットされ、電力用スイッチング素子２１は再度ターンオンする。その後の時刻ｔ４に、電圧ＶDSの遷移は終了する。このように、パルス発生器１が２パルスからなるパルス列を発生するので、フリップフロップ回路４がノイズパルスの影響を受けることがあっても、電力用スイッチング素子２１を正常にターンオンさせることができる。
【００３６】
ノイズパルスの発生には、端子ＶＳの電位の変化率ｄＶ／ｄｔが寄与している。変化率ｄＶ／ｄｔは、電流Ｉおよび電圧ＶDSの双方に比例する。このため、電流Ｉが小さいほど、また電圧ＶDSが低いほど、ノイズパルスは発生し難くなる。したがって、図３に描かれるように、ノイズパルスの影響により、電圧ＶDSが時刻ｔ１の直前の値に復帰するより前に、第２番目のパルスが入力Ｃへ入力されるように、時間間隔Δｔが設定されるのが望ましい。そうすることにより、第２番目のパルスが入力される時刻ｔ３では、時刻ｔ１に比べて電圧ＶDSが低くなるので、時刻ｔ３以後には、ノイズパルスが発生し難くなる。すなわち、第２番目のパルスが入力された後に、再びノイズパルスが発生して、フリップフロップ回路４がリセットされることを、より効果的に抑制することができる。
【００３７】
したがって、電源３２および負荷３１に応じて、すなわち使用目的に応じて、時間間隔Δｔが適切に設定された駆動制御装置１０１を選択するのが望ましい。このことは、時間間隔Δｔが設定された駆動制御装置１０１を使用するに際し、上記した好ましい条件を満たすような電源３２および負荷３１を接続することをも意味する。
【００３８】
図３では、端子ＨＩＮへの入力信号が時刻ｔ１にハイレベルへ遷移するより前に、端子ＬＩＮへの入力信号はロウレベルへ転じている。これは、直列接続された電力用スイッチング素子２１，２２が同時にオンすることにより流れる貫通電流を抑制するためである。
【００３９】
図４は、電力用スイッチング素子２１をターンオフさせるときの各部の信号の変化の様子を示すタイミングチャートである。電力用スイッチング素子２１をターンオフさせるために、端子ＨＩＮへ入力される入力信号が、時刻ｔ１にロウレベルへ立ち下がる。それにより、パルス発生器１の出力Ｂから第１番目のハイレベルのパルスが出力され、フリップフロップ回路４の入力Ｄに、ロウレベルのパルスが入力される。その結果、フリップフロップ回路４がリセットされることにより、端子ＨＯの信号がロウレベルへ立ち下がる。それにより、電力用スイッチング素子２１がターンオフする。それにともない、電流Ｉは減少を開始し、電圧ＶDSは上昇を開始する。
【００４０】
電圧ＶDSの上昇は、端子ＶＳの電位の下降を意味する。この過程で、フリップフロップ回路４の入力Ｃへ、ロウレベルのノイズパルスが印加されることがある。時刻ｔ１からノイズパルスが発生する時刻ｔ２までの時間は、駆動制御装置１０１の構造だけでなく、電源３２および負荷３１にも依存する。入力Ｃへノイズパルスが印加されると、フリップフロップ回路４がセットされる。その結果、端子ＨＯの信号はハイレベルへ戻り、電力用スイッチング素子２１はターンオンする。それにともない、電流Ｉは増加に転じ、電圧ＶDSは下降に転じる。
【００４１】
しかしながら、パルス発生器１の働きにより、時刻ｔ１から時間間隔Δｔだけ遅れた時刻ｔ３に、出力Ｂへ第２番目のハイレベルのパルスが出力される。その結果、フリップフロップ回路４が再びリセットされ、電力用スイッチング素子２１は再度ターンオフする。その後の時刻ｔ４に、電圧ＶDSの遷移は終了する。このように、パルス発生器１が２パルスからなるパルス列を発生するので、フリップフロップ回路４がノイズパルスの影響を受けることがあっても、電力用スイッチング素子２１を正常にターンオフさせることができる。
【００４２】
図４に描かれるように、ノイズパルスの影響により、電圧ＶDSが時刻ｔ１の直前の値に復帰するより前に、第２番目のパルスが入力Ｄへ入力されるように、時間間隔Δｔが設定されるのが望ましい。そうすることにより、第２番目のパルスが入力される時刻ｔ３では、時刻ｔ１に比べて電流Ｉが小さくなるので、時刻ｔ３以後には、ノイズパルスが発生し難くなる。すなわち、第２番目のパルスが入力された後に、再びノイズパルスが発生して、フリップフロップ回路４がセットされることを、より効果的に抑制することができる。
【００４３】
したがって、電源３２および負荷３１に応じて、すなわち使用目的に応じて、時間間隔Δｔが適切に設定された駆動制御装置１０１を選択するのが望ましい。このことは、時間間隔Δｔが設定された駆動制御装置１０１を使用するに際し、上記した好ましい条件を満たすような電源３２および負荷３１を接続することをも意味する。
【００４４】
図４が示すように、好ましくは第２番目のパルスがパルス発生器１から出力される時刻ｔ３より後に、さらに好ましくは、電圧ＶDSの遷移が完了する時刻ｔ４より後に、端子ＬＩＮへの入力信号がハイレベルへ遷移する（時刻ｔ５）。それにより、直列接続された電力用スイッチング素子２１，２２が同時にオンすることにより流れる貫通電流を抑制することができる。
【００４５】
（装置の使用の手順．）
駆動制御装置１０１を使用するには、図１が示すように、電力用スイッチング素子２１，２２を接続することにより電力変換装置１００を構成し、さらに、電源３２、負荷３１、容量素子４０およびダイオード４１を接続するとともに、端子Ｖcc，ＧＮＤに直流電源を接続するとよい。電力変換装置１００を入手する場合には、スイッチング素子２１，２２を別途に準備する必要がない。
【００４６】
（変形例．）
(1)駆動制御装置１０１では、パルス発生器１は、二出力の双方に２パルスからなるパルス列を出力したが、二出力の一方にのみ、２パルスからなるパルス列を出力し、他方には１パルスのみを出力する形態を実施することも可能である。この場合には、電力用スイッチング素子２１のターンオン動作とターンオフ動作のいずれか一方について、ノイズパルスの影響を抑制することができる。一方の動作においてのみノイズパルスが現れる場合には、この形態の装置でも十分である。
【００４７】
(2)駆動制御装置１０１は、上アームに属する回路と下アームに属する回路の双方を備えたが、上アームに属する回路のみを備える駆動制御装置を実施することも可能である。この場合には、電力用スイッチング素子２１，２２を駆動制御するためには、下アームに属する回路を、別途に準備すると良い。
【００４８】
【発明の効果】
第１の発明の装置では、入力信号がパルスの形式に変換された後にレベルシフトされ、フリップフロップ回路でもとの波形に復元されるので、レベルシフト回路での電力損失を節減しつつ、入力信号のレベルシフトが達成される。しかも、一組のレベルシフト回路の少なくとも一方への入力パルスが、２パルスからなるパルス列であるため、電力用スイッチング素子のターンオン動作またはターンオフ動作へのノイズパルスの影響を抑制することができる。
【００４９】
第２の発明の装置では、一組のレベルシフト回路の双方への入力パルスが、２パルスからなるパルス列であるため、電力用スイッチング素子のターンオン動作およびターンオフ動作の双方について、ノイズパルスの影響を抑制することができる。
【００５０】
第３の発明の装置では、各レベルシフト回路が、互いに直列接続された抵抗素子とスイッチング素子とを用いて、簡素に構成される。
【００５１】
第４の発明の装置では、バッファ回路が備わるので、電力用スイッチング素子を駆動制御するのに、バッファ回路を別途に準備し、接続する必要がない。
【００５２】
第５の発明の装置では、第２バッファ回路が備わるので、上アームと下アームを構成する第１および第２電力用スイッチング素子に、駆動制御回路を接続するだけで、電力変換装置を構成することができる。
【００５３】
第６の発明の装置では、第５の発明の駆動制御装置に、上アームと下アームを構成する第１および第２電力用スイッチング素子が接続されているので、第１電力用スイッチング素子のターンオン動作またはターンオフ動作へのノイズパルスの影響を抑制したインバータを簡単に構成することができる。
【００５４】
第７の発明の制御方法では、パルス列が出力されることによりノイズパルスの影響を抑えて第１電力用スイッチング素子がターンオフした後に、第２電力用スイッチング素子をターンオンするので、双方の電力用スイッチング素子が同時にオンすることに起因する貫通電流を抑制することができる。
【００５５】
第８の発明の使用方法では、フリップフロップ回路の一方入力に、２パルスのうちの第１番目のパルスが入力された後に、他方入力にノイズパルスが入力されることにより、第１電力用スイッチング素子の一対の主電極間の電圧が、第１番目のパルスが入力される直前の値へ復帰するより前に、第２番目のパルスが入力されるように、電源および負荷の接続が行われるので、第２番目のパルスの後に、さらにノイズパルスが発生することを効果的に抑制することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態による駆動制御装置の回路図である。
【図２】 図１のパルス発生器の動作を示すタイミングチャートである。
【図３】 図１の駆動制御装置の動作を示すタイミングチャートである。
【図４】 図１の駆動制御装置の動作を示すタイミングチャートである。
【図５】 従来技術による駆動制御装置の回路図である。
【図６】 図５の駆動制御装置の動作を示すタイミングチャートである。
【図７】 図５の駆動制御装置の動作を示すタイミングチャートである。
【図８】 図５の駆動制御装置の動作を示すタイミングチャートである。
【符号の説明】
１ パルス発生器、２，３ スイッチング素子、４ フリップフロップ回路、８，９ 抵抗素子、２１ 第１電力用スイッチング素子、２２ 第２電力用スイッチング素子、３１ 負荷、３２ 電源、３５ 第１バッファ回路、３６ 第２バッファ回路、１００ 電力変換装置、１０１ 駆動制御装置、Ａ，Ｂ 出力、Ｃ，Ｄ 出力、Δｔ 時間間隔。
Claims (8)
- 電力用スイッチング素子を駆動制御するための駆動制御装置であって、
外部からの入力信号に同期して、パルスを二出力へ交互に出力し、かつ前記二出力の少なくとも一方には、前記パルスとして、互いの時間間隔があらかじめ設定された２パルスからなるパルス列を出力するパルス発生器と、
前記パルス発生器の二出力の出力信号をそれぞれレベルシフトする一組のレベルシフト回路と、
前記一組のレベルシフト回路の出力信号の一方でセットされ他方でリセットされるフリップフロップ回路と、
を備える駆動制御装置。 - 前記パルス発生器が、前記二出力の双方に、前記パルスとして、互いの時間間隔があらかじめ設定された２パルスからなるパルス列を出力する、請求項１に記載の駆動制御装置。
- 前記一組のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える、請求項１または請求項２に記載の駆動制御装置。
- 前記フリップフロップ回路の出力信号を増幅するバッファ回路を、
さらに備える、請求項１ないし請求項３のいずれかに記載の駆動制御装置。 - 前記バッファ回路を第１バッファ回路とし、前記入力信号を第１入力信号として、外部からの第２入力信号を増幅する第２バッファ回路を、さらに備える、請求項４に記載の駆動制御装置。
- 請求項５に記載の駆動制御装置と、
電力用スイッチング素子として、前記第１バッファ回路によって駆動されるように、前記第１バッファ回路に接続された第１電力用スイッチング素子と、
前記第２バッファ回路によって駆動されるように、当該第２バッファ回路に接続されるとともに、前記第１電力用スイッチング素子へ直列接続された第２電力用スイッチング素子と、を備える、電力変換装置。 - 請求項６に記載の電力変換装置へ前記第１および第２入力信号を入力することにより、前記第１および第２電力用スイッチング素子をオン・オフ制御する電力変換装置の制御方法であって、
前記第１電力用スイッチング素子をターンオフさせるために前記二出力の一方に前記パルス列が出力された後に、前記第２電力用スイッチング素子をターンオンさせるように、前記第１および第２入力信号を入力する、電力変換装置の制御方法。 - 請求項６に記載の電力変換装置の使用方法であって、
(a)前記第１および第２電力用スイッチング素子へ、電源および負荷を接続する工程と、
(b)前記第１および第２入力信号を、前記電力変換装置へ入力することにより、前記第１および第２電力用スイッチング素子をオン・オフ制御する工程と、
を備え、
前記工程(a)が、
(a-1)前記フリップフロップ回路の一方入力に、前記２パルスのうちの第１番目のパルスが入力された後に、他方入力にノイズパルスが入力されることにより、前記第１電力用スイッチング素子の一対の主電極間の電圧が、前記第１番目のパルスが入力される直前の値へ復帰するより前に、第２番目のパルスが入力されるように、前記電源および前記負荷の接続を行う工程を、備える、電力変換装置の使用方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001268613A JP4382312B2 (ja) | 2001-09-05 | 2001-09-05 | 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 |
| US10/173,673 US6538481B1 (en) | 2001-09-05 | 2002-06-19 | Driving control device, power converting device, method of controlling power converting device and method of using power converting device |
| KR10-2002-0035370A KR100428987B1 (ko) | 2001-09-05 | 2002-06-24 | 구동제어장치 |
| DE10235444A DE10235444B4 (de) | 2001-09-05 | 2002-08-02 | Treibersteuerungseinrichtung, Leistungsumformungseinrichtung, Verfahren zur Steuerung einer Leistungsumformungseinrichtung und Verfahren zum Gebrauch einer Leistungsumformungseinrichtung |
| CNB021277761A CN1232022C (zh) | 2001-09-05 | 2002-08-05 | 驱动控制装置、功率变换装置及其控制方法和使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001268613A JP4382312B2 (ja) | 2001-09-05 | 2001-09-05 | 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003079131A JP2003079131A (ja) | 2003-03-14 |
| JP4382312B2 true JP4382312B2 (ja) | 2009-12-09 |
Family
ID=19094564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001268613A Expired - Lifetime JP4382312B2 (ja) | 2001-09-05 | 2001-09-05 | 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6538481B1 (ja) |
| JP (1) | JP4382312B2 (ja) |
| KR (1) | KR100428987B1 (ja) |
| CN (1) | CN1232022C (ja) |
| DE (1) | DE10235444B4 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215170B1 (en) | 2003-09-16 | 2007-05-08 | Cypress Semiconductor Corp. | Low voltage logic circuit with set and/or reset functionality |
| JP4349097B2 (ja) * | 2003-11-17 | 2009-10-21 | 株式会社豊田自動織機 | ドライブ回路 |
| DE102004035604B3 (de) * | 2004-07-22 | 2005-08-11 | Infineon Technologies Ag | Verfahren zur Ansteuerung eines Halbleiterschaltelements in einer Halbbrücke und Schaltungsanordnung mit einer Halbbrücke |
| DE602005010566D1 (de) * | 2004-08-26 | 2008-12-04 | Matsushita Electric Ind Co Ltd | Halbleiterbauelement und modul damit |
| KR101083093B1 (ko) * | 2004-09-03 | 2011-11-16 | 페어차일드코리아반도체 주식회사 | 게이트 드라이버 회로 |
| CN101040439B (zh) * | 2004-10-12 | 2012-08-08 | 卡莱汉系乐有限公司 | 用于激光器或调制器驱动的低电压高速输出级 |
| CN100412754C (zh) * | 2004-12-17 | 2008-08-20 | 鸿富锦精密工业（深圳）有限公司 | 电源电压产生电路 |
| US7236041B2 (en) * | 2005-08-01 | 2007-06-26 | Monolithic Power Systems, Inc. | Isolated gate driver circuit for power switching devices |
| US7720170B2 (en) * | 2005-12-13 | 2010-05-18 | Awq Consulting Inc. | Low emission signal generator and distributor system |
| JP2007243254A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | スイッチ素子駆動回路 |
| JP4339872B2 (ja) * | 2006-05-25 | 2009-10-07 | 株式会社日立製作所 | 半導体素子駆動装置、電力変換装置、及びモータ駆動装置、並びに半導体素子駆動方法、電力変換方法、及びモータ駆動方法 |
| JP5082574B2 (ja) * | 2007-05-07 | 2012-11-28 | 三菱電機株式会社 | 半導体装置 |
| JP4531075B2 (ja) * | 2007-05-16 | 2010-08-25 | 株式会社日立製作所 | 半導体回路 |
| JP5228383B2 (ja) * | 2007-07-02 | 2013-07-03 | セイコーエプソン株式会社 | ドライバ回路及びそれを備えた電動モータ |
| FR2927738B1 (fr) * | 2008-02-19 | 2013-01-04 | Alstom Transport Sa | Dispositif et circuit de commande d'un composant electronique de puissance, procede de pilotage et allumeur associes. |
| US7843237B2 (en) * | 2008-11-17 | 2010-11-30 | Infineon Technologies Austria Ag | Circuit arrangement for actuating a transistor |
| US9252773B2 (en) * | 2010-01-26 | 2016-02-02 | Intersil Americas LLC | Application specific power controller configuration technique |
| US8558583B2 (en) | 2010-04-12 | 2013-10-15 | Texas Instruments Incorporated | Slew detection for high voltage isolation region |
| CN101924460B (zh) * | 2010-08-02 | 2012-08-15 | 西安新光明电子科技有限公司 | 一种可抑制噪声的电平移位电路 |
| CN103222194B (zh) * | 2010-11-25 | 2016-01-27 | 富士电机株式会社 | 利用半导体衬底中的电阻的电平移动电路 |
| CN103187856B (zh) | 2011-12-31 | 2015-08-19 | 意法半导体研发(深圳)有限公司 | 一种高侧驱动电路及操作驱动电路的方法 |
| JP5880225B2 (ja) * | 2012-04-02 | 2016-03-08 | 富士電機株式会社 | 半導体装置 |
| JP2016115951A (ja) * | 2013-04-09 | 2016-06-23 | パナソニック株式会社 | モータ駆動装置およびそれを備えた電動機 |
| JP6194959B2 (ja) * | 2013-09-27 | 2017-09-13 | 富士電機株式会社 | 駆動回路および半導体装置 |
| US9537478B2 (en) | 2014-03-06 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6731884B2 (ja) | 2017-05-19 | 2020-07-29 | 三菱電機株式会社 | ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム |
| US10333408B1 (en) * | 2018-04-26 | 2019-06-25 | Dialog Semiconductor (Uk) Limited | Compensation of level-shift capacitance |
| US10826374B2 (en) * | 2018-08-08 | 2020-11-03 | Semiconductor Components Industries, Llc | Control of pulse generator in driving control device |
| US10790826B1 (en) * | 2019-05-19 | 2020-09-29 | Novatek Microelectronics Corp. | Level shifter with low power consumption |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621191A (ja) * | 1985-03-11 | 1987-01-07 | Nec Ic Microcomput Syst Ltd | 信号出力回路 |
| IT1221251B (it) * | 1988-02-25 | 1990-06-27 | Sgs Thomson Microelectronics | Circuito mos per il pilotaggio di un carico dal lato alto della alimentazione |
| FR2656965B1 (fr) * | 1990-01-09 | 1995-01-20 | Sgs Thomson Microelectronics | Commande et controle d'un commutateur de puissance. |
| EP0703667B1 (en) * | 1994-09-16 | 1997-06-25 | STMicroelectronics S.r.l. | An integrated control circuit with a level shifter for switching an electronic switch |
| JP3429937B2 (ja) * | 1996-01-12 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
| US6362679B2 (en) * | 2000-02-23 | 2002-03-26 | Tripath Technology, Inc. | Power device driver circuit |
-
2001
- 2001-09-05 JP JP2001268613A patent/JP4382312B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-19 US US10/173,673 patent/US6538481B1/en not_active Expired - Lifetime
- 2002-06-24 KR KR10-2002-0035370A patent/KR100428987B1/ko active IP Right Grant
- 2002-08-02 DE DE10235444A patent/DE10235444B4/de not_active Expired - Lifetime
- 2002-08-05 CN CNB021277761A patent/CN1232022C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003079131A (ja) | 2003-03-14 |
| CN1404209A (zh) | 2003-03-19 |
| KR100428987B1 (ko) | 2004-04-29 |
| US20030048116A1 (en) | 2003-03-13 |
| DE10235444A1 (de) | 2003-04-03 |
| CN1232022C (zh) | 2005-12-14 |
| US6538481B1 (en) | 2003-03-25 |
| DE10235444B4 (de) | 2010-12-09 |
| KR20030021118A (ko) | 2003-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4382312B2 (ja) | 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法 | |
| US10897254B2 (en) | Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device | |
| US6326831B1 (en) | Level shift circuit | |
| US5514981A (en) | Reset dominant level-shift circuit for noise immunity | |
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| Miyazaki et al. | General-purpose clocked gate driver (CGD) IC with programmable 63-level drivability to reduce Ic overshoot and switching loss of various power transistors | |
| JP4462776B2 (ja) | 電力変換装置および信号レベル変換装置 | |
| US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| JP4909684B2 (ja) | 半導体装置 | |
| JP2005509331A (ja) | Ｄｖ／ｄｔブーストによるノイズ耐力改善のための回路 | |
| JP5254386B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| JP5533313B2 (ja) | レベルシフト回路及びスイッチング電源装置 | |
| JP6303060B1 (ja) | ゲート駆動回路 | |
| US10931278B2 (en) | Driving circuit of switching transistor | |
| JP3900178B2 (ja) | レベルシフト回路 | |
| CN109921619B (zh) | 功率器件和电器 | |
| US11881759B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| JP2003339151A (ja) | Ｍｏｓゲート駆動回路 | |
| JP2005020392A (ja) | 信号伝送回路およびドライブ装置 | |
| JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| JP2011259360A (ja) | レベルシフト回路及びスイッチング電源装置 | |
| US20060044046A1 (en) | Gate drive circuit with negative offset | |
| JP4137364B2 (ja) | チャージポンプ回路 | |
| US20240195404A1 (en) | Switched inductive storage element to enhance gate drive at turn-off | |
| JP2004064822A (ja) | 電圧駆動型半導体素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4382312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |