JP3119739B2 - 半導体装置用電極の形成方法ならびに実装体 - Google Patents
半導体装置用電極の形成方法ならびに実装体Info
- Publication number
- JP3119739B2 JP3119739B2 JP04296247A JP29624792A JP3119739B2 JP 3119739 B2 JP3119739 B2 JP 3119739B2 JP 04296247 A JP04296247 A JP 04296247A JP 29624792 A JP29624792 A JP 29624792A JP 3119739 B2 JP3119739 B2 JP 3119739B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- forming
- circuit board
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の半導体装置の電極構造とその形成方法な
らびに実装体に関するものであり、特にフェースダウン
で実装される半導体装置の電極構造とその形成方法なら
びに実装体に関する。
に実装する際の半導体装置の電極構造とその形成方法な
らびに実装体に関するものであり、特にフェースダウン
で実装される半導体装置の電極構造とその形成方法なら
びに実装体に関する。
【０００２】
【従来の技術】従来、半導体装置を回路基板上へ実装す
るには半田付けが利用されることが多かったが、近年、
半導体装置のパッケージが小型化し、かつ接続端子数が
増加したことにより、接続端子間隔が狭くなり、従来の
半田付け技術で対処することは次第に困難になってき
た。
るには半田付けが利用されることが多かったが、近年、
半導体装置のパッケージが小型化し、かつ接続端子数が
増加したことにより、接続端子間隔が狭くなり、従来の
半田付け技術で対処することは次第に困難になってき
た。
【０００３】そこで最近では、半導体装置を回路基板上
に直付けして実装面積を小型化し、回路基板の効率的使
用を図ろうとする方法が考案されている。なかでも、半
導体装置を回路基板に接続するに際し、アルミ電極パッ
ド上にあらかじめ密着金属や拡散防止金属の蒸着膜を形
成し、さらにこの上にメッキにより半田層を形成してな
る電極構造を有する半導体装置を製造し、この半導体装
置を回路基板にフェースダウンに積載して高温に加熱す
ることにより半田と回路基板の端子電極とを融着した実
装構造が、接続後の機械的強度が強く、一括して接続で
きることなどから有効な方法であるとされている（たと
えば、工業調査会、１９８０年１月１５日発行、日本マ
イクロエレクトロニクス協会編、『ＩＣ化実装技
術』）。
に直付けして実装面積を小型化し、回路基板の効率的使
用を図ろうとする方法が考案されている。なかでも、半
導体装置を回路基板に接続するに際し、アルミ電極パッ
ド上にあらかじめ密着金属や拡散防止金属の蒸着膜を形
成し、さらにこの上にメッキにより半田層を形成してな
る電極構造を有する半導体装置を製造し、この半導体装
置を回路基板にフェースダウンに積載して高温に加熱す
ることにより半田と回路基板の端子電極とを融着した実
装構造が、接続後の機械的強度が強く、一括して接続で
きることなどから有効な方法であるとされている（たと
えば、工業調査会、１９８０年１月１５日発行、日本マ
イクロエレクトロニクス協会編、『ＩＣ化実装技
術』）。
【０００４】以下に図面を参照しながら、従来の半導体
装置の電極構造とその形成方法ならびに実装体の一例に
ついて説明する。図４は従来の半田バンプ電極を有する
半導体装置用電極の形成方法を示す概略説明図、図５は
電極構造を示す概略説明図、図６は実装体を示す概略説
明図である。
装置の電極構造とその形成方法ならびに実装体の一例に
ついて説明する。図４は従来の半田バンプ電極を有する
半導体装置用電極の形成方法を示す概略説明図、図５は
電極構造を示す概略説明図、図６は実装体を示す概略説
明図である。
【０００５】図４および図５において、１０は半導体装
置のＩＣ基板、１１は電極パッド、１２はパッシベーシ
ョン膜、１３は密着金属膜、１４は拡散防止金属膜、１
５はフォトレジスト膜である。１６はメッキ後の半田バ
ンプであり、１７はリフロー後の半田バンプである。図
６において、１８は回路基板であり、１９は端子電極で
ある。
置のＩＣ基板、１１は電極パッド、１２はパッシベーシ
ョン膜、１３は密着金属膜、１４は拡散防止金属膜、１
５はフォトレジスト膜である。１６はメッキ後の半田バ
ンプであり、１７はリフロー後の半田バンプである。図
６において、１８は回路基板であり、１９は端子電極で
ある。
【０００６】このような構成要素からなる従来の半田バ
ンプ電極を有する半導体装置の電極構造とその形成方法
ならびに実装体について、以下にその概略を説明する。
まず、図４（ａ）に示すように半導体装置のＩＣ基板１
０の電極パッド１１上にＣｕなどの密着金属膜１３およ
びＣｒなどの拡散防止金属膜１４を蒸着により形成す
る。その後、図４（ｂ）に示すように電極部以外をフォ
トレジスト１５で覆い、メッキ法により半田を拡散防止
金属膜１４上に析出させ、図４（ｃ）に示すマッシュル
ーム状の半田バンプ１６を得る。最後に、半田リフロー
を行うことにより、図４（ｄ）に示すように半田バンプ
１７を形成して図５の電極構造の半田バンプ電極を得
る。
ンプ電極を有する半導体装置の電極構造とその形成方法
ならびに実装体について、以下にその概略を説明する。
まず、図４（ａ）に示すように半導体装置のＩＣ基板１
０の電極パッド１１上にＣｕなどの密着金属膜１３およ
びＣｒなどの拡散防止金属膜１４を蒸着により形成す
る。その後、図４（ｂ）に示すように電極部以外をフォ
トレジスト１５で覆い、メッキ法により半田を拡散防止
金属膜１４上に析出させ、図４（ｃ）に示すマッシュル
ーム状の半田バンプ１６を得る。最後に、半田リフロー
を行うことにより、図４（ｄ）に示すように半田バンプ
１７を形成して図５の電極構造の半田バンプ電極を得
る。
【０００７】さらに、このようにして得た半田バンプ電
極を有する半導体装置を、回路基板１８の所定の位置に
位置合わせを行ってフェースダウンで積載した後、２０
０〜３００℃の高温に加熱して半田バンプ１７を溶融
し、端子電極１９に融着することで図６のような半導体
装置の実装体を得ることができる。
極を有する半導体装置を、回路基板１８の所定の位置に
位置合わせを行ってフェースダウンで積載した後、２０
０〜３００℃の高温に加熱して半田バンプ１７を溶融
し、端子電極１９に融着することで図６のような半導体
装置の実装体を得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな半田バンプ電極を有する半導体装置の電極構造とそ
の形成方法ならびに実装体は、 １．高温に加熱し半田を溶融して端子電極と接続する際
に、ＩＣ基板と回路基板とのギャップを維持することが
できず、そのため半田が広がって隣接部とショートする
危険性がある、 ２．熱膨張の異なるＩＣ基板と回路基板とを半田で接続
しているため、熱応力に対して脆い、などといった問題
点を有していた。
うな半田バンプ電極を有する半導体装置の電極構造とそ
の形成方法ならびに実装体は、 １．高温に加熱し半田を溶融して端子電極と接続する際
に、ＩＣ基板と回路基板とのギャップを維持することが
できず、そのため半田が広がって隣接部とショートする
危険性がある、 ２．熱膨張の異なるＩＣ基板と回路基板とを半田で接続
しているため、熱応力に対して脆い、などといった問題
点を有していた。
【０００９】本発明は上記の問題に鑑みてなされたもの
であり、半導体装置と回路基板とを容易に信頼性高く接
続することのできる半導体装置の電極構造とその形成方
法ならびに実装体を提供することを目的とするものであ
る。
であり、半導体装置と回路基板とを容易に信頼性高く接
続することのできる半導体装置の電極構造とその形成方
法ならびに実装体を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置の実装体は、フェースダウンで回路基板に実
装される半導体装置の実装体であって、半導体装置の電
極パッド部上に形成された先端部に凹凸面を有する突起
電極が、導電性接着剤を介して回路基板上の端子電極に
電気的に接続されていることを特徴とする。 本発明の請
求項２記載の半導体装置の実装体は、請求項１において
突起電極がＡｕからなることを特徴とする。 本発明の請
求項３記載の半導体装置用電極の形成方法は、フェース
ダウンで回路基板に実装される半導体装置用電極の形成
方法であって、半導体装置の電極パッド部上に凸状の突
起電極を形成する工程と、前記突起電極を表面に凹凸を
形成した平面土台に押圧する工程と、前記平面土台を超
音波振動させることによって、前記突起電極先端部に凹
凸面を形成する工程とを備えたことを特徴とする。本発
明の請求項４記載の半導体装置用電極の形成方法は、請
求項３において、突起電極がＡｕによるメッキ法により
形成されることを特徴とする。本発明の請求項５記載の
半導体装置用電極の形成方法は、請求項３において、突
起電極がワイヤボンディング装置によりＡｕワイヤから
形成されることを特徴とする。
半導体装置の実装体は、フェースダウンで回路基板に実
装される半導体装置の実装体であって、半導体装置の電
極パッド部上に形成された先端部に凹凸面を有する突起
電極が、導電性接着剤を介して回路基板上の端子電極に
電気的に接続されていることを特徴とする。 本発明の請
求項２記載の半導体装置の実装体は、請求項１において
突起電極がＡｕからなることを特徴とする。 本発明の請
求項３記載の半導体装置用電極の形成方法は、フェース
ダウンで回路基板に実装される半導体装置用電極の形成
方法であって、半導体装置の電極パッド部上に凸状の突
起電極を形成する工程と、前記突起電極を表面に凹凸を
形成した平面土台に押圧する工程と、前記平面土台を超
音波振動させることによって、前記突起電極先端部に凹
凸面を形成する工程とを備えたことを特徴とする。本発
明の請求項４記載の半導体装置用電極の形成方法は、請
求項３において、突起電極がＡｕによるメッキ法により
形成されることを特徴とする。本発明の請求項５記載の
半導体装置用電極の形成方法は、請求項３において、突
起電極がワイヤボンディング装置によりＡｕワイヤから
形成されることを特徴とする。
【００１１】
【００１２】
【００１３】
【００１４】
【作用】上記構成のように、半導体装置の電極パッド部
上に先端部に凹凸面を有した突起電極を設けたことによ
り、半導体装置を回路基板の端子電極に接合した際に、
突起電極の先端面と回路基板の端子電極との接着面積を
大きくすることができ、電気的、機械的に良好な接合が
可能となり、信頼性の高い半導体装置の実装体を得るこ
とができる。
上に先端部に凹凸面を有した突起電極を設けたことによ
り、半導体装置を回路基板の端子電極に接合した際に、
突起電極の先端面と回路基板の端子電極との接着面積を
大きくすることができ、電気的、機械的に良好な接合が
可能となり、信頼性の高い半導体装置の実装体を得るこ
とができる。
【００１５】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例における
半導体装置用電極の形成方法を示す概略説明図、図２は
上記実施例の電極形成方法による半導体装置の電極構造
を示す概略説明図、図３は上記実施例の電極を有する半
導体装置の実装体を示す概略説明図である。
照しながら説明する。図１は本発明の一実施例における
半導体装置用電極の形成方法を示す概略説明図、図２は
上記実施例の電極形成方法による半導体装置の電極構造
を示す概略説明図、図３は上記実施例の電極を有する半
導体装置の実装体を示す概略説明図である。
【００１６】図１および図２において、１は半導体装置
のＩＣ基板、２は電極パッド、３は突起電極である。４
は超音波発信器内蔵の平面土台、５は平面土台４の表面
に形成された凹凸面であり、６は先端部に凹凸面が形成
された突起電極である。図３において、７は導電性接着
剤からなる接合層であり、８は回路基板、９は端子電極
である。
のＩＣ基板、２は電極パッド、３は突起電極である。４
は超音波発信器内蔵の平面土台、５は平面土台４の表面
に形成された凹凸面であり、６は先端部に凹凸面が形成
された突起電極である。図３において、７は導電性接着
剤からなる接合層であり、８は回路基板、９は端子電極
である。
【００１７】このような構成要素からなる半導体装置の
電極構造とその形成方法ならびに実装体について、以下
にその概略を説明する。まず、公知のＡｕによるメッキ
法により図１（ａ）に示す半導体装置のＩＣ基板１の電
極パッド２上に突起電極３を形成する。次に図１（ｂ）
に示すように、突起電極３を形成したＩＣ基板１をフェ
ースダウンで表面に凹凸面５を形成した平面土台４上に
載置する。さらに図１（ｃ）に示すように、平面土台４
に内蔵した超音波発振器を作動させ、平面土台４を振動
させることによって、突起電極３の先端部に凹凸面を形
成する。上記により、図２に示す先端部に凹凸面が形成
された突起電極６が容易に得られる。
電極構造とその形成方法ならびに実装体について、以下
にその概略を説明する。まず、公知のＡｕによるメッキ
法により図１（ａ）に示す半導体装置のＩＣ基板１の電
極パッド２上に突起電極３を形成する。次に図１（ｂ）
に示すように、突起電極３を形成したＩＣ基板１をフェ
ースダウンで表面に凹凸面５を形成した平面土台４上に
載置する。さらに図１（ｃ）に示すように、平面土台４
に内蔵した超音波発振器を作動させ、平面土台４を振動
させることによって、突起電極３の先端部に凹凸面を形
成する。上記により、図２に示す先端部に凹凸面が形成
された突起電極６が容易に得られる。
【００１８】さらに、このようにして得た半導体装置の
突起電極６の先端部の凹凸面に導電性接着剤からなる接
合層７を転写法や印刷法により形成したのち、前記半導
体装置を回路基板８の所定の位置に位置合わせを行って
フェースダウンで積載した後、接合層７を硬化させて突
起電極６を端子電極９に接着させる。上記により、図３
に示すフェースダウンで回路基板に実装した半導体装置
の実装体を得る。
突起電極６の先端部の凹凸面に導電性接着剤からなる接
合層７を転写法や印刷法により形成したのち、前記半導
体装置を回路基板８の所定の位置に位置合わせを行って
フェースダウンで積載した後、接合層７を硬化させて突
起電極６を端子電極９に接着させる。上記により、図３
に示すフェースダウンで回路基板に実装した半導体装置
の実装体を得る。
【００１９】半導体装置用電極を回路基板８の端子電極
９と接続する際に、突起電極６によりＩＣ基板１と回路
基板８とのギャップを維持することができる。このた
め、接合層７の広がりを規制することが可能となり、隣
接部とショートする危険のない、微細ピッチで接続可能
な半導体装置の実装体が得られる。
９と接続する際に、突起電極６によりＩＣ基板１と回路
基板８とのギャップを維持することができる。このた
め、接合層７の広がりを規制することが可能となり、隣
接部とショートする危険のない、微細ピッチで接続可能
な半導体装置の実装体が得られる。
【００２０】また、先端部に凹凸面が形成された突起電
極を用いることにより、突起電極の凹凸部に接合層が入
り込むことで回路基板の端子電極との接着力が大きくな
り、極めて安定で信頼性が高く、かつ高密度に半導体装
置を実装することができる。
極を用いることにより、突起電極の凹凸部に接合層が入
り込むことで回路基板の端子電極との接着力が大きくな
り、極めて安定で信頼性が高く、かつ高密度に半導体装
置を実装することができる。
【００２１】なお、本実施例では突起電極をＡｕによる
メッキ法を用いて形成するとしたが、その形状が突起状
であればＡｕワイヤによるワイヤボンディングなどの方
法で形成しても良い。また、本実施例では導電性接着剤
からなる接合層を突起電極に転写法や印刷法により形成
するとしたが、回路基板の端子電極上にあらかじめ接合
層を形成しても良い。
メッキ法を用いて形成するとしたが、その形状が突起状
であればＡｕワイヤによるワイヤボンディングなどの方
法で形成しても良い。また、本実施例では導電性接着剤
からなる接合層を突起電極に転写法や印刷法により形成
するとしたが、回路基板の端子電極上にあらかじめ接合
層を形成しても良い。
【００２２】
【発明の効果】以上のように、本発明によれば、半導体
装置の突起電極の先端部に容易に凹凸面を形成すること
ができるため、極めて汎用性が高い。さらに、半導体装
置の突起電極の先端部に凹凸面を設けることにより、半
導体装置を回路基板の端子電極に接合する際に、突起電
極の凹凸面と回路基板の端子電極面との接合面積を大き
くできるため、極めて安定で信頼性の高い半導体装置の
実装体を得ることができる。
装置の突起電極の先端部に容易に凹凸面を形成すること
ができるため、極めて汎用性が高い。さらに、半導体装
置の突起電極の先端部に凹凸面を設けることにより、半
導体装置を回路基板の端子電極に接合する際に、突起電
極の凹凸面と回路基板の端子電極面との接合面積を大き
くできるため、極めて安定で信頼性の高い半導体装置の
実装体を得ることができる。
【図１】本発明の一実施例における半導体装置用電極の
形成方法を示す概略説明図
形成方法を示す概略説明図
【図２】本発明の一実施例における半導体装置の電極構
造を示す概略説明図
造を示す概略説明図
【図３】本発明の一実施例における半導体装置の実装体
を示す概略説明図
を示す概略説明図
【図４】従来の半田バンプ電極を有する半導体装置用電
極の形成方法を示す概略説明図
極の形成方法を示す概略説明図
【図５】従来の半田バンプ電極の電極構造を示す概略説
明図
明図
【図６】従来の半田バンプ電極を有する半導体装置の実
装体を示す概略説明図
装体を示す概略説明図
１ 半導体装置のＩＣ基板 ２ 電極パッド ３ 突起電極 ４ 超音波発振器内蔵の平面土台 ５ 凹凸面 ６ 先端部に凹凸面が形成された突起電極 ７ 接合層 ８ 回路基板 ９ 端子電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (5)
- 【請求項１】フェースダウンで回路基板に実装される半
導体装置の実装体であって、半導体装置の電極パッド部
上に形成された先端部に凹凸面を有する突起電極が、導
電性接着剤を介して回路基板上の端子電極に電気的に接
続されていることを特徴とする半導体装置の実装体。 - 【請求項２】突起電極がＡｕからなることを特徴とする
請求項１記載の半導体装置の実装体。 - 【請求項３】フェースダウンで回路基板に実装される半
導体装置用電極の形成方法であって、半導体装置の電極
パッド部上に凸状の突起電極を形成する工程と、前記突
起電極を表面に凹凸を形成した平面土台に押圧する工程
と、前記平面土台を超音波振動させることによって、前
記突起電極先端部に凹凸面を形成する工程とを備えたこ
とを特徴とする半導体装置用電極の形成方法。 - 【請求項４】突起電極がＡｕによるメッキ法により形成
されることを特徴とする請求項３記載の半導体装置用電
極の形成方法。 - 【請求項５】突起電極がワイヤボンディング装置により
Ａｕワイヤから形成されることを特徴とする請求項３記
載の半導体装置用電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04296247A JP3119739B2 (ja) | 1992-11-06 | 1992-11-06 | 半導体装置用電極の形成方法ならびに実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04296247A JP3119739B2 (ja) | 1992-11-06 | 1992-11-06 | 半導体装置用電極の形成方法ならびに実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151437A JPH06151437A (ja) | 1994-05-31 |
| JP3119739B2 true JP3119739B2 (ja) | 2000-12-25 |
Family
ID=17831100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04296247A Expired - Fee Related JP3119739B2 (ja) | 1992-11-06 | 1992-11-06 | 半導体装置用電極の形成方法ならびに実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119739B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100239406B1 (ko) * | 1996-12-27 | 2000-01-15 | 김영환 | 표면 실장형 반도체 패키지 및 그 제조 방법 |
| JP4601141B2 (ja) * | 2000-09-18 | 2010-12-22 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
| JP4380616B2 (ja) * | 2005-10-17 | 2009-12-09 | オムロン株式会社 | 電子部品実装基板およびその製造方法ならびにセンサ機器およびその製造方法 |
| JP5457157B2 (ja) * | 2009-12-11 | 2014-04-02 | パナソニック株式会社 | 半田フリップチップ実装方法 |
-
1992
- 1992-11-06 JP JP04296247A patent/JP3119739B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151437A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP3119739B2 (ja) | 半導体装置用電極の形成方法ならびに実装体 | |
| JP3554650B2 (ja) | 回路基板 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JPH04212277A (ja) | プリント配線板への端子の接続法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP3608476B2 (ja) | 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |