JP3658156B2 - 実装体及びその製造方法 - Google Patents
実装体及びその製造方法 Download PDFInfo
- Publication number
- JP3658156B2 JP3658156B2 JP29289697A JP29289697A JP3658156B2 JP 3658156 B2 JP3658156 B2 JP 3658156B2 JP 29289697 A JP29289697 A JP 29289697A JP 29289697 A JP29289697 A JP 29289697A JP 3658156 B2 JP3658156 B2 JP 3658156B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- terminal electrode
- protruding electrode
- input
- mounting body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスなどを回路基板に実装した実装体及びその製造方法に関するものであり、特に、接続パッドがエリア配列になっている場合にも対応した、高性能で低コストに実装可能な実装体及びその製造方法に関するものである。
【０００２】
【従来の技術】
携帯用電子機器の小型化、高性能化に伴い、半導体デバイスなどの小型化、高性能化がますます求められている。そのため端子ピン数が増加し、狭ピッチ化あるいはエリア配列にすることが必要となる。しかし、狭ピッチにも限界があり、能動素子上にもパッドを設けエリア配列で実装することが重要となってきている。これが可能な技術としてＩＢＭで開発された半田バンプによる、通称Ｃ４（Con-trolled Collaps Chip Connection）と呼ばれる実装技術がある（「エレクトロニクス実装技術」１９９６．８（Ｖｏｌ．１２ Ｎｏ．８）Ｐ７８〜Ｐ８３）。図３９はその接続構造の概略断面図である。図３９に示すように、ＩＣチップ表面のＳｉＯ2膜１０６上に、アルミニウムからなるパッド電極１０７及びガラス保護膜１０５が形成されている。アルミニウムからなるパッド電極１０７の表面にはアルミニウムの酸化膜がついているため、この酸化膜の除去処理を行った後、真空蒸着によりバリアメタルと称する金属膜が形成される。具体的には、順にＣｒ層１０４、Ｃｒ−Ｃｕ層１０３、Ｃｕ−Ｓｎ金属間化合物層１０２である。さらに、この表面に半田バンプ１０１が形成される。半田バンプ１０１はＰｂ：Ｓｎが９５：５の重量割合からなるものである。かくして、これを回路基板の端子電極上に当接してリフローをすれば半田が溶融し接続が完了する。
【０００３】
その他、半田以外にもバリアメタルを形成した後、Ａｕめっきバンプを形成する構造などもある。
【０００４】
これらの従来技術は、ＩＣチップの能動素子上にパッドがきて、そこに突起電極を形成してもＩＣチップの能動素子へのダメージがないことが期待ができる。しかし、これらの技術はいずれもめっきもしくはそれに付随した処理がなされているため、めっきの装置、廃液処理、洗浄処理などに関係するコスト高の問題、あるいは環境問題などが常につきまとっている。また、電解めっきを行う場合には電流を流すための電極をますます微細化されてきている回路中にどう確保するかという問題があり、また、無電解めっきを行う場合には突起電極の高さを均一に揃えることが非常に難しいので実装体の信頼性が懸念される。
【０００５】
【発明が解決しようとする課題】
エリア配列での接続による実装は能動素子上にパッドを設け実装することが前提となるため、半導体装置側に設けられたパッド上に突起電極を形成する際、あるいは実装の際に、加圧が極度に大きい場合には能動素子が破壊される危険性がある。そのためエリア接続が可能となっている従来技術ではめっきバンプを主体にした実装技術となっている。しかし、めっき技術は必要とされる設備費が非常に高いこと、また廃液処理、洗浄などの環境問題からもコストの高い実装であると言える。また、めっきの方法にもよるが電解あるいは無電解めっきなどの場合には形成された突起電極（バンプ）の形状の安定性にも問題点が残る。
【０００６】
そこで、本発明は、上記の問題点に鑑みて、能動素子を破壊することなく突起電極を一括にかつ低コストで形成でき、信頼性にも優れた高性能な実装体を提供すること、及びそのような実装体を製造する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、突起電極を一括に回路基板の入出力端子電極上又は入出力端子電極中に形成し、接合層として導電性接着剤もしくは半田を介してバリアメタルを形成した半導体装置と接続することにより、能動素子を破壊することなく、かつドライプロセスのため低コストで実装できることを見出だし、本発明を完成した。
【０００８】
即ち、本発明の実装体は、端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極上又は前記入出力端子電極中に形成された突起電極（バンプと称される場合もある）とを有する回路基板と、前記バリアメタルと前記突起電極又は前記入出力端子電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、前記接合層は導電性接着剤又は半田からなることを特徴とする。
【０００９】
また、本発明の上記実装体の製造方法は、半導体装置の端子電極上にバリアメタルを形成する工程と、回路基板の入出力端子電極上に溶射により突起電極を形成する工程又は溶射により形成された突起電極を内部に含む入出力端子電極を回路基板上に形成する工程と、前記電極上に導電性接着剤又は半田を転写する工程と、転写された前記導電性接着剤又は半田に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする。
【００１０】
本発明は、ＩＣチップなどの半導体装置（能動素子）ではなく、回路基板の入出力端子電極上又は入出力端子電極中に突起電極を形成する。従って、突起電極を形成する際に半導体装置（能動素子）を破壊する危険性が全くない。
【００１１】
また、突起電極の形成は溶射により行うので、ドライプロセスでかつ多数の突起電極を一括して形成することができるので、低コストである。
【００１２】
また、突起電極として、略おわん型形状を有する第１金属部とその凹部に充填された第２金属部とからなる特殊な構成とした。これにより、第１金属部をアルミニウムで、第２金属部を銅から構成すれば、酸化されやすい良導体の銅をアルミニウムで覆って保護し、中心に配置することになるから、銅の酸化を防ぐと同時に導電性において信頼性の高い構造にすることができる。従って、かかる趣旨より、本発明でいう略おわん型形状とは、中央部に凹みを有し、その凹みに第２金属部を充填できる機能を有するものであれば特に限定されない。
【００１３】
さらに、突起電極をこのような特殊な構成にしたことにより、アルミニウムと銅などの比較的安価な導電体を用いることができる。
【００１４】
また、接合層は、半田あるいは導電性接着剤からなる。これらは、リフローあるいは硬化を行うだけなので、ほとんど加圧することなく実装でき、半導体装置（能動素子）にダメージを与えることがない。
【００１５】
また、突起電極を回路基板の入出力端子電極中に形成すれば、回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、かかる構成にすれば、入出力端子電極の表面層をＡｕにすることが容易であり、このような入出力端子電極と半導体装置とを接合層を介して接合させることにより、信頼性の高い構造となる。しかも突起電極の形成は入出力端子電極を形成する工程中に含まれるだけなのでコスト高にもならない。
【００１６】
本発明の実装体においては、半導体装置と回路基板の間隙が樹脂で封止されていることが望ましい。ただし、少なくとも両者を電気的に接続している部分のまわりを囲むように封止されていればよい。これにより接続部が補強され、信頼性の向上が可能となる。ここで用いる樹脂は、無機物のフィラーを含むことが望ましい。無機物のフィラーとしてはシリカ（ＳｉＯ2）やアルミナ（Ａｌ2Ｏ3）などがある。また、樹脂にはエポキシ樹脂をベースにして、硬化剤としてフェノール樹脂や酸無水物系樹脂を含んだものが望ましい。
【００１７】
また、回路基板の入出力端子電極上又は入出力端子電極中に形成する突起電極（バンプ）は、第１段突起電極とこれより小さな第２段突起電極とが積層された２段型形状にすることが望ましい。これにより突起電極（突起電極を入出力端子電極中に形成する場合は当該入出力端子電極）の表面積が大きくなるので、導電性接着剤あるいは半田の転写を安定に行うことができるので接合部の信頼性が向上する。なお、２段型形状にするには、溶射により１段目の突起電極を形成したあと、その上に１段目より小さい突起電極を溶射により形成することで簡単に２段型突起電極を形成することができる。
【００１８】
本発明において、バリアメタルは、例えばＣｒ、Ｃｕ、Ｔｉ、Ｎｉ、Ａｕ、及びＰｔの中から選ばれた少なくとも１種を含む金属からなるのが好ましく、より具体的には、例えば、Ｃｒを下地金属とし、その上にＣｕを真空蒸着法あるいはスパッタ等を用いて形成したものが使用できる。
【００１９】
半導体装置の端子電極は、例えば、Ａｌを真空蒸着法などで形成したものが使用できる。この上に上記のバリアメタルが形成される。
【００２０】
一方、回路基板の入出力端子電極は、例えばＣｕを印刷で形成し、それをエッチングすることにより配線電極とし、その上にＮｉ、Ａｕを順にめっき又はフラッシュめっき等により設けて形成される。この他、Ａｕ配線電極を印刷して、焼成することによって形成することももちろん可能である。
【００２１】
突起電極を入出力端子電極中に形成する場合は、このＣｕ上に溶射により突起電極を形成した後に、その上にＮｉ、Ａｕを順にめっき又はフラッシュめっき等により設ければよい。
【００２２】
接合層に半田を用いる場合、半田は一般的な安価な共晶半田（ＳｎーＰｂ系）で十分である。
【００２３】
また、接合層に導電性接着剤を用いる場合、含まれる導電性フィラーはＡｇ、Ｃｕ、Ｎｉなど導電性をもつフィラーなら問題はなく、接着剤樹脂は例えばエポキシ樹脂の熱可塑型あるいは熱硬化型のいずれでも使用可能である。
【００２４】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の第１の実施の形態にかかる実装体を模式的に示した断面図である。
【００２５】
図１において、半導体装置１１の端子電極１２上にはバリアメタル１３が形成されている。本実施の形態では、端子電極１２はＡｌを真空蒸着して形成した。また、バリアメタル１３は、Ｃｒを下地金属とし、その上にＣｕを真空蒸着して形成した。一方、回路基板１５の入出力端子電極１４上には、突起電極２１が形成されている。入出力端子電極１４は、Ｃｕを印刷で形成し、それをエッチングすることにより配線電極とし、その上にＮｉ、Ａｕを順にめっきして形成したものである。突起電極（バンプ）２１は、略おわん型形状をしたアルミニウムからなる第１金属部２１ａと、その凹部に充填された銅からなる第２金属部２１ｂとから構成されている。突起電極２１は溶射により形成されたものである。そして、半導体装置１１のバリアメタル１３と回路基板１５の突起電極２１とは導電性接着剤からなる接合層２２により電気的に接続されている。本実施の形態の突起電極は、略おわん型形状のアルミニウムが銅の回りを囲むように覆っているので、実装体の製造過程で銅の酸化が進行せず、しかも電気的接続部として良好な導電性を安価に確保することができる。
【００２６】
図２は、図１の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。この樹脂封止により電気的接続部の信頼性がさらに向上する。
【００２７】
図３〜図５は、図１の実装体の製造方法を示した概略図である。
【００２８】
図３は、回路基板１５の入出力端子電極１４上にプラズマ溶射により突起電極を形成する工程を示している。溶射装置５１から放射された溶射金属５２は、所定の大きさの孔があけられた溶射用マスク５３の孔を通って入出力端子電極１４上に堆積する。溶射は、まず略おわん型形状の第１金属部２１ａを形成するため、アルミニウムを溶射する。溶射金属を略おわん型形状に堆積させるためには、溶射時のパワーを調節することにより可能である。その後、第１金属部２１ａの凹部に銅を充填させるように溶射し、第２金属部２１ｂを形成する。かくして、突起電極２１が完成する。本発明では、このように回路基板上に突起電極を形成するので、突起電極形成工程で半導体素子を破壊する心配は全くない。また、プラズマ溶射というドライプロセスを用い、一度に多数の突起電極を形成できるので、低コストである。
【００２９】
図４は、上記図３により形成された突起電極２１に導電性接着剤を転写する工程を示した概略図である。図４（ａ）に示すように、回路基板１５上の突起電極２１を下向きにして導電性接着剤ペースト２３につけ、引き上げると、同図（ｂ）に示すように突起電極２１上に導電性接着剤２２′が転写する。
【００３０】
図５は、上記図４により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。このように、当接して導電性接着剤を硬化させれば実装が完了するので、半導体素子に過大な力が加えられることがなく、半導体素子が破壊する可能性が極めて少ない。
【００３１】
（実施の形態２）
図６は、本発明の第２の実施の形態にかかる実装体を模式的に示した断面図である。図６は、接合層として、上記の実施の形態１の図１の導電性接着剤２２に代えて半田２５を使用している点で図１と相違し、その他の構成は図１と同様である。
【００３２】
図７は、図６の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図７は、接合層として、上記の実施の形態１の図２の導電性接着剤２２に代えて半田２５を使用している点で図２と相違し、その他の構成は図２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００３３】
図８〜図１０は、図６の実装体の製造方法を示した概略図である。
【００３４】
図８は、回路基板１５の入出力端子電極１４上にプラズマ溶射により突起電極２１を形成する工程を示している。構成は、上記の実施の形態１の図３と全く同様である。
【００３５】
図９は、上記図８により形成された突起電極２１に半田を転写する工程を示した概略図である。図９は、上記の実施の形態１の図４の導電性接着剤ペースト２３に代えて半田ペースト２６を使用して突起電極２１上に半田２５′を転写させている点で図４と相違し、その他の構成は図４と同様である。なお、半田は、本例のように半田ペーストの膜に突起電極をつけることによって突起電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００３６】
図１０は、上記図９により転写された半田２５′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図１０は、接合層材料として、上記の実施の形態１の図５の導電性接着剤２２′が半田２５′に代わっている点で図５と相違し、その他の構成は図５と同様である。当接後、半田２５′をリフローさせれば、半導体装置の実装が完了する。
【００３７】
（実施の形態３）
図１１は、本発明の第３の実施の形態にかかる実装体を模式的に示した断面図である。
【００３８】
図１１は、突起電極として、上記の実施の形態１の図１の突起電極２１に代えて２段型突起電極２７を形成している点で図１と相違し、その他の構成は図１と同様である。図１１に示したように、２段型突起電極２７は、入出力端子電極１４上に形成された第１段突起電極２８とさらにこの上に形成された第２段突起電極２９とから構成される。第１段突起電極２８及び第２段突起電極２９は、いずれも略おわん型形状をしたアルミニウムからなる第１金属部２８ａ、２９ａと、その凹部に充填された銅からなる第２金属部２８ｂ、２９ｂとから構成されている。第２段突起電極２９を第１段突起電極２８より小さくして、凸状の２段型にすることにより、突起電極の表面積が大きくなり、導電性接着剤２２の転写量（図１５を参照）が安定し、接合部の信頼性が向上する。
【００３９】
図１２は、図１１の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図１２は、突起電極として、上記の実施の形態１の図２の突起電極２１に代えて２段型突起電極２７を使用している点で図２と相違し、その他の構成は図２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００４０】
図１３〜図１６は、図１１の実装体の製造方法を示した概略図である。
【００４１】
図１３は、回路基板１５の入出力端子電極１４上にプラズマ溶射により第１段突起電極２８を形成する工程を示している。構成は、上記の実施の形態１の図３で溶射用マスク５３を用いて突起電極２１を形成したのに代えて、溶射用マスク５４を用いて第１段突起電極２８を形成する以外は図３と同様である。即ち、所定の開口部を有する溶射用マスク５４を用いて、プラズマ溶射のパワーを調整しながらアルミニウムを溶射し、入出力端子電極１４上に略おわん型形状の第１金属部２８ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２８ｂを形成する。かくして、第１段突起電極２８が形成される。
【００４２】
図１４は、上記図１３により形成された第１段突起電極２８上にプラズマ溶射により第２段突起電極２９を形成する工程を示している。第１段突起電極２８の形成時に使用した溶射用マスク５４より開口部が小さな溶射用マスク５５を用いて、プラズマ溶射のパワーを調整しながらアルミニウムを溶射し、第１段突起電極２８上に略おわん型形状の第１金属部２９ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２９ｂを形成する。かくして、第１段突起電極２８上に第２段突起電極２９が形成される。
【００４３】
本発明の方法によれば、突起電極は常に一括で形成されるため、１個１個形成するようなボールボンディング法と違い、２回の工程で全ての２段型突起電極が形成できる。
【００４４】
図１５は、上記図１４により形成された２段型突起電極２７に導電性接着剤２２′を転写する工程を示した概略図である。図１５は、突起電極として、上記の実施の形態１の図４の突起電極２１に代えて２段型突起電極２７を設けている点で図４と相違し、その他の構成は図４と同様である。本実施の形態のように、突起電極を、第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、導電性接着剤２２′の転写量が安定し、接合部の信頼性が向上する。
【００４５】
図１６は、上記図１５により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図１６は、突起電極として、上記の実施の形態１の図５の突起電極２１に代えて２段型突起電極３０を設けている点で図５と相違し、その他の構成は図５と同様である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。
【００４６】
（実施の形態４）
図１７は、本発明の第４の実施の形態にかかる実装体を模式的に示した断面図である。図１７は、接合層として、上記の実施の形態３の図１１の導電性接着剤２２に代えて半田２５を使用している点で図１１と相違し、その他の構成は図１１と同様である。
【００４７】
図１８は、図１７の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図１８は、接合層として、上記の実施の形態３の図１２の導電性接着剤２２に代えて半田２５を使用している点で図１２と相違し、その他の構成は図１２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００４８】
図１９〜図２２は、図１７の実装体の製造方法を示した概略図である。
【００４９】
図１９は、回路基板１５の入出力端子電極１４上にプラズマ溶射により第１段突起電極２８を形成する工程を示している。構成は、上記の実施の形態３の図１３と全く同様である。
【００５０】
図２０は、上記図１９により形成された第１段突起電極２８上にプラズマ溶射により第２段突起電極２９を形成する工程を示している。構成は、上記の実施の形態３の図１４と全く同様である。
【００５１】
図２１は、上記図２０により形成された２段型突起電極２７に半田２５′を転写する工程を示した概略図である。図２１は、上記の実施の形態３の図１５の導電性接着剤ペースト２３に代えて半田ペースト２６を使用して２段型突起電極２７上に半田２５′を転写させている点で図１５と相違し、その他の構成は図１５と同様である。本実施の形態のように、突起電極を、第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、半田２５′の転写量が安定し、接合部の信頼性が向上する。
【００５２】
なお、半田は、本例のように半田ペーストの膜に突起電極をつけることによって突起電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００５３】
図２２は、上記図２１により転写された半田２５′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図２２は、接合層材料として、上記の実施の形態３の図１６の導電性接着剤２２′が半田２５′に代わっている点で図１６と相違し、その他の構成は図１６と同様である。当接後、半田２５′をリフローさせれば、半導体装置の実装が完了する。
【００５４】
（実施の形態５）
図２３は、本発明の第５の実施の形態にかかる実装体を模式的に示した断面図である。
【００５５】
図２３において、半導体装置１１の端子電極１２上にはバリアメタル１３が形成されている。本実施の形態では、端子電極１２はＡｌを真空蒸着して形成した。また、バリアメタル１３は、Ｃｒを下地金属とし、その上にＣｕを真空蒸着して形成した。一方、回路基板１５の入出力端子電極３０中には、突起電極２１が形成されている。入出力端子電極３０は、Ｃｕを印刷で形成し、それをエッチングすることにより配線電極３０ａとし、その上に溶射により突起電極２１を形成し、その上に下地層３０ｂとしてＮｉを、表面層３０ｃとしてＡｕを、順にめっきして形成したものである。このように、突起電極２１を回路基板の入出力端子電極３０中に形成すれば、突起電極２１を回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、入出力端子電極の表面層３０ｃをＡｕにして、このような入出力端子電極と半導体装置とを接合層を介して接合させることにより、信頼性の高い構造となる。突起電極（バンプ）２１は、配線電極３０ａ上に形成され、略おわん型形状をしたアルミニウムからなる第１金属部２１ａと、その凹部に充填された銅からなる第２金属部２１ｂとから構成されている。突起電極２１は溶射により形成されたものである。そして、半導体装置１１のバリアメタル１３と回路基板１５の入出力端子電極３０とは導電性接着剤からなる接合層２２により電気的に接続されている。本実施の形態の突起電極は、略おわん型形状のアルミニウムが銅の回りを囲むように覆っているので、実装体の製造過程で銅の酸化が進行せず、しかも電気的接続部として良好な導電性を安価に確保することができる。
【００５６】
図２４は、図２３の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。この樹脂封止により電気的接続部の信頼性がさらに向上する。
【００５７】
図２５〜図２８は、図２３の実装体の製造方法を示した概略図である。
【００５８】
図２５は、回路基板１５の配線電極３０ａ上にプラズマ溶射により突起電極を形成する工程を示している。溶射装置５１から放射された溶射金属５２は、所定の大きさの孔があけられた溶射用マスク５３の孔を通って配線電極３０ａ上に堆積する。溶射は、まず略おわん型形状の第１金属部２１ａを形成するため、アルミニウムを溶射する。溶射金属を略おわん型形状に堆積させるためには、溶射時のパワーを調節することにより可能である。その後、第１金属部２１ａの凹部に銅を充填させるように溶射し、第２金属部２１ｂを形成する。かくして、突起電極２１が完成する。本発明では、このように回路基板上に突起電極を形成するので、突起電極形成工程で半導体素子を破壊する心配は全くない。また、プラズマ溶射というドライプロセスを用い、一度に多数の突起電極を形成できるので、低コストである。
【００５９】
次ぎに、突起電極２１を覆うように、Ｎｉからなる下地層３０ｂ、及びＡｕからなる表面層３０ｃを、順にめっきにより形成する。かくして、図２６に示したような、入出力端子電極３０と入出力端子電極中に形成された突起電極２１とを有する回路基板１５を得る。このように、本実施の形態の突起電極の形成は、入出力端子電極を形成する工程中に含まれるだけなので、実施の形態１に比較してコスト高になることはない。
【００６０】
図２７は、上記図２５、２６により形成された入出力端子電極３０上に導電性接着剤を転写する工程を示した概略図である。図２７（ａ）に示すように、回路基板１５上の入出力端子電極３０を下向きにして導電性接着剤ペースト２３につけ、引き上げると、同図（ｂ）に示すように入出力端子電極３０上に導電性接着剤２２′が転写する。
【００６１】
図２８は、上記図２７により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。このように、当接して導電性接着剤を硬化させれば実装が完了するので、半導体素子に過大な力が加えられることがなく、半導体素子が破壊する可能性が極めて少ない。
【００６２】
（実施の形態６）
図２９は、本発明の第６の実施の形態にかかる実装体を模式的に示した断面図である。図２９は、接合層として、上記の実施の形態５の図２３の導電性接着剤２２に代えて半田２５を使用している点で図２３と相違し、その他の構成は図２３と同様である。
【００６３】
図３０は、図２９の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図３０は、接合層として、上記の実施の形態５の図２４の導電性接着剤２２に代えて半田２５を使用している点で図２４と相違し、その他の構成は図２４と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００６４】
実装体の製造方法は、実施の形態５の導電性接着剤ペーストに代えて半田ペーストを使用している点で相違し、その他の構成は図２５〜図２８と同様である。半田の場合、図２８のように当接した後、リフローさせれば、半導体装置の実装が完了する。
【００６５】
なお、半田は、本例のように半田ペーストの膜に入出力端子電極をつけることによって入出力端子電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００６６】
（実施の形態７）
図３１は、本発明の第７の実施の形態にかかる実装体を模式的に示した断面図である。
【００６７】
図３１は、突起電極として、上記の実施の形態５の図２３の突起電極２１に代えて２段型突起電極２７を形成している点で図２３と相違し、その他の構成は図２３と同様である。図３１に示したように、２段型突起電極２７は、配線電極３０ａ上に形成された第１段突起電極２８とさらにこの上に形成された第２段突起電極２９とから構成される。第１段突起電極２８及び第２段突起電極２９は、いずれも略おわん型形状をしたアルミニウムからなる第１金属部２８ａ、２９ａと、その凹部に充填された銅からなる第２金属部２８ｂ、２９ｂとから構成されている。第２段突起電極２９を第１段突起電極２８より小さくして、凸状の２段型にすることにより、突起電極の表面積が大きくなり、その結果入出力端子電極３０の表面積が大きくなって、導電性接着剤２２の転写量（図３５を参照）が安定し、接合部の信頼性が向上する。
【００６８】
２段型突起電極２７上に、下地層３０ｂとしてＮｉを、表面層３０ｃとしてＡｕを、順にめっきして形成する。このように、突起電極２１を回路基板の入出力端子電極３０中に形成すれば、突起電極２１を回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、入出力端子電極の表面層３０ｃをＡｕにして、このような入出力端子電極と半導体装置とを接合層を介して接合させることにより、信頼性の高い構造となる。
【００６９】
図３２は、図３１の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図３２は、突起電極として、上記の実施の形態５の図２４の突起電極２１に代えて２段型突起電極２７を使用している点で図２４と相違し、その他の構成は図２４と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００７０】
図３３〜図３６は、図３１の実装体の製造方法を示した概略図である。
【００７１】
図３３は、回路基板１５の配線電極３０ａ上にプラズマ溶射により第１段突起電極２８を形成する工程を示している。構成は、上記の実施の形態５の図２５で溶射用マスク５３を用いて突起電極２１を形成したのに代えて、溶射用マスク５４を用いて第１段突起電極２８を形成する以外は図２５と同様である。即ち、所定の開口部を有する溶射用マスク５４を用いて、プラズマ溶射のパワーを調整しながらアルミニウムを溶射し、配線電極３０ａ上に略おわん型形状の第１金属部２８ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２８ｂを形成する。かくして、第１段突起電極２８が形成される。
【００７２】
図３４は、上記図３３により形成された第１段突起電極２８上にプラズマ溶射により第２段突起電極２９を形成する工程を示している。第１段突起電極２８の形成時に使用した溶射用マスク５４より開口部が小さな溶射用マスク５５を用いて、プラズマ溶射のパワーを調整しながら、アルミニウムを溶射し、第１段突起電極２８上に略おわん型形状の第１金属部２９ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２９ｂを形成する。かくして、第１段突起電極２８上に第２段突起電極２９が形成される。
【００７３】
本発明の方法によれば、突起電極は常に一括で形成されるため、１個１個形成するようなボールボンディング法と違い、２回の工程で全ての２段型突起電極が形成できる。
【００７４】
次ぎに、２段型突起電極を覆うように、Ｎｉからなる下地層、及びＡｕからなる表面層を、順にめっきにより形成する。かくして、入出力端子電極と入出力端子電極中に形成された２段型突起電極とを有する回路基板を得る。このように、本実施の形態の突起電極の形成は、入出力端子電極を形成する工程中に含まれるだけなので、実施の形態３に比較してコスト高になることはない。
【００７５】
図３５は、上記により形成された入出力端子電極３０に導電性接着剤２２′を転写する工程を示した概略図である。図３５は、突起電極として、上記の実施の形態５の図２７の突起電極２１に代えて２段型突起電極２７を設けている点で図２７と相違し、その他の構成は図２７と同様である。本実施の形態のように、突起電極を第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、その結果入出力端子電極３０の表面積が大きくなって、導電性接着剤２２′の転写量が安定し、接合部の信頼性が向上する。
【００７６】
図３６は、上記図３５により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図３６は、突起電極として、上記の実施の形態５の図２８の突起電極２１に代えて２段型突起電極２７を設けている点で図２８と相違し、その他の構成は図２８と同様である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。
【００７７】
（実施の形態８）
図３７は、本発明の第８の実施の形態にかかる実装体を模式的に示した断面図である。図３７は、接合層として、上記の実施の形態７の図３１の導電性接着剤２２に代えて半田２５を使用している点で図３１と相違し、その他の構成は図３１と同様である。
【００７８】
図３８は、図３７の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図３８は、接合層として、上記の実施の形態７の図３２の導電性接着剤２２に代えて半田２５を使用している点で図３２と相違し、その他の構成は図３２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００７９】
実装体の製造方法は、実施の形態７の導電性接着剤ペーストに代えて半田ペーストを使用している点で相違し、その他の構成は図３３〜図３６と同様である。半田の場合、図３６のように当接した後、リフローさせれば、半導体装置の実装が完了する。
【００８０】
本実施の形態のように、突起電極を第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、その結果入出力端子電極３０の表面積が大きくなって、半田の転写工程での半田の転写量が安定し、接合部の信頼性が向上する。
【００８１】
なお、半田は、本例のように半田ペーストの膜に入出力端子電極をつけることによって入出力端子電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００８２】
【発明の効果】
以上の説明から明らかなように、本発明により、能動素子を破壊することなく実装でき、しかもドライプロセスにより一括して形成されたエリア配列の突起電極（バンプ）のため低コストで信頼性が高い実装体が得られる。
【００８３】
すなわち、本発明は以下のような効果を有する。
【００８４】
(1) ＩＣチップなどの半導体装置（能動素子）ではなく、回路基板の入出力端子電極上又は入出力端子電極中に突起電極を形成するために、突起電極を形成する際に半導体装置（能動素子）を破壊する危険性が全くない。
【００８５】
(2) 突起電極の形成は溶射により行うので、ドライプロセスでかつ多数の突起電極を一括して形成することができ、低コストである。
【００８６】
(3) 突起電極として、略おわん型形状を有する第１金属部とその凹部に充填された第２金属部とからなる特殊な構成としたことにより、第１金属部をアルミニウムで、第２金属部を銅から構成すれば、酸化されやすい良導体の銅をアルミニウムで覆って保護し、中心に配置することになるから、銅の酸化を防ぐと同時に導電性において信頼性の高い構造にすることができる。
【００８７】
(4) 突起電極を(3)のような特殊な構成にしたことにより、アルミニウムと銅などの比較的安価な導電体を用いることができる。
【００８８】
(5) 接合層は、半田あるいは導電性接着剤からなるため、リフローあるいは硬化を行うだけで、ほとんど加圧することなく実装でき、半導体装置（能動素子）にダメージを与えることがない。
【００８９】
(6) 突起電極を回路基板の入出力端子電極中に形成すれば、回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、入出力端子電極の表面層をＡｕで形成することが容易になり、かかる入出力端子電極と半導体装置とを接合層を介して接合すれば、信頼性の高い構造となる。しかも突起電極の形成は入出力端子電極を形成する工程中に含まれるだけなのでコスト高にもならない。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態にかかる実装体を模式的に示した断面図である。
【図２】 図１の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３】 図１の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により突起電極を形成する工程を示した概略図である。
【図４】 図１の実装体の製造方法を示すものであって、突起電極に導電性接着剤を転写する工程を示した概略図である。
【図５】 図１の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図６】 本発明の第２の実施の形態にかかる実装体を模式的に示した断面図である。
【図７】 図６の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図８】 図６の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により突起電極を形成する工程を示した概略図である。
【図９】 図６の実装体の製造方法を示すものであって、突起電極に半田を転写する工程を示した概略図である。
【図１０】 図６の実装体の製造方法を示すものであって、転写された半田に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図１１】 本発明の第３の実施の形態にかかる実装体を模式的に示した断面図である。
【図１２】 図１１の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図１３】 図１１の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により第１段突起電極を形成する工程を示した概略図である。
【図１４】 図１１の実装体の製造方法を示すものであって、第１段突起電極上にプラズマ溶射により第２段突起電極を形成する工程を示した概略図である。
【図１５】 図１１の実装体の製造方法を示すものであって、２段型突起電極に導電性接着剤を転写する工程を示した概略図である。
【図１６】 図１１の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図１７】 本発明の第４の実施の形態にかかる実装体を模式的に示した断面図である。
【図１８】 図１７の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図１９】 図１７の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により第１段突起電極を形成する工程を示した概略図である。
【図２０】 図１７の実装体の製造方法を示すものであって、第１段突起電極上にプラズマ溶射により第２段突起電極を形成する工程を示した概略図である。
【図２１】 図１７の実装体の製造方法を示すものであって、２段型突起電極に半田を転写する工程を示した概略図である。
【図２２】 図１７の実装体の製造方法を示すものであって、転写された半田に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図２３】 本発明の第５の実施の形態にかかる実装体を模式的に示した断面図である。
【図２４】 図２３の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図２５】 図２３の実装体の製造方法を示すものであって、回路基板の配線電極上にプラズマ溶射により突起電極を形成する工程を示した概略図である。
【図２６】 図２３の実装体の製造方法を示すものであって、突起電極を覆うように、Ｎｉ下地層及びＡｕ表面層を形成して得られた回路基板の概略図である。
【図２７】 図２３の実装体の製造方法を示すものであって、突起電極を内部に含む入出力端子電極に導電性接着剤を転写する工程を示した概略図である。
【図２８】 図２３の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図２９】 本発明の第６の実施の形態にかかる実装体を模式的に示した断面図である。
【図３０】 図２９の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３１】 本発明の第７の実施の形態にかかる実装体を模式的に示した断面図である。
【図３２】 図３１の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３３】 図３１の実装体の製造方法を示すものであって、回路基板の配線電極上にプラズマ溶射により第１段突起電極を形成する工程を示した概略図である。
【図３４】 図３１の実装体の製造方法を示すものであって、第１段突起電極上にプラズマ溶射により第２段突起電極を形成する工程を示した概略図である。
【図３５】 図３１の実装体の製造方法を示すものであって、２段型突起電極を内部に含む入出力端子電極に導電性接着剤を転写する工程を示した概略図である。
【図３６】 図３１の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図３７】 本発明の第８の実施の形態にかかる実装体を模式的に示した断面図である。
【図３８】 図３７の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３９】 従来の半田バンプの構成を示した概略断面図である。
【符号の説明】
１１ 半導体装置
１２ 端子電極
１３ バリアメタル
１４ 入出力端子電極
１５ 回路基板
２１ 突起電極
２１ａ 第１金属部
２１ｂ 第２金属部
２２、２２′ 導電性接着剤
２３ 導電性接着剤ペースト
２４ 封止樹脂
２５、２５′ 半田
２６ 半田ペースト
２７ ２段型突起電極
２８ 第１段突起電極
２８ａ 第１金属部
２８ｂ 第２金属部
２９ 第２段突起電極
２９ａ 第１金属部
２９ｂ 第２金属部
３０ 入出力端子電極
３０ａ 配線電極
３０ｂ 下地層
３０ｃ 表面層
５１ 溶射装置
５２ 溶射金属
５３、５４、５５ 溶射用マスク
１０１ 半田（Ｐｂ−Ｓｎ）バンプ
１０２ Ｃｕ−Ｓｎ金属間化合物
１０３ Ｃｒ−Ｃｕ層
１０４ Ｃｒ層
１０５ ガラス保護膜
１０６ ＳｉＯ2膜
１０７ Ａｌパッド電極
【発明の属する技術分野】
本発明は、半導体デバイスなどを回路基板に実装した実装体及びその製造方法に関するものであり、特に、接続パッドがエリア配列になっている場合にも対応した、高性能で低コストに実装可能な実装体及びその製造方法に関するものである。
【０００２】
【従来の技術】
携帯用電子機器の小型化、高性能化に伴い、半導体デバイスなどの小型化、高性能化がますます求められている。そのため端子ピン数が増加し、狭ピッチ化あるいはエリア配列にすることが必要となる。しかし、狭ピッチにも限界があり、能動素子上にもパッドを設けエリア配列で実装することが重要となってきている。これが可能な技術としてＩＢＭで開発された半田バンプによる、通称Ｃ４（Con-trolled Collaps Chip Connection）と呼ばれる実装技術がある（「エレクトロニクス実装技術」１９９６．８（Ｖｏｌ．１２ Ｎｏ．８）Ｐ７８〜Ｐ８３）。図３９はその接続構造の概略断面図である。図３９に示すように、ＩＣチップ表面のＳｉＯ2膜１０６上に、アルミニウムからなるパッド電極１０７及びガラス保護膜１０５が形成されている。アルミニウムからなるパッド電極１０７の表面にはアルミニウムの酸化膜がついているため、この酸化膜の除去処理を行った後、真空蒸着によりバリアメタルと称する金属膜が形成される。具体的には、順にＣｒ層１０４、Ｃｒ−Ｃｕ層１０３、Ｃｕ−Ｓｎ金属間化合物層１０２である。さらに、この表面に半田バンプ１０１が形成される。半田バンプ１０１はＰｂ：Ｓｎが９５：５の重量割合からなるものである。かくして、これを回路基板の端子電極上に当接してリフローをすれば半田が溶融し接続が完了する。
【０００３】
その他、半田以外にもバリアメタルを形成した後、Ａｕめっきバンプを形成する構造などもある。
【０００４】
これらの従来技術は、ＩＣチップの能動素子上にパッドがきて、そこに突起電極を形成してもＩＣチップの能動素子へのダメージがないことが期待ができる。しかし、これらの技術はいずれもめっきもしくはそれに付随した処理がなされているため、めっきの装置、廃液処理、洗浄処理などに関係するコスト高の問題、あるいは環境問題などが常につきまとっている。また、電解めっきを行う場合には電流を流すための電極をますます微細化されてきている回路中にどう確保するかという問題があり、また、無電解めっきを行う場合には突起電極の高さを均一に揃えることが非常に難しいので実装体の信頼性が懸念される。
【０００５】
【発明が解決しようとする課題】
エリア配列での接続による実装は能動素子上にパッドを設け実装することが前提となるため、半導体装置側に設けられたパッド上に突起電極を形成する際、あるいは実装の際に、加圧が極度に大きい場合には能動素子が破壊される危険性がある。そのためエリア接続が可能となっている従来技術ではめっきバンプを主体にした実装技術となっている。しかし、めっき技術は必要とされる設備費が非常に高いこと、また廃液処理、洗浄などの環境問題からもコストの高い実装であると言える。また、めっきの方法にもよるが電解あるいは無電解めっきなどの場合には形成された突起電極（バンプ）の形状の安定性にも問題点が残る。
【０００６】
そこで、本発明は、上記の問題点に鑑みて、能動素子を破壊することなく突起電極を一括にかつ低コストで形成でき、信頼性にも優れた高性能な実装体を提供すること、及びそのような実装体を製造する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、突起電極を一括に回路基板の入出力端子電極上又は入出力端子電極中に形成し、接合層として導電性接着剤もしくは半田を介してバリアメタルを形成した半導体装置と接続することにより、能動素子を破壊することなく、かつドライプロセスのため低コストで実装できることを見出だし、本発明を完成した。
【０００８】
即ち、本発明の実装体は、端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極上又は前記入出力端子電極中に形成された突起電極（バンプと称される場合もある）とを有する回路基板と、前記バリアメタルと前記突起電極又は前記入出力端子電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、前記接合層は導電性接着剤又は半田からなることを特徴とする。
【０００９】
また、本発明の上記実装体の製造方法は、半導体装置の端子電極上にバリアメタルを形成する工程と、回路基板の入出力端子電極上に溶射により突起電極を形成する工程又は溶射により形成された突起電極を内部に含む入出力端子電極を回路基板上に形成する工程と、前記電極上に導電性接着剤又は半田を転写する工程と、転写された前記導電性接着剤又は半田に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする。
【００１０】
本発明は、ＩＣチップなどの半導体装置（能動素子）ではなく、回路基板の入出力端子電極上又は入出力端子電極中に突起電極を形成する。従って、突起電極を形成する際に半導体装置（能動素子）を破壊する危険性が全くない。
【００１１】
また、突起電極の形成は溶射により行うので、ドライプロセスでかつ多数の突起電極を一括して形成することができるので、低コストである。
【００１２】
また、突起電極として、略おわん型形状を有する第１金属部とその凹部に充填された第２金属部とからなる特殊な構成とした。これにより、第１金属部をアルミニウムで、第２金属部を銅から構成すれば、酸化されやすい良導体の銅をアルミニウムで覆って保護し、中心に配置することになるから、銅の酸化を防ぐと同時に導電性において信頼性の高い構造にすることができる。従って、かかる趣旨より、本発明でいう略おわん型形状とは、中央部に凹みを有し、その凹みに第２金属部を充填できる機能を有するものであれば特に限定されない。
【００１３】
さらに、突起電極をこのような特殊な構成にしたことにより、アルミニウムと銅などの比較的安価な導電体を用いることができる。
【００１４】
また、接合層は、半田あるいは導電性接着剤からなる。これらは、リフローあるいは硬化を行うだけなので、ほとんど加圧することなく実装でき、半導体装置（能動素子）にダメージを与えることがない。
【００１５】
また、突起電極を回路基板の入出力端子電極中に形成すれば、回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、かかる構成にすれば、入出力端子電極の表面層をＡｕにすることが容易であり、このような入出力端子電極と半導体装置とを接合層を介して接合させることにより、信頼性の高い構造となる。しかも突起電極の形成は入出力端子電極を形成する工程中に含まれるだけなのでコスト高にもならない。
【００１６】
本発明の実装体においては、半導体装置と回路基板の間隙が樹脂で封止されていることが望ましい。ただし、少なくとも両者を電気的に接続している部分のまわりを囲むように封止されていればよい。これにより接続部が補強され、信頼性の向上が可能となる。ここで用いる樹脂は、無機物のフィラーを含むことが望ましい。無機物のフィラーとしてはシリカ（ＳｉＯ2）やアルミナ（Ａｌ2Ｏ3）などがある。また、樹脂にはエポキシ樹脂をベースにして、硬化剤としてフェノール樹脂や酸無水物系樹脂を含んだものが望ましい。
【００１７】
また、回路基板の入出力端子電極上又は入出力端子電極中に形成する突起電極（バンプ）は、第１段突起電極とこれより小さな第２段突起電極とが積層された２段型形状にすることが望ましい。これにより突起電極（突起電極を入出力端子電極中に形成する場合は当該入出力端子電極）の表面積が大きくなるので、導電性接着剤あるいは半田の転写を安定に行うことができるので接合部の信頼性が向上する。なお、２段型形状にするには、溶射により１段目の突起電極を形成したあと、その上に１段目より小さい突起電極を溶射により形成することで簡単に２段型突起電極を形成することができる。
【００１８】
本発明において、バリアメタルは、例えばＣｒ、Ｃｕ、Ｔｉ、Ｎｉ、Ａｕ、及びＰｔの中から選ばれた少なくとも１種を含む金属からなるのが好ましく、より具体的には、例えば、Ｃｒを下地金属とし、その上にＣｕを真空蒸着法あるいはスパッタ等を用いて形成したものが使用できる。
【００１９】
半導体装置の端子電極は、例えば、Ａｌを真空蒸着法などで形成したものが使用できる。この上に上記のバリアメタルが形成される。
【００２０】
一方、回路基板の入出力端子電極は、例えばＣｕを印刷で形成し、それをエッチングすることにより配線電極とし、その上にＮｉ、Ａｕを順にめっき又はフラッシュめっき等により設けて形成される。この他、Ａｕ配線電極を印刷して、焼成することによって形成することももちろん可能である。
【００２１】
突起電極を入出力端子電極中に形成する場合は、このＣｕ上に溶射により突起電極を形成した後に、その上にＮｉ、Ａｕを順にめっき又はフラッシュめっき等により設ければよい。
【００２２】
接合層に半田を用いる場合、半田は一般的な安価な共晶半田（ＳｎーＰｂ系）で十分である。
【００２３】
また、接合層に導電性接着剤を用いる場合、含まれる導電性フィラーはＡｇ、Ｃｕ、Ｎｉなど導電性をもつフィラーなら問題はなく、接着剤樹脂は例えばエポキシ樹脂の熱可塑型あるいは熱硬化型のいずれでも使用可能である。
【００２４】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の第１の実施の形態にかかる実装体を模式的に示した断面図である。
【００２５】
図１において、半導体装置１１の端子電極１２上にはバリアメタル１３が形成されている。本実施の形態では、端子電極１２はＡｌを真空蒸着して形成した。また、バリアメタル１３は、Ｃｒを下地金属とし、その上にＣｕを真空蒸着して形成した。一方、回路基板１５の入出力端子電極１４上には、突起電極２１が形成されている。入出力端子電極１４は、Ｃｕを印刷で形成し、それをエッチングすることにより配線電極とし、その上にＮｉ、Ａｕを順にめっきして形成したものである。突起電極（バンプ）２１は、略おわん型形状をしたアルミニウムからなる第１金属部２１ａと、その凹部に充填された銅からなる第２金属部２１ｂとから構成されている。突起電極２１は溶射により形成されたものである。そして、半導体装置１１のバリアメタル１３と回路基板１５の突起電極２１とは導電性接着剤からなる接合層２２により電気的に接続されている。本実施の形態の突起電極は、略おわん型形状のアルミニウムが銅の回りを囲むように覆っているので、実装体の製造過程で銅の酸化が進行せず、しかも電気的接続部として良好な導電性を安価に確保することができる。
【００２６】
図２は、図１の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。この樹脂封止により電気的接続部の信頼性がさらに向上する。
【００２７】
図３〜図５は、図１の実装体の製造方法を示した概略図である。
【００２８】
図３は、回路基板１５の入出力端子電極１４上にプラズマ溶射により突起電極を形成する工程を示している。溶射装置５１から放射された溶射金属５２は、所定の大きさの孔があけられた溶射用マスク５３の孔を通って入出力端子電極１４上に堆積する。溶射は、まず略おわん型形状の第１金属部２１ａを形成するため、アルミニウムを溶射する。溶射金属を略おわん型形状に堆積させるためには、溶射時のパワーを調節することにより可能である。その後、第１金属部２１ａの凹部に銅を充填させるように溶射し、第２金属部２１ｂを形成する。かくして、突起電極２１が完成する。本発明では、このように回路基板上に突起電極を形成するので、突起電極形成工程で半導体素子を破壊する心配は全くない。また、プラズマ溶射というドライプロセスを用い、一度に多数の突起電極を形成できるので、低コストである。
【００２９】
図４は、上記図３により形成された突起電極２１に導電性接着剤を転写する工程を示した概略図である。図４（ａ）に示すように、回路基板１５上の突起電極２１を下向きにして導電性接着剤ペースト２３につけ、引き上げると、同図（ｂ）に示すように突起電極２１上に導電性接着剤２２′が転写する。
【００３０】
図５は、上記図４により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。このように、当接して導電性接着剤を硬化させれば実装が完了するので、半導体素子に過大な力が加えられることがなく、半導体素子が破壊する可能性が極めて少ない。
【００３１】
（実施の形態２）
図６は、本発明の第２の実施の形態にかかる実装体を模式的に示した断面図である。図６は、接合層として、上記の実施の形態１の図１の導電性接着剤２２に代えて半田２５を使用している点で図１と相違し、その他の構成は図１と同様である。
【００３２】
図７は、図６の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図７は、接合層として、上記の実施の形態１の図２の導電性接着剤２２に代えて半田２５を使用している点で図２と相違し、その他の構成は図２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００３３】
図８〜図１０は、図６の実装体の製造方法を示した概略図である。
【００３４】
図８は、回路基板１５の入出力端子電極１４上にプラズマ溶射により突起電極２１を形成する工程を示している。構成は、上記の実施の形態１の図３と全く同様である。
【００３５】
図９は、上記図８により形成された突起電極２１に半田を転写する工程を示した概略図である。図９は、上記の実施の形態１の図４の導電性接着剤ペースト２３に代えて半田ペースト２６を使用して突起電極２１上に半田２５′を転写させている点で図４と相違し、その他の構成は図４と同様である。なお、半田は、本例のように半田ペーストの膜に突起電極をつけることによって突起電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００３６】
図１０は、上記図９により転写された半田２５′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図１０は、接合層材料として、上記の実施の形態１の図５の導電性接着剤２２′が半田２５′に代わっている点で図５と相違し、その他の構成は図５と同様である。当接後、半田２５′をリフローさせれば、半導体装置の実装が完了する。
【００３７】
（実施の形態３）
図１１は、本発明の第３の実施の形態にかかる実装体を模式的に示した断面図である。
【００３８】
図１１は、突起電極として、上記の実施の形態１の図１の突起電極２１に代えて２段型突起電極２７を形成している点で図１と相違し、その他の構成は図１と同様である。図１１に示したように、２段型突起電極２７は、入出力端子電極１４上に形成された第１段突起電極２８とさらにこの上に形成された第２段突起電極２９とから構成される。第１段突起電極２８及び第２段突起電極２９は、いずれも略おわん型形状をしたアルミニウムからなる第１金属部２８ａ、２９ａと、その凹部に充填された銅からなる第２金属部２８ｂ、２９ｂとから構成されている。第２段突起電極２９を第１段突起電極２８より小さくして、凸状の２段型にすることにより、突起電極の表面積が大きくなり、導電性接着剤２２の転写量（図１５を参照）が安定し、接合部の信頼性が向上する。
【００３９】
図１２は、図１１の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図１２は、突起電極として、上記の実施の形態１の図２の突起電極２１に代えて２段型突起電極２７を使用している点で図２と相違し、その他の構成は図２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００４０】
図１３〜図１６は、図１１の実装体の製造方法を示した概略図である。
【００４１】
図１３は、回路基板１５の入出力端子電極１４上にプラズマ溶射により第１段突起電極２８を形成する工程を示している。構成は、上記の実施の形態１の図３で溶射用マスク５３を用いて突起電極２１を形成したのに代えて、溶射用マスク５４を用いて第１段突起電極２８を形成する以外は図３と同様である。即ち、所定の開口部を有する溶射用マスク５４を用いて、プラズマ溶射のパワーを調整しながらアルミニウムを溶射し、入出力端子電極１４上に略おわん型形状の第１金属部２８ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２８ｂを形成する。かくして、第１段突起電極２８が形成される。
【００４２】
図１４は、上記図１３により形成された第１段突起電極２８上にプラズマ溶射により第２段突起電極２９を形成する工程を示している。第１段突起電極２８の形成時に使用した溶射用マスク５４より開口部が小さな溶射用マスク５５を用いて、プラズマ溶射のパワーを調整しながらアルミニウムを溶射し、第１段突起電極２８上に略おわん型形状の第１金属部２９ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２９ｂを形成する。かくして、第１段突起電極２８上に第２段突起電極２９が形成される。
【００４３】
本発明の方法によれば、突起電極は常に一括で形成されるため、１個１個形成するようなボールボンディング法と違い、２回の工程で全ての２段型突起電極が形成できる。
【００４４】
図１５は、上記図１４により形成された２段型突起電極２７に導電性接着剤２２′を転写する工程を示した概略図である。図１５は、突起電極として、上記の実施の形態１の図４の突起電極２１に代えて２段型突起電極２７を設けている点で図４と相違し、その他の構成は図４と同様である。本実施の形態のように、突起電極を、第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、導電性接着剤２２′の転写量が安定し、接合部の信頼性が向上する。
【００４５】
図１６は、上記図１５により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図１６は、突起電極として、上記の実施の形態１の図５の突起電極２１に代えて２段型突起電極３０を設けている点で図５と相違し、その他の構成は図５と同様である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。
【００４６】
（実施の形態４）
図１７は、本発明の第４の実施の形態にかかる実装体を模式的に示した断面図である。図１７は、接合層として、上記の実施の形態３の図１１の導電性接着剤２２に代えて半田２５を使用している点で図１１と相違し、その他の構成は図１１と同様である。
【００４７】
図１８は、図１７の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図１８は、接合層として、上記の実施の形態３の図１２の導電性接着剤２２に代えて半田２５を使用している点で図１２と相違し、その他の構成は図１２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００４８】
図１９〜図２２は、図１７の実装体の製造方法を示した概略図である。
【００４９】
図１９は、回路基板１５の入出力端子電極１４上にプラズマ溶射により第１段突起電極２８を形成する工程を示している。構成は、上記の実施の形態３の図１３と全く同様である。
【００５０】
図２０は、上記図１９により形成された第１段突起電極２８上にプラズマ溶射により第２段突起電極２９を形成する工程を示している。構成は、上記の実施の形態３の図１４と全く同様である。
【００５１】
図２１は、上記図２０により形成された２段型突起電極２７に半田２５′を転写する工程を示した概略図である。図２１は、上記の実施の形態３の図１５の導電性接着剤ペースト２３に代えて半田ペースト２６を使用して２段型突起電極２７上に半田２５′を転写させている点で図１５と相違し、その他の構成は図１５と同様である。本実施の形態のように、突起電極を、第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、半田２５′の転写量が安定し、接合部の信頼性が向上する。
【００５２】
なお、半田は、本例のように半田ペーストの膜に突起電極をつけることによって突起電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００５３】
図２２は、上記図２１により転写された半田２５′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図２２は、接合層材料として、上記の実施の形態３の図１６の導電性接着剤２２′が半田２５′に代わっている点で図１６と相違し、その他の構成は図１６と同様である。当接後、半田２５′をリフローさせれば、半導体装置の実装が完了する。
【００５４】
（実施の形態５）
図２３は、本発明の第５の実施の形態にかかる実装体を模式的に示した断面図である。
【００５５】
図２３において、半導体装置１１の端子電極１２上にはバリアメタル１３が形成されている。本実施の形態では、端子電極１２はＡｌを真空蒸着して形成した。また、バリアメタル１３は、Ｃｒを下地金属とし、その上にＣｕを真空蒸着して形成した。一方、回路基板１５の入出力端子電極３０中には、突起電極２１が形成されている。入出力端子電極３０は、Ｃｕを印刷で形成し、それをエッチングすることにより配線電極３０ａとし、その上に溶射により突起電極２１を形成し、その上に下地層３０ｂとしてＮｉを、表面層３０ｃとしてＡｕを、順にめっきして形成したものである。このように、突起電極２１を回路基板の入出力端子電極３０中に形成すれば、突起電極２１を回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、入出力端子電極の表面層３０ｃをＡｕにして、このような入出力端子電極と半導体装置とを接合層を介して接合させることにより、信頼性の高い構造となる。突起電極（バンプ）２１は、配線電極３０ａ上に形成され、略おわん型形状をしたアルミニウムからなる第１金属部２１ａと、その凹部に充填された銅からなる第２金属部２１ｂとから構成されている。突起電極２１は溶射により形成されたものである。そして、半導体装置１１のバリアメタル１３と回路基板１５の入出力端子電極３０とは導電性接着剤からなる接合層２２により電気的に接続されている。本実施の形態の突起電極は、略おわん型形状のアルミニウムが銅の回りを囲むように覆っているので、実装体の製造過程で銅の酸化が進行せず、しかも電気的接続部として良好な導電性を安価に確保することができる。
【００５６】
図２４は、図２３の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。この樹脂封止により電気的接続部の信頼性がさらに向上する。
【００５７】
図２５〜図２８は、図２３の実装体の製造方法を示した概略図である。
【００５８】
図２５は、回路基板１５の配線電極３０ａ上にプラズマ溶射により突起電極を形成する工程を示している。溶射装置５１から放射された溶射金属５２は、所定の大きさの孔があけられた溶射用マスク５３の孔を通って配線電極３０ａ上に堆積する。溶射は、まず略おわん型形状の第１金属部２１ａを形成するため、アルミニウムを溶射する。溶射金属を略おわん型形状に堆積させるためには、溶射時のパワーを調節することにより可能である。その後、第１金属部２１ａの凹部に銅を充填させるように溶射し、第２金属部２１ｂを形成する。かくして、突起電極２１が完成する。本発明では、このように回路基板上に突起電極を形成するので、突起電極形成工程で半導体素子を破壊する心配は全くない。また、プラズマ溶射というドライプロセスを用い、一度に多数の突起電極を形成できるので、低コストである。
【００５９】
次ぎに、突起電極２１を覆うように、Ｎｉからなる下地層３０ｂ、及びＡｕからなる表面層３０ｃを、順にめっきにより形成する。かくして、図２６に示したような、入出力端子電極３０と入出力端子電極中に形成された突起電極２１とを有する回路基板１５を得る。このように、本実施の形態の突起電極の形成は、入出力端子電極を形成する工程中に含まれるだけなので、実施の形態１に比較してコスト高になることはない。
【００６０】
図２７は、上記図２５、２６により形成された入出力端子電極３０上に導電性接着剤を転写する工程を示した概略図である。図２７（ａ）に示すように、回路基板１５上の入出力端子電極３０を下向きにして導電性接着剤ペースト２３につけ、引き上げると、同図（ｂ）に示すように入出力端子電極３０上に導電性接着剤２２′が転写する。
【００６１】
図２８は、上記図２７により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。このように、当接して導電性接着剤を硬化させれば実装が完了するので、半導体素子に過大な力が加えられることがなく、半導体素子が破壊する可能性が極めて少ない。
【００６２】
（実施の形態６）
図２９は、本発明の第６の実施の形態にかかる実装体を模式的に示した断面図である。図２９は、接合層として、上記の実施の形態５の図２３の導電性接着剤２２に代えて半田２５を使用している点で図２３と相違し、その他の構成は図２３と同様である。
【００６３】
図３０は、図２９の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図３０は、接合層として、上記の実施の形態５の図２４の導電性接着剤２２に代えて半田２５を使用している点で図２４と相違し、その他の構成は図２４と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００６４】
実装体の製造方法は、実施の形態５の導電性接着剤ペーストに代えて半田ペーストを使用している点で相違し、その他の構成は図２５〜図２８と同様である。半田の場合、図２８のように当接した後、リフローさせれば、半導体装置の実装が完了する。
【００６５】
なお、半田は、本例のように半田ペーストの膜に入出力端子電極をつけることによって入出力端子電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００６６】
（実施の形態７）
図３１は、本発明の第７の実施の形態にかかる実装体を模式的に示した断面図である。
【００６７】
図３１は、突起電極として、上記の実施の形態５の図２３の突起電極２１に代えて２段型突起電極２７を形成している点で図２３と相違し、その他の構成は図２３と同様である。図３１に示したように、２段型突起電極２７は、配線電極３０ａ上に形成された第１段突起電極２８とさらにこの上に形成された第２段突起電極２９とから構成される。第１段突起電極２８及び第２段突起電極２９は、いずれも略おわん型形状をしたアルミニウムからなる第１金属部２８ａ、２９ａと、その凹部に充填された銅からなる第２金属部２８ｂ、２９ｂとから構成されている。第２段突起電極２９を第１段突起電極２８より小さくして、凸状の２段型にすることにより、突起電極の表面積が大きくなり、その結果入出力端子電極３０の表面積が大きくなって、導電性接着剤２２の転写量（図３５を参照）が安定し、接合部の信頼性が向上する。
【００６８】
２段型突起電極２７上に、下地層３０ｂとしてＮｉを、表面層３０ｃとしてＡｕを、順にめっきして形成する。このように、突起電極２１を回路基板の入出力端子電極３０中に形成すれば、突起電極２１を回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、入出力端子電極の表面層３０ｃをＡｕにして、このような入出力端子電極と半導体装置とを接合層を介して接合させることにより、信頼性の高い構造となる。
【００６９】
図３２は、図３１の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図３２は、突起電極として、上記の実施の形態５の図２４の突起電極２１に代えて２段型突起電極２７を使用している点で図２４と相違し、その他の構成は図２４と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００７０】
図３３〜図３６は、図３１の実装体の製造方法を示した概略図である。
【００７１】
図３３は、回路基板１５の配線電極３０ａ上にプラズマ溶射により第１段突起電極２８を形成する工程を示している。構成は、上記の実施の形態５の図２５で溶射用マスク５３を用いて突起電極２１を形成したのに代えて、溶射用マスク５４を用いて第１段突起電極２８を形成する以外は図２５と同様である。即ち、所定の開口部を有する溶射用マスク５４を用いて、プラズマ溶射のパワーを調整しながらアルミニウムを溶射し、配線電極３０ａ上に略おわん型形状の第１金属部２８ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２８ｂを形成する。かくして、第１段突起電極２８が形成される。
【００７２】
図３４は、上記図３３により形成された第１段突起電極２８上にプラズマ溶射により第２段突起電極２９を形成する工程を示している。第１段突起電極２８の形成時に使用した溶射用マスク５４より開口部が小さな溶射用マスク５５を用いて、プラズマ溶射のパワーを調整しながら、アルミニウムを溶射し、第１段突起電極２８上に略おわん型形状の第１金属部２９ａを形成する。ついで、銅のプラズマ溶射により、前記略おわん型形状の凹部に銅を充填させるようにして第２金属部２９ｂを形成する。かくして、第１段突起電極２８上に第２段突起電極２９が形成される。
【００７３】
本発明の方法によれば、突起電極は常に一括で形成されるため、１個１個形成するようなボールボンディング法と違い、２回の工程で全ての２段型突起電極が形成できる。
【００７４】
次ぎに、２段型突起電極を覆うように、Ｎｉからなる下地層、及びＡｕからなる表面層を、順にめっきにより形成する。かくして、入出力端子電極と入出力端子電極中に形成された２段型突起電極とを有する回路基板を得る。このように、本実施の形態の突起電極の形成は、入出力端子電極を形成する工程中に含まれるだけなので、実施の形態３に比較してコスト高になることはない。
【００７５】
図３５は、上記により形成された入出力端子電極３０に導電性接着剤２２′を転写する工程を示した概略図である。図３５は、突起電極として、上記の実施の形態５の図２７の突起電極２１に代えて２段型突起電極２７を設けている点で図２７と相違し、その他の構成は図２７と同様である。本実施の形態のように、突起電極を第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、その結果入出力端子電極３０の表面積が大きくなって、導電性接着剤２２′の転写量が安定し、接合部の信頼性が向上する。
【００７６】
図３６は、上記図３５により転写された導電性接着剤２２′に半導体装置１１のバリアメタル１３を当接する工程を示した概略図である。図３６は、突起電極として、上記の実施の形態５の図２８の突起電極２１に代えて２段型突起電極２７を設けている点で図２８と相違し、その他の構成は図２８と同様である。当接後、導電性接着剤２２′を硬化させれば、半導体装置の実装が完了する。
【００７７】
（実施の形態８）
図３７は、本発明の第８の実施の形態にかかる実装体を模式的に示した断面図である。図３７は、接合層として、上記の実施の形態７の図３１の導電性接着剤２２に代えて半田２５を使用している点で図３１と相違し、その他の構成は図３１と同様である。
【００７８】
図３８は、図３７の実装体の半導体装置１１と回路基板１５の間隙を封止樹脂２４で封止した実装体を模式的に示した断面図である。図３８は、接合層として、上記の実施の形態７の図３２の導電性接着剤２２に代えて半田２５を使用している点で図３２と相違し、その他の構成は図３２と同様である。本例では、封止樹脂２４は半導体装置１１と回路基板１５の間隙全体を封止しているが、少なくとも両者の電気的接続部の周りを囲むように封止するものであってもよい。
【００７９】
実装体の製造方法は、実施の形態７の導電性接着剤ペーストに代えて半田ペーストを使用している点で相違し、その他の構成は図３３〜図３６と同様である。半田の場合、図３６のように当接した後、リフローさせれば、半導体装置の実装が完了する。
【００８０】
本実施の形態のように、突起電極を第１段突起電極２８にこれより小さな第２段突起電極２９を積層して凸状の２段型にすることにより、突起電極の表面積が大きくなり、その結果入出力端子電極３０の表面積が大きくなって、半田の転写工程での半田の転写量が安定し、接合部の信頼性が向上する。
【００８１】
なお、半田は、本例のように半田ペーストの膜に入出力端子電極をつけることによって入出力端子電極上に転写する方法の他、あらかじめ半導体素子の端子電極側に印刷などにより供給する方法で供給してもよい。
【００８２】
【発明の効果】
以上の説明から明らかなように、本発明により、能動素子を破壊することなく実装でき、しかもドライプロセスにより一括して形成されたエリア配列の突起電極（バンプ）のため低コストで信頼性が高い実装体が得られる。
【００８３】
すなわち、本発明は以下のような効果を有する。
【００８４】
(1) ＩＣチップなどの半導体装置（能動素子）ではなく、回路基板の入出力端子電極上又は入出力端子電極中に突起電極を形成するために、突起電極を形成する際に半導体装置（能動素子）を破壊する危険性が全くない。
【００８５】
(2) 突起電極の形成は溶射により行うので、ドライプロセスでかつ多数の突起電極を一括して形成することができ、低コストである。
【００８６】
(3) 突起電極として、略おわん型形状を有する第１金属部とその凹部に充填された第２金属部とからなる特殊な構成としたことにより、第１金属部をアルミニウムで、第２金属部を銅から構成すれば、酸化されやすい良導体の銅をアルミニウムで覆って保護し、中心に配置することになるから、銅の酸化を防ぐと同時に導電性において信頼性の高い構造にすることができる。
【００８７】
(4) 突起電極を(3)のような特殊な構成にしたことにより、アルミニウムと銅などの比較的安価な導電体を用いることができる。
【００８８】
(5) 接合層は、半田あるいは導電性接着剤からなるため、リフローあるいは硬化を行うだけで、ほとんど加圧することなく実装でき、半導体装置（能動素子）にダメージを与えることがない。
【００８９】
(6) 突起電極を回路基板の入出力端子電極中に形成すれば、回路基板と一体化させて形成することができ、突起電極の密着強度が大きくなる。さらに、入出力端子電極の表面層をＡｕで形成することが容易になり、かかる入出力端子電極と半導体装置とを接合層を介して接合すれば、信頼性の高い構造となる。しかも突起電極の形成は入出力端子電極を形成する工程中に含まれるだけなのでコスト高にもならない。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態にかかる実装体を模式的に示した断面図である。
【図２】 図１の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３】 図１の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により突起電極を形成する工程を示した概略図である。
【図４】 図１の実装体の製造方法を示すものであって、突起電極に導電性接着剤を転写する工程を示した概略図である。
【図５】 図１の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図６】 本発明の第２の実施の形態にかかる実装体を模式的に示した断面図である。
【図７】 図６の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図８】 図６の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により突起電極を形成する工程を示した概略図である。
【図９】 図６の実装体の製造方法を示すものであって、突起電極に半田を転写する工程を示した概略図である。
【図１０】 図６の実装体の製造方法を示すものであって、転写された半田に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図１１】 本発明の第３の実施の形態にかかる実装体を模式的に示した断面図である。
【図１２】 図１１の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図１３】 図１１の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により第１段突起電極を形成する工程を示した概略図である。
【図１４】 図１１の実装体の製造方法を示すものであって、第１段突起電極上にプラズマ溶射により第２段突起電極を形成する工程を示した概略図である。
【図１５】 図１１の実装体の製造方法を示すものであって、２段型突起電極に導電性接着剤を転写する工程を示した概略図である。
【図１６】 図１１の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図１７】 本発明の第４の実施の形態にかかる実装体を模式的に示した断面図である。
【図１８】 図１７の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図１９】 図１７の実装体の製造方法を示すものであって、回路基板の入出力端子電極上にプラズマ溶射により第１段突起電極を形成する工程を示した概略図である。
【図２０】 図１７の実装体の製造方法を示すものであって、第１段突起電極上にプラズマ溶射により第２段突起電極を形成する工程を示した概略図である。
【図２１】 図１７の実装体の製造方法を示すものであって、２段型突起電極に半田を転写する工程を示した概略図である。
【図２２】 図１７の実装体の製造方法を示すものであって、転写された半田に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図２３】 本発明の第５の実施の形態にかかる実装体を模式的に示した断面図である。
【図２４】 図２３の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図２５】 図２３の実装体の製造方法を示すものであって、回路基板の配線電極上にプラズマ溶射により突起電極を形成する工程を示した概略図である。
【図２６】 図２３の実装体の製造方法を示すものであって、突起電極を覆うように、Ｎｉ下地層及びＡｕ表面層を形成して得られた回路基板の概略図である。
【図２７】 図２３の実装体の製造方法を示すものであって、突起電極を内部に含む入出力端子電極に導電性接着剤を転写する工程を示した概略図である。
【図２８】 図２３の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図２９】 本発明の第６の実施の形態にかかる実装体を模式的に示した断面図である。
【図３０】 図２９の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３１】 本発明の第７の実施の形態にかかる実装体を模式的に示した断面図である。
【図３２】 図３１の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３３】 図３１の実装体の製造方法を示すものであって、回路基板の配線電極上にプラズマ溶射により第１段突起電極を形成する工程を示した概略図である。
【図３４】 図３１の実装体の製造方法を示すものであって、第１段突起電極上にプラズマ溶射により第２段突起電極を形成する工程を示した概略図である。
【図３５】 図３１の実装体の製造方法を示すものであって、２段型突起電極を内部に含む入出力端子電極に導電性接着剤を転写する工程を示した概略図である。
【図３６】 図３１の実装体の製造方法を示すものであって、転写された導電性接着剤に半導体装置のバリアメタルを当接する工程を示した概略図である。
【図３７】 本発明の第８の実施の形態にかかる実装体を模式的に示した断面図である。
【図３８】 図３７の実装体の半導体装置と回路基板の間隙を封止樹脂で封止した実装体を模式的に示した断面図である。
【図３９】 従来の半田バンプの構成を示した概略断面図である。
【符号の説明】
１１ 半導体装置
１２ 端子電極
１３ バリアメタル
１４ 入出力端子電極
１５ 回路基板
２１ 突起電極
２１ａ 第１金属部
２１ｂ 第２金属部
２２、２２′ 導電性接着剤
２３ 導電性接着剤ペースト
２４ 封止樹脂
２５、２５′ 半田
２６ 半田ペースト
２７ ２段型突起電極
２８ 第１段突起電極
２８ａ 第１金属部
２８ｂ 第２金属部
２９ 第２段突起電極
２９ａ 第１金属部
２９ｂ 第２金属部
３０ 入出力端子電極
３０ａ 配線電極
３０ｂ 下地層
３０ｃ 表面層
５１ 溶射装置
５２ 溶射金属
５３、５４、５５ 溶射用マスク
１０１ 半田（Ｐｂ−Ｓｎ）バンプ
１０２ Ｃｕ−Ｓｎ金属間化合物
１０３ Ｃｒ−Ｃｕ層
１０４ Ｃｒ層
１０５ ガラス保護膜
１０６ ＳｉＯ2膜
１０７ Ａｌパッド電極
Claims (28)
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極上に形成された突起電極とを有する回路基板と、前記バリアメタルと前記突起電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、前記接合層は導電性接着剤からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項１に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、回路基板の入出力端子電極上に溶射により突起電極を形成する工程と、前記突起電極上に導電性接着剤を転写する工程と、転写された前記導電性接着剤に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項１に記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極上に形成された突起電極とを有する回路基板と、前記バリアメタルと前記突起電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、前記接合層は半田からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項４に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、回路基板の入出力端子電極上に溶射により突起電極を形成する工程と、前記突起電極上に半田を転写する工程と、転写された前記半田に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項４に記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極上に形成された突起電極とを有する回路基板と、前記バリアメタルと前記突起電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、前記入出力端子電極上に形成された第１段突起電極と、前記第１段突起電極上に形成され、前記第１段突起電極より小さな第２段突起電極とからなる２段型突起電極であり、前記第１段突起電極及び前記第２段突起電極のいずれもが、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、さらに前記接合層は導電性接着剤からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項７に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、回路基板の入出力端子電極上に開口部の大きさが異なるマスクを用いて溶射により２段型突起電極を形成する工程と、前記突起電極上に導電性接着剤を転写する工程と、転写された前記導電性接着剤に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項７に記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極上に形成された突起電極とを有する回路基板と、前記バリアメタルと前記突起電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、前記入出力端子電極上に形成された第１段突起電極と、前記第１段突起電極上に形成され、前記第１段突起電極より小さな第２段突起電極とからなる２段型突起電極であり、前記第１段突起電極及び前記第２段突起電極のいずれもが、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、さらに前記接合層は半田からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項１０に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、回路基板の入出力端子電極上に開口部の大きさが異なるマスクを用いて溶射により２段型突起電極を形成する工程と、前記突起電極上に半田を転写する工程と、転写された前記半田に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項１０に記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極中に形成された突起電極とを有する回路基板と、前記バリアメタルと前記入出力端子電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、前記接合層は導電性接着剤からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項１３に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、溶射により形成された突起電極を内部に含む入出力端子電極を回路基板上に形成する工程と、前記入出力端子電極上に導電性接着剤を転写する工程と、転写された前記導電性接着剤に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項１３に記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極中に形成された突起電極とを有する回路基板と、前記バリアメタルと前記入出力端子電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、前記接合層は半田からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項１６に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、溶射により形成された突起電極を内部に含む入出力端子電極を回路基板上に形成する工程と、前記入出力端子電極上に半田を転写する工程と、転写された前記半田に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項１６記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極中に形成された突起電極とを有する回路基板と、前記バリアメタルと前記入出力端子電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、第１段突起電極と前記第１段突起電極上に形成され、前記第１段突起電極より小さな第２段突起電極とからなる２段型突起電極であり、前記第１段突起電極及び前記第２段突起電極のいずれもが、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充実された第２金属部とからなり、さらに前記接合層は導電性接着剤からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項１９に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、開口部の大きさが異なるマスクを用いて溶射により形成された２段型突起電極を内部に含む入出力端子電極を回路基板上に形成する工程と、前記入出力端子電極上に導電性接着剤を転写する工程と、転写された前記導電性接着剤に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項１９に記載の実装体の製造方法。
- 端子電極と前記端子電極上に形成されたバリアメタルとを有する半導体装置と、入出力端子電極と前記入出力端子電極中に形成された突起電極とを有する回路基板と、前記バリアメタルと前記入出力端子電極とを電気的に接続する接合層とからなる実装体であって、前記突起電極は、第１段突起電極と前記第１段突起電極上に形成され、前記第１段突起電極より小さな第２段突起電極とからなる２段型突起電極であり、前記第１段突起電極及び前記第２段突起電極のいずれもが、略おわん型形状を有する第１金属部と前記略おわん型形状の凹部に充填された第２金属部とからなり、さらに前記接合層は半田からなることを特徴とする実装体。
- 電気的接続部が樹脂で封止されていることを特徴とする請求項２２に記載の実装体。
- 半導体装置の端子電極上にバリアメタルを形成する工程と、開口部の大きさが異なるマスクを用いて溶射により形成された２段型突起電極を内部に含む入出力端子電極を回路基板上に形成する工程と、前記入出力端子電極上に半田を転写する工程と、転写された前記半田に半導体装置の前記バリアメタルを当接して前記回路基板に前記半導体装置を実装する工程とからなることを特徴とする請求項２２に記載の実装体の製造方法。
- 突起電極がプラズマ溶射により形成されたものであり、第１金属部はＡｌ、第２金属部はＣｕからなることを特徴とする請求項１、２、４、５、７、８、１０、１１、１３、１４、１６、１７、１９、２０、２２、及び２３のいずれかに記載の実装体。
- 電気的接続部を封止する樹脂が無機物のフィラーを含むことを特徴とする請求項２、５、８、１１、１４、１７、２０、及び２３のいずれかに記載の実装体。
- 突起電極を形成する工程が、プラズマ溶射により略おわん型形状の第１金属部を形成した後、前記略おわん型形状の凹部にプラズマ溶射により第２金属部を充填する工程であることを特徴とする請求項３、６、１５、及び１８のいずれかに記載の実装体の製造方法。
- ２段型突起電極を形成する工程が、プラズマ溶射により略おわん型形状の第１金属部を形成した後、前記略おわん型形状の凹部にプラズマ溶射により第２金属部を充填することにより第１段突起電極を形成する工程と、前記第１段突起電極上にプラズマ溶射により略おわん型形状の第１金属部を形成した後、前記略おわん型形状の凹部にプラズマ溶射により第２金属部を充填することにより第２段突起電極を形成する工程とからなることを特徴とする請求項９、１２、２１及び２４のいずれかに記載の実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29289697A JP3658156B2 (ja) | 1997-10-24 | 1997-10-24 | 実装体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29289697A JP3658156B2 (ja) | 1997-10-24 | 1997-10-24 | 実装体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126793A JPH11126793A (ja) | 1999-05-11 |
| JP3658156B2 true JP3658156B2 (ja) | 2005-06-08 |
Family
ID=17787799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29289697A Expired - Lifetime JP3658156B2 (ja) | 1997-10-24 | 1997-10-24 | 実装体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658156B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101936232B1 (ko) | 2012-05-24 | 2019-01-08 | 삼성전자주식회사 | 전기적 연결 구조 및 그 제조방법 |
| JP2020203446A (ja) * | 2019-06-18 | 2020-12-24 | コニカミノルタ株式会社 | インクジェットヘッド及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648647A (en) * | 1987-07-01 | 1989-01-12 | Toshiba Corp | Manufacture of semiconductor device |
| JPH09312295A (ja) * | 1996-03-21 | 1997-12-02 | Matsushita Electric Ind Co Ltd | バンプ形成体及びバンプの形成方法 |
-
1997
- 1997-10-24 JP JP29289697A patent/JP3658156B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11126793A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135770B2 (en) | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| US20050208705A1 (en) | Semiconductor device package and method of production and semiconductor device of same | |
| US20080188037A1 (en) | Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier | |
| JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| KR20010067293A (ko) | 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법 | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JP2006279062A (ja) | 半導体素子および半導体装置 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JPH05218042A (ja) | 半導体装置 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| CN101770994A (zh) | 具有金属突点的半导体封装基板 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JP3658156B2 (ja) | 実装体及びその製造方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2001118968A (ja) | 半導体装置 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |