JPH05136151A - 半導体装置の電極形成方法と実装体 - Google Patents

半導体装置の電極形成方法と実装体

Info

Publication number
JPH05136151A
JPH05136151A JP30012491A JP30012491A JPH05136151A JP H05136151 A JPH05136151 A JP H05136151A JP 30012491 A JP30012491 A JP 30012491A JP 30012491 A JP30012491 A JP 30012491A JP H05136151 A JPH05136151 A JP H05136151A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
electrode
bump
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30012491A
Other languages
English (en)
Inventor
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30012491A priority Critical patent/JPH05136151A/ja
Publication of JPH05136151A publication Critical patent/JPH05136151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体装置と回路基板とを容易に、
かつ、信頼性良く接続することのできる半導体装置の電
極形成方法と実装体を提供することを目的とする。 【構成】 半導体装置のIC基板1のアルミ電極パッド
2部上に突起状のバンプ電極3を備え、バンプ電極3上
に半田濡れ性のない基材5から半田7を効率よく転写す
ることにより、バンプ電極3と転写された半田7からな
る電極を形成するもので、この半田7を介してフェース
ダウンで半導体装置を回路基板上の端子電極に電気的に
接続する実装体を得るものである。 【効果】 転写によるバンプ電極3への半田7の形成に
より半導体装置の汚染を回避でき、かつ、突起状のバン
プ電極3により接合層の広がりの規制が可能となり、微
細ピッチでの接合が実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の電極形成方法とその実装体に関するもの
であり、特にフェースダウンで実装してなる半導体装置
の電極形成方法と実装体に関する。
【0002】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【0003】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考案されてきた。
【0004】なかでも、半導体装置を回路基板に接続す
るに際し、あらかじめ半導体装置のアルミ電極パッド上
に密着金属や拡散防止金属の蒸着膜とこの上にメッキに
より形成した半田層とからなる電極構造を有する半導体
装置を下向き(フェースダウン)にして、高温に加熱し
て半田を回路基板の端子電極に融着する実装構造が、接
続後の機械的強度が強く、接続が一括にできることなど
から有効な方法であるとされている。(例えば、工業調
査会、1980年1月15日発行、日本マイクロエレク
トロニクス協会編、『IC化実装技術』) 以下図面を参照しながら、上述した従来の半導体装置の
電極形成方法と実装方法の一例について説明する。
【0005】図4は従来の半田バンプ電極を有する半導
体装置の電極形成方法の概略説明図であり、図5は上記
半田バンプ電極の電極構造の概略説明図であり、図6は
上記半導体装置の実装体の概略説明図である。
【0006】図4において、10は半導体装置のIC基
板であり、11はアルミ電極パッドである。12は密着
金属膜であり、13は拡散防止金属膜である。14はパ
ッシベーション膜であり、15はフォトレジスト膜であ
る。16はメッキ後の半田バンプであり、17はリフロ
ー後の半田バンプである。図6において、18は回路基
板であり、19は端子電極である。
【0007】以上のように構成された従来の半田バンプ
電極を有する半導体装置の電極形成方法と実装体につい
て、以下その概略を説明する。
【0008】まず、図4の(a)に示すように半導体装
置のIC基板10のアルミ電極パッド11上にCuなど
の密着金属膜12、および、Crなどの拡散防止金属膜
13を蒸着により形成する。その後、図4の(b)に示
すように電極部以外をフォトレジスト15で覆い、メッ
キ法により半田を拡散防止金属膜13上に析出させて図
4の(c)に示すキノコ状の半田バンプ16を得る。最
後に、半田リフローを行うことにより、図4の(d)に
示すように半田バンプ17を形成して図5に示す電極構
造の半田バンプ電極を得る。
【0009】さらに、以上のようにして得た半田バンプ
電極を有する半導体装置を、回路基板18の所定の位置
に位置合わせを行ってフェースダウンで積載した後、2
00〜300℃の高温に加熱して半田バンプ17を溶融
し、端子電極19に融着することで図6の実装構造で半
導体装置の実装体を得るものである。
【0010】
【発明が解決しようとする課題】しかしながら上記のよ
うな半導体装置の電極形成方法や実装体においては、
1.メッキ法により半田バンプを形成するために、メッ
キ液からの半導体装置の汚染を洗浄する必要があり、か
つ、電極形成方法が複雑となり汎用性に欠ける。2.高
温に加熱して半田を溶融して端子電極と接続する際に、
IC基板と回路基板とのギャップを維持することが出来
ないため、半田が広がって隣接とショートする危険があ
る。などといった課題を有していた。
【0011】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを容易に信頼性良く、かつ、微細ピッチで接続する
ことを可能とする半導体装置の電極形成方法と実装体を
提供することにある。
【0012】
【課題を解決するための手段】本発明は上記の課題を解
決するため、フェースダウンで回路基板に実装する半導
体装置において、半導体装置のアルミ電極パッド部上に
突起状のバンプ電極を備え、別に用意した半田濡れ性の
ない基材上に電極パターンに合わせて形成した半田ペー
ストに上記バンプ電極を接触させた後、半田ペーストの
溶融温度以上に加熱してバンプ電極上に半田を転写して
半導体装置の電極を形成した後、回路基板の端子電極に
位置合わせして積載して加熱することによりバンプ電極
を端子電極と接合して半導体装置の実装体を得ることを
特徴として、信頼性の高い半導体装置の回路基板への実
装を実現しようとするものである。
【0013】
【作用】本発明は、半導体装置のアルミ電極パッド部上
に形成した突起形状のバンプ電極上に半田濡れ性のない
基材から半田を転写することにより、半導体装置を汚染
することなく電極形成でき、半導体装置を回路基板の端
子電極に接合する際に半田が隣接とショートすることな
く微細ピッチでの接合が可能となり、かつ、信頼性の高
い半導体装置の実装体が実現できる。
【0014】
【実施例】以下、本発明の一実施例の半導体装置の電極
形成方法と実装体について、図面を参照しながら説明す
る。
【0015】図1は、本発明の一実施例における半導体
装置の電極形成方法の概略説明図であり、図2は、上記
実施例の電極形成方法による半導体装置の電極構造の概
略説明図であり、図3は、本発明の一実施例における半
導体装置の実装体の概略説明図である。
【0016】図1において、1は半導体装置のIC基板
であり、2はアルミ電極パッドである。3は突起状のバ
ンプ電極であり、4はパッシベーション膜である。5は
半田濡れ性のない基材であり、6は半田ペーストであ
る。7はバンプ電極上に転写された半田である。図3に
おいて、8は回路基板であり、9は端子電極である。
【0017】以上のように構成された半導体装置の電極
形成方法と実装体について、以下図面を用いて説明す
る。
【0018】まず、図1の(a)に示すように公知の方
法により半導体装置のIC基板1のアルミ電極パッド2
上に突起状のバンプ電極3を形成する。
【0019】また、図1の(b)に示すようにアルミナ
やガラスなどのように半田濡れ性のない基材5上に半田
ペースト6を半導体装置の電極パターンに合わせてスク
リーン印刷法により形成する。
【0020】次に、図1の(c)に示すようにバンプ電
極3と半田ペースト6を位置合わせを行った後、接触さ
せた状態で半田ペーストの溶融温度以上に加熱して、バ
ンプ電極3上に半田7を転写する。この際、半田濡れ性
のない基材5側には溶融した半田は濡れないため、図1
の(d)に示すようにバンプ3側に半田7が効率良く転
写ができる。
【0021】上記の方法により、図2に示すような半導
体装置のアルミ電極パッド2上に突起状のバンプ電極3
と転写された半田7からなるフェースダウンで半導体装
置を実装するのに適した電極が容易に形成できる。
【0022】また、本実施例の半導体装置の実装体は、
本発明の半導体装置の電極形成方法により半導体装置の
アルミ電極パッド2に突起上のバンプ電極3と転写され
た半田7からなる電極を形成した後、図3に示すように
回路基板8の所定の位置に位置合わせを行ってフェース
ダウンで積載した後、半田の溶融温度以上に加熱してバ
ンプ電極3上の半田7を再溶融して端子電極9に接合す
ることによって半導体装置の実装体を得る。
【0023】上記の方法により、バンプ電極3上の半田
7を溶融させて端子電極9と接合する際に、半導体装置
のIC基板1と回路基板8とのギャップを突起状のバン
プ電極3により維持することができるため、再溶融した
半田の広がりを規制することが可能となって隣接とショ
ートする危険がなく、微細ピッチでの接続が可能な半導
体装置の実装体が得られる。
【0024】本発明の半導体装置の実装体は、上記した
方法により、従来の半田バンプ電極による実装体では不
可能であった半田の広がりの規制が突起状のバンプ電極
により可能となり、極めて安定で信頼性良く、かつ、高
密度に半導体装置を実装できる。
【0025】なお、本実施例においてバンプ電極の形状
を2段突起形状とすれば半田の広がりを規制する効果が
より顕著に発揮できる。
【0026】また、本実施例においては突起状のバンプ
電極をメッキ法を用いて形成するとしたが、その形状が
突起状であればワイヤボンディングなど他の方法で形成
しても良い。
【0027】さらに、半田ペーストを半田濡れ性のない
基材上に形成するとしたが、あらゆる基材の表面に半田
濡れ性のない材質でコートしたものの上に形成しても良
く、例えば半田レジストを用いればバンプ電極上への半
田の完全転写がより効果的に可能となる。
【0028】また、低融点合金箔を半田からなるとした
が、その材質は半田に限られる物でなく、低融点合金か
らなるものであれば他の金属から形成しても良い。
【0029】
【発明の効果】以上に説明したように、本発明の半導体
装置の電極形成方法と実装体によれば、半導体装置のア
ルミ電極パッド部上に形成した突起状のバンプ電極上に
半田濡れ性のない基材から半田を効率よく転写して電極
を形成することにより、メッキ液などによる半導体装置
への汚染なく半導体装置にバンプ電極と半田からなる電
極を形成することができるため、極めて汎用性が高い。
【0030】さらに、半導体装置の突起状のバンプ電極
上に半田を転写した電極構造を有することにより、半導
体装置を回路基板の端子電極に接合する際に半田の広が
りの規制が可能となり、半導体装置を回路基板に実装す
る際に半田が隣接とショートすることなく微細ピッチで
の接合が可能となり、極めて安定で信頼性良く、かつ、
高密度に半導体装置を実装できる。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体装置の電極形
成方法の概略説明図
【図2】本発明の半導体装置の電極形成方法による半導
体装置の電極構造の概略説明図
【図3】本発明の一実施例における半導体装置の実装体
の概略説明図
【図4】従来の半田バンプ電極を有する半導体装置の電
極形成方法の概略説明図
【図5】従来の半田バンプ電極の電極構造の概略説明図
【図6】従来の半田バンプ電極により実装された半導体
装置の実装構造の概略説明図
【符号の説明】
1 半導体装置のIC基板 2 アルミ電極パッド 3 突起状のバンプ電極 4 パッシベーション膜 5 半田濡れ性のない基材 6 半田ペースト 7 転写された半田 8 回路基板 9 端子電極 10 IC基板 11 アルミ電極パッド 12 密着金属膜 13 拡散防止金属膜 14 パッシベーション膜 15 フォトレジスト膜 16 メッキ後の半田バンプ 17 リフロー後の半田バンプ 18 回路基板 19 端子電極

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 フェースダウンで回路基板に実装する半
    導体装置の電極形成方法において、半導体装置のアルミ
    電極パッド部上に突起状のバンプ電極を備え、別に用意
    した半田濡れ性のない基材上に電極パターンに合わせて
    形成した半田ペーストに上記バンプ電極を接触させた
    後、半田ペーストの溶融温度以上に加熱してバンプ電極
    上に半田を転写することを特徴とする半導体装置の電極
    形成方法。
  2. 【請求項2】 突起状のバンプ電極が2段突起形状であ
    ることを特徴とする請求項1記載の半導体装置の電極形
    成方法。
  3. 【請求項3】 突起状のバンプ電極の材質がAuからな
    ることを特徴とする請求項1記載の半導体装置の電極形
    成方法。
  4. 【請求項4】 スクリーン印刷により半田ペーストを半
    田濡れ性のない基材上に形成することを特徴とする請求
    項1記載の半導体装置の電極形成方法。
  5. 【請求項5】 半田濡れ性のない基材の材質がアルミナ
    からなることを特徴とする請求項1記載の半導体装置の
    電極形成方法。
  6. 【請求項6】 半田濡れ性のない基材の材質がガラスか
    らなることを特徴とする請求項1記載の半導体装置の電
    極形成方法。
  7. 【請求項7】 フェースダウンで回路基板に実装する半
    導体装置の実装体において、半導体装置のアルミ電極パ
    ッド上のバンプ電極に半田濡れ性のない基材から半田を
    転写した後、回路基板の端子電極に位置合わせして積載
    して加熱することによりバンプ電極を端子電極と接合し
    て半導体装置の実装を行うことを特徴とする半導体装置
    の実装体。
  8. 【請求項8】 バンプ電極が2段突起形状であることを
    特徴とする請求項7記載の半導体装置の実装体。
  9. 【請求項9】 バンプ電極の材質がAuからなることを
    特徴とする請求項7記載の半導体装置の実装体。
  10. 【請求項10】 半田濡れ性のない基材の材質がアルミ
    ナからなることを特徴とする請求項7記載の半導体装置
    の実装体。
  11. 【請求項11】 半田濡れ性のない基材の材質がガラス
    からなることを特徴とする請求項7記載の半導体装置の
    実装体。
JP30012491A 1991-11-15 1991-11-15 半導体装置の電極形成方法と実装体 Pending JPH05136151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30012491A JPH05136151A (ja) 1991-11-15 1991-11-15 半導体装置の電極形成方法と実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30012491A JPH05136151A (ja) 1991-11-15 1991-11-15 半導体装置の電極形成方法と実装体

Publications (1)

Publication Number Publication Date
JPH05136151A true JPH05136151A (ja) 1993-06-01

Family

ID=17881017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30012491A Pending JPH05136151A (ja) 1991-11-15 1991-11-15 半導体装置の電極形成方法と実装体

Country Status (1)

Country Link
JP (1) JPH05136151A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218044A (ja) * 1992-02-06 1993-08-27 Matsushita Electron Corp バンプ形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52140269A (en) * 1976-05-19 1977-11-22 Hitachi Ltd Formation of solder electrode
JPH0234949A (ja) * 1988-07-25 1990-02-05 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH03225923A (ja) * 1990-01-31 1991-10-04 Toshiba Corp バンプの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52140269A (en) * 1976-05-19 1977-11-22 Hitachi Ltd Formation of solder electrode
JPH0234949A (ja) * 1988-07-25 1990-02-05 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH03225923A (ja) * 1990-01-31 1991-10-04 Toshiba Corp バンプの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218044A (ja) * 1992-02-06 1993-08-27 Matsushita Electron Corp バンプ形成方法

Similar Documents

Publication Publication Date Title
KR840000477B1 (ko) 회로 패키지들의 제조방법
JPH06103703B2 (ja) 半田付け方法
JPH0810716B2 (ja) 電子パッケージ
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JPH0936174A (ja) 半導体装置とその実装方法
JP2699726B2 (ja) 半導体装置の実装方法
JP2633745B2 (ja) 半導体装置の実装体
JPH05136151A (ja) 半導体装置の電極形成方法と実装体
JP3006957B2 (ja) 半導体装置の実装体
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP4326105B2 (ja) フリップチップ実装方法
JPS63152136A (ja) 半導体チツプの実装方法
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JP3410199B2 (ja) 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
JPS63168028A (ja) 微細接続構造
JP2741611B2 (ja) フリップチップボンディング用基板
JP2633745C (ja)
JPH08115946A (ja) フリップチップ実装方法