JP2627751B2 - Ｉｃテストシステム - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は階層構造をした分散型アーキテクチャを有
するICテストシステムに関する。

「従来の技術」 第４図は従来のICテストシステムの構成例を示す図で
ある。ICテストシステムでは、被試験素子を試験するテ
ストシーケンスが記述されたプログラムが記憶装置（図
示せず）に格納されており、中央処理装置11が記憶装置
からそのテストプログラムを読出して順次実行するよう
に構成され、例えば半導体メモリ素子を試験するための
テスト動作の全てを中央処理装置11が制御するようにな
っている。

中央処理装置11には制御線12を介してハードウェアモ
ジュール13A,13B,13C〜13Nが接続されており、中央処理
装置11がテストプログラムを解読して実行するに伴って
出力する制御信号はこれらハードウェアモジュール13A,
13B,13C〜13Nに供給される。

中央処理装置11がハードウェアモジュール13A,13B,13
C〜13Nをプログラムに従って制御するには、各ハードウ
ェアモジュール13A,13B,13C〜13Nの状態を把握している
必要がある。そのために、各ハードウェアモジュール13
A,13B,13C〜13Nの現在の状態を記録しておき、その状態
を診ながら制御を進めている。その状態とは、例えば、
ハードウェアモジュール13A,13B,13C〜13Nのピンの接続
先であり、信号の出力電圧であり、信号の測定レンジの
状態であり、その他諸種の状態について中央処理装置11
は記憶装置の中にそれらの状態を示すデータをステータ
ステーブル16に一括して保有している。

中央処理装置11は、テストシーケンスを制御している
間、ハードウェアモジュール13A,13B,13C〜13Nへの制御
信号を出力する際に、このステータステーブル16の該当
箇所にその制御状態を記録するので、このステータステ
ーブル16にはいつもハードウェアモジュール13A,13B,13
C〜13Nの最新の状態が記録されている。

例えば、ハードウェアモジュール13Aに対する制御信
号は被試験素子の入力端子に対して直流信号を供給する
ための制御信号であり、ステータステーブル16の該当欄
16Aに制御信号のデータが記録され、この制御信号が供
給されると、例えばハードウェアモジュール13Aは指定
された直流信号を被試験素子の指定された入力端子に対
して供給する。

また、中央処理装置11が出力する制御信号は例えば信
号を測定することを指令する制御信号であり、ステータ
ステーブル16をチェックして空いているハードウェアモ
ジュール13Bを探し、その該当欄16Bに使用中であること
を示すデータを書き込んでから制御信号を出力する。例
えば直流電圧を測定するためのハードウェアモジュール
13Bは、この制御信号が供給されると、被試験素子の指
定された出力端子に接続され、その端子の出力電圧を測
定する。

「発明が解決しようとする問題点」 中央処理装置はプログラムの解読と実行、つまり、被
試験素子の試験を行うための制御信号をハードウェアモ
ジュールなどに出力すると共に、被試験素子が出力する
信号の測定及び測定結果の良否の判定など、ICテストシ
ステムの動作に必要とされるあらゆる演算制御を行う必
要がある。とりわけ多数の入出力端子を有する半導体素
子に対してDCテストを高速に実施するには、各部での迅
速な処理制御を必要とする。

また、制御を要するハードウェアモジュールの数は多
く、その状態を記録しているステータステーブルの大き
さは非常に大きなサイズとなる。

第５図はステータステーブルをチェックする処理例を
示す流れ図である。

：モード更新フラグを初期状態にする（ｆ＝0,i＝
１）。

:1つのハードウェアモジュールに関するステータスを
ステータステーブルから取り出す。

：ステータスをチェックする。例えば、モードの変更
（試験信号の供給か或いは試験信号の測定か）の必要が
あるか。

：モード変更があるならモード更新を行い、モード更
新フラグをセットする（ｆ＝１）。

：次に処理するードウェアモジュールを選ぶ（ｉ＝ｉ
＋１）。全てのハードウェアモジュールについての処理
が終了したら（ｉ＝Ｎ）、次のステップへ、終了して
いないならステップへ戻る。

：モード更新フラグがセットされていたら（ｆ＝
１）、例外処理を行う。

このように中央処理装置は、ステータステーブルから
各ハードウェアモジュールについてのステータスを取り
出し、そのステータスをチェックしながらハードウェア
モジュールを制御しているが、ステータスをチェックす
るに要する時間は、テーブルの大きさに依存し、例えば
大きくなるに比例して長い時間を必要とする。従って、
その大きなステータステーブルをチェックしたり、ステ
ータスの内容を変更したりする時間が無視できない程に
なっている。例えば、最悪条件では2msを要することも
あり、ICテストシステムの動作速度を向上させる場合の
障害となっている。

「問題点を解決するための手段」 この発明では、複数の処理装置を用いて階層構造を採
るICテストシステムを構成すると共に、ハードウェアモ
ジュールの動作を制御する行単位のテストプログラム命
令はプログラム行単位で実行することを上位の処理装置
が制御し、そのプログラム行に記述されている制御内容
の実際の解読及び実行は、上位の処理装置に制御される
下位の処理装置に委ねられる。

また、下位の各処理装置には、接続される各ハードウ
ェアモジュールに関するステータスを記憶する専用の記
憶装置が設けられ、また、そのステータスの更新及びス
テータスをチェックする命令が備えられる。下位の処理
装置はその専用の命令を用いてハードウェアモジュール
へアクセスし或いはテストステータスの更新などを行
う。

「発明の作用」 この発明の構成によれば、上位の処理装置はテストプ
ログラムの行単位での実行することを制御し、プログラ
ム行の実際の解読及び実行は下位に接続された複数の専
用の処理装置によって分散して行われる。

また、ハードウェアモジュールの状態を表すステータ
ス情報のチェックなどは、下位の各処理装置が分散して
行い、且つ専用命令を用いて迅速に処理される。

「実施例」 第１図はこの発明のICテストシステムの構成例を示す
図である。このICテストシステムは複数の処理装置が階
層構造をもつアーキテクチャが採られる。即ち、この発
明のICテストシステムは特にDCテスト，例えば、入力流
出電流，リーク電流，耐圧，スレッショールド電圧試験
などを行うのに適するように構成されている。即ち、記
憶装置に格納されているハードウェアモジュールの動作
を制御する行単位のテストプログラム命令を実行するこ
とを制御する上位の処理装置21と、この上位の処理装置
21に制御線22を介して接続され、その上位の処理装置21
の制御の下にプログラム行を実際に実行する複数の下位
の処理装置23A,23B,23C〜23Nと、これ等下位の処理装置
23A,23B,23C〜23Nに制御バス24A,24B,24C〜24Nを通して
制御されるハードウェアモジュール25A,25B,25C〜25Nと
により構成される。ここで、プログラム行とは、マクロ
化されたICテストシステムの制御命令のプログラムを行
単位に記述表現した一行をいう。なお、幾つか複数の命
令をまとめて登録しておき、このまとめて登録されてい
る複数の命令全体に新規の名称を付与し、新規の名称を
指定することによってまとめて登録されている複数の命
令が連続して実行される。このまとめて登録されている
複数の命令はマクロ命令と称されている。マクロ化され
たICテストシステムの制御命令のプログラムを行単位に
記述表現し、実行する具体例は後で詳細に説明する。

即ち、被試験素子を試験するテストプログラムは試験
の手順が行単位で順次記述され、上位の処理装置21はそ
のテストプログラムを行単位で記憶装置から順次読出
し、その読出したプログラム行について実行するか否か
を制御する。

従って、上位の処理装置21は、所望の被試験素子に対
するテストプログラムをユーザが作成し易くなければな
らず、また、ICテストシステムに関してのあらゆる種類
の処理をしなければならない。そのために、汎用の命令
語体系が用いられる。

この上位の処理装置21には複数の下位の処理装置23A,
23B,23C〜23Nが接続され、上位処理装置21は被試験素子
のテスト状態をみながら読出したプログラム行を実行す
るかどうかを決め、実行することを決めたプログラム行
の実際の実行は下位に接続された下位の処理装置23A,23
B,23C〜23Nの何れかに委ねられる。

下位の各処理装置23A,23B,23C〜23Nは、ハードウェア
モジュール25A,25B,25C〜25Nを介して被試験素子に対し
て信号を供給したり、信号を測定する制御をするに適し
た専用の処理装置が用いられ、それぞれに接続されてい
るハードウェアモジュール25A,25B,25C〜25Nのいずれか
にアクセスしたりテスト状態（端子の接続や測定器の状
態）等を変更したりするのに便利な命令語体系をもち、
且つマクロ命令化にされている。従って、上位処理装置
21に使われている命令語体系で同じ処理をさせる場合に
より数十倍の処理速度が得られるように構成されてい
る。

下位の各処理装置23A,23B,23C〜23Nは上位の処理装置
21からプログラム行の実行を依頼されると、そのプログ
ラム行を解読してプログラム行の実行に入る。つまり、
下位の各処理装置23A,23B,23C〜23Nは被試験素子に対す
るテスト信号の入出力をする手順が記述された制御プロ
グラムを、図には示してないが記憶装置に保持してお
り、与えられたプログラム行の解読結果によりその入出
力制御プログラムを読出して、プログラム行に記述され
ている信号の入出力制御をする手順を実行する。

また、下位の各処理装置23A,23B,23C〜23Nは、上位の
処理装置21から実行の委嘱を受けたプログラム行をその
まま実行するだけではなく、プログラム行を解読し、そ
の解読結果に対して、被試験素子に対して予め情報が与
えられている機能条件、例えば、最小クロック幅、入力
条件、信号のタイミング関係或いは禁止条件などをチェ
ックし、誤った入力信号を与えてしまったり、甚だしく
は被試験素子の破損を招くような信号状態に陥ることが
ないように判断しながら被試験素子に試験信号を供給し
或いは出力された信号の測定を行う制御をするようにプ
ログラムされている。即ち、下位の各処理装置23A,23B,
23C〜23Nは限られた処理、つまりこのICテストシステム
ではハードウェアモジュール25A,25B,25C〜25Nを制御す
るだけであり、その制御を高速に行うことができる専用
命令が構成される。またこれら下位の各処理装置23A,23
B,23C〜23Nは区々に被試験素子に対する試験を行うので
はなく、統一的な制御処理を行うのが可能に構成され
る。

ハードウェアモジュール25A,25B,25C〜25Nは下位の処
理装置23A,23B,23C〜23Nのプログラム行の実行に伴う制
御信号が供給され、被試験素子の指定された入力端子に
対してテスト信号を出力したり或いは被試験素子の指定
された出力端子からの信号を測定することができる。

このハードウェアモジュール25A,25B,25C〜25Nはマイ
クロプロセッサ26を含んでいてもよい。このマイクロプ
ロセッサ26は、多数の論理素子を置き換えたもので複雑
な判断機能がない決められたシーケンス動作を行うため
のものである。このマイクロプロセッサ26は汎用のプロ
セッサが使用され、その動作が予めプログラミングされ
ていて、各処理装置23A,23B,23C〜23Nからの命令により
被試験素子に対する信号の入出力を制御することができ
る。

以上のように下位の各処理装置23A,23B,23C〜23Nは上
位の処理装置21の制御の下に被試験素子に対する試験の
実際の処理の全てを実行し、上位の処理装置21は下位の
各処理装置23A,23B,23C〜23Nのプログラム行の実行制御
及び試験結果の良否判定結果の収集など、ICテストシス
テム全体の有機的動作の制御のみを行う。

更にこの発明では、このように階層構成された下位の
各処理装置23A,23B,23C〜23Nに対して、担当する各ハー
ドウェアモジュールに関するステータスを記憶しておく
ために専用のメモリ27A,27B,27C〜27Nがそれぞれ設けら
れる。例えば第１の下位の処理装置23Aはステータステ
ーブル27Aを持ち、ハードウェアモジュール25A1,25A2〜
25Anについての情報を管理している。

第２図はこの発明の要部を説明するための図である。
下位の処理装置23Aにはこの図には示されていないが制
御線24Aによりハードウェモジュール25A1,25A2〜25Anが
接続され、上位の処理装置21からの指令によりそれらの
制御を任されるように構成される。即ち、下位の処理装
置27Aは専用のステータステーブル27Aを持ち、そのステ
ータステーブル27Aには下位の処理装置23Aが制御するこ
とを任されている各ハードウェアモジュール25A1,25A2
〜25Anに関するステータスが格納することができる。例
えば、ハードウェアモジュール25A2に関するステータス
はステータステーブル27AのS₂番地からS₃−１番地まで
に格納されている。例えば、ステータスは、信号供給モ
ードか信号測定モードか、出力レンジ、測定レンジ、接
続端子番号、使用中フラグetc等であり、下位の処理装
置23Aはこのステータステーブル27Aを用いてこれ等ハー
ドウェアモジュール25A1,25A2〜25Anの状態を把握し、
管理することができる。

例えば、これらのステータスのチェック或いはその更
新処理を、汎用処理装置である上位の処理装置21のよう
な一般のデータ処理などを行うための汎用命令で行う
と、多くの命令語で記述したプログラムステップを踏ん
で、ステータステーブル中に格納されている状態を表す
ステータス，つまりビット模様を各ハードウェアモジュ
ール25A,25B,25C〜25Nについて逐一抜き出し、それらの
『０』或いは『１』を照明・チェックする。このような
処理を、例えば128個のハードウェアモジュール25A,25
B,25C〜25Nについて、逐次個別的にチェックを行ってい
ると、その処理には膨大な時間を必要とする。

然るにこの発明では、これらのステータスを複数の下
位の処理装置23A,23B,23C〜23Nが分担して同時並行的に
チェックおよび更新処理をすると共に、ステータスのチ
ェックおよび更新処理をさせる専用命令が設定される。

第３図はステータスをチェックするための専用命令の
例を示す図である。上述した通り、ICテストシステムの
制御命令はマクロ化して行単位に記述表現したものであ
り、下位処理装置はこのマクロ化された行単位の制御命
令を専用命令として格納保持している。

この専用命令は１ワードが16ビットで構成され、可変
長命令語になっている。符号OPは命令コードである。Ｂ
は他の下位の処理装置に対して同期をかけるか否かを決
定するフラグ、ｆはエラーフラグ、Ｎはオペランドの長
さの指定である。続く２ワードはチェック条件を表す。
長さがＮのオペランド部はチェックするチャンネルを指
定する。×は使用してない。

このように種々の指定が集約されて１つの命令にマク
ロ化された専用命令を用いると、第５図の流れ図に示し
たように、中央処理装置11が通常の汎用命令で行う従来
の場合には、ループ処理を含む多数のプログラムステッ
プにより2ms要したところを、この発明の下位の各処理
装置23A,23B,23C〜23Nは第５図の符号Ａに示す部分を処
理するのに、単一命令を用いて数十μｓの時間を要する
だけで、各ハードウェアモジュール25A1,25A2〜25Anの
状態をチェックすることができる。他方、上位の処理装
置21は同図の符号Ｂに示す部分の例外処理をするだけで
あり、従って、ステータスのチェック＆更新に時間をと
られてICテストシステム全体の処理速度が低下すること
がない。

また、被測定ICの端子ピンに電圧を印加するDCテスト
のテストプログラムには次の様な例がある。

VSIM DC1−３＝5V,M10MA;DC試験ユニットのチャンネル
１から３を電圧発生／電流測定モードにする。発生電圧
は5V電流測定レンジは10mAに設定する。

LIMIT DC1−３＝5MA,3MA;DC試験ユニットのチャンネル
１から３で測定した結果の、パス領域（良品と判断でき
る領域）の範囲を3mA〜5mAに設定する。

MEAS DC1−3;DC試験ユニットのチャンネル１から３での
測定を実行して結果を判定する。

この例は以上の３行のプログラムでDCテストを実行す
る。

１行目のVSIM DC1−３＝5V,M10MAについてみると、こ
れを実行するには、 1.ステータスのチェックをする。

現在のDC1−３のモード、即ち、電圧発生／電流測定
モードか電流発生／電圧測定モードかを調べる。現在の
発生電圧、測定レンジを調べる。

2.モジュールをアクセスする。

ステータスチェックの結果に従って必要な部分をモジ
ュールのレジスタに書き込む。

この発明は、以上の様なモジュールアクセス、測定結
果の判定その他のハードウェアモジュールの動作制御処
理を分散化した下位処理装置に実施させることにより、
処理を高速化することができる。即ち、この発明は、下
位処理装置を分散化してこれらにハードウェアモジュー
ルの動作制御処理のみを委ねることによりICテストシス
テムのソフトウエアの動作速度を高速化することができ
る。単に汎用のマイクロコンピュータによる分散化する
従来例の場合は、多数存在するテストモジュールを高速
にアクセスしてテストするに際して、汎用の機械語の組
み合わせによりステータスのチェックをし、或いはモジ
ュールをアクセスすることとなり、これに依ってはステ
ップ数は従来の単一処理装置による実行によるステップ
数と格別相違するには到らず膨大な数に達する。

この発明により、結局、ICテストシステムのソフトウ
ェアの動作速度を従来の数10倍程度に高速化することが
できる。

「発明の効果」 以上に説明したように、この発明によれば、上位の処
理装置は専らプログラム行を実行するか否かを制御し、
プログラム行の実際の実行は下位の複数の処理装置に分
散させて実行内容をハードウェアモジュールの動作を制
御する行単位のテストプログラム命令のみに局限する階
層構造を採用した。テストプログラムを実行するには、
言うまでもなく、ハードウェアモジュールの動作を制御
する行単位のテストプログラム命令の他に、ディスクフ
ァイルの転送命令、データの印字命令の如きコンピュー
タの周辺機器を制御する命令、加減乗除に関する演算命
令その他の種々雑多な多数の命令を必要とされるが、こ
れら種々の雑多な多数の命令の実行は、一切、下位の処
理装置に委ねることなしに負担を軽減し、これらの処理
はこれに適合する高速動作する上位の処理装置に負担さ
せることにした。このように分散型アーキテクチャによ
る処理速度の向上を図ると共に、各階層毎に最適な命令
語体系を用いたので非常に早い制御が可能となり、被試
験素子に対するDCテストを迅速に行うことができる。

更にこの発明の構成によれば、下位の各処理装置23A,
23B,23C〜23Nにステータステーブル27A,27B,27C〜27Nを
分散して処理させることによってハードウェアモジュー
ル25A,25B,25C〜25Nの状態を調べるのに要する時間を短
くすると共に、この発明では、更に、ステータステーブ
ル27A,27B,27C〜27Nを検査したり更新したりするための
専用命令を設け、その専用命令はテーブル27A,27B,27C
〜27N内容の更新や内容チェックに最適な形の命令構成
が採られる。従って、通常の処理に用いられるプログラ
ム命令を用いてステータステーブルにアクセスするのに
比して格段の高速処理が可能とされ、ICテストシステム
の試験動作の高速化に関して大いに効果がある。

【図面の簡単な説明】

第１図はこの発明のICテストシステムの実施例を示す
図、第２図はこの発明の要部を説明するための図、第３
図は下位の各処理装置が用いるステータスのチェック更
新をするための専用命令の例を示す図、第４図は従来の
ICテストシステムの構成例を示す図、第５図はハードウ
ェアモジュールに関するステータスをチェック・更新す
る例を示す流れ図である。 11:中央処理装置、12:制御線、13:ハードウェアモジュ
ール、16:ステータステーブル、21:上位の処理装置、2
2:制御バス、23:下位の処理装置、24:制御線、25:ハー
ドウェアモジュール、26:マイクロプロセッサ、27:ステ
ータステーブル。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】テストプログラムの実行を制御する上位の
   処理装置と、 その上位の処理装置により制御され、ハードウェアモジ
   ュールの動作を制御する行単位のテストプログラム命
   令、テストステータスを更新する命令を実行する複数の
   下位の処理装置と、 その下位の処理装置により制御され、命令の実行に伴っ
   て被試験素子に対する試験信号の発生、被試験素子の出
   力信号の測定をそれぞれ行う複数のハードウェアモジュ
   ールと、 から成るICテストシステムであって、 下位の各処理装置には、それが制御するハードウェアモ
   ジュールごとに、そのハードウェアモジュールのステー
   タスを記憶する記憶装置と、 対応するハードウェアモジュールのステータスの更新命
   令及びステータスをチェックする命令が備えられている
   ICテストシステム。