JP2583055B2

JP2583055B2 - Ｉｃテストシステム

Info

Publication number: JP2583055B2
Application number: JP62133811A
Authority: JP
Inventors: 基夫植田; 真平長谷川; 敏行清水
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1997-02-19
Anticipated expiration: 2012-02-19
Also published as: JPS63298174A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は多数の入出力端子を有する被試験素子を試
験するICテストシステムに関する。

「従来の技術」第２図は従来のICテストシステムの構成例を示す図で
ある。ICテストシステムでは、被試験素子を試験するた
めのテストシーケンスを記述したプログラムが記憶装置
（図示せず）に格納されており、中央処理装置11が記憶
装置からそのテストプログラムを読出して順次実行する
ように構成され、例えば半導体メモリ素子を試験するた
めのテスト動作の全てを中央処理装置11が制御するよう
になっている。

中央処理装置11には制御線12を介してハードウェアモ
ジュール13A,13B,13C〜13Nが接続されており、中央処理
装置11がテストプログラムを解読して実行するに伴って
出力する制御信号はこれらハードウェアモジュール13A,
13B,13C〜13Nに制御線12を通して供給される。図には示
さないが被試験素子は数個から数十以上にも及ぶ入出力
端子を備えており、ハードウェアモジュール13A,13B,13
C〜13Nはそれらの入出力端子に信号を供給し、また出力
信号を測定するように制御される。

その制御信号は、例えば、被試験素子の所定の入力端
子に対して5.25Vの直流信号を供給するための制御信号
であり、この制御信号が供給されると、例えば、ハード
ウェアモジュール13Aは5.25Vの直流信号を被試験素子の
指定された入力端子に対して供給する。

また、中央処理装置11が出力する制御信号は例えば信
号を測定することを指令する制御信号であり、直流電圧
を測定するための例えばハードウェアモジュール13B
は、この制御信号が供給されると、被試験素子の指定さ
れた出力端子に接続され、その信号電圧を測定する。

これ等のハードウェアモジュール13A,13B,13C〜13Nは
マイクロプロセッサ14が組み込まれていてもよい。汎用
の論理素子だけで試験回路を組むと膨大な個数の論理素
子を必要としても、論理回路の多くの部分をマイクロプ
ロセッサ14で組むことにより回路基板を小型に構成する
ことができる。この場合のマイクロプロセッサ14は単な
る多数の論理素子の代替えであり、予め決められたシー
ケンスの処理をするだけであって、複雑な判断機能を必
要とするような使い方はされてない。

「発明が解決しようとする問題点」中央処理装置はプログラムの解読と実行、つまり、被
試験素子の試験を行うための制御信号をハードウェアモ
ジュールなどに出力し、また、被試験素子が出力する信
号の測定及び測定結果の良否の判定など、ICテストシス
テムの動作に必要とされるあらゆる演算制御を行う必要
がある。

特に、電流信号入力−電圧信号出力特性（I-V特性）
或いは電圧信号入力−電流信号出力特性（V-I特性）な
どを試験するDCテストは、被試験素子の入出力端子の数
が多いだけに高速で且つ正確なタイミングのとれた信号
の制御或いは信号の測定が要求される。また例えば、テ
ストプログラムに記述されている5.25Vの信号を被試験
素子に供給するにしても、中央処理装置は5.25Vなる電
圧値をデジタルデータ値に換算してハードウェアモジュ
ールに供給したり、ハードウェアモジュールが被試験素
子に対して信号電圧を実際に出力するタイミングまで演
算して与えたりする必要がある。更に、そのハードウェ
アモジュールの出力特性が直線性からズレている場合に
は、電圧値を指定するデジタルデータを予め記憶されて
いる補正表を参照して補正処理をしたデジタルデータを
出力する必要もある。

また、被試験素子の出力端子からの出力信号を測定す
るにしても、その信号に合わせてハードウェアモジュー
ルの測定レンジを変更するデータを送ってレンジを変更
して信号を測定し、得られた測定値は必要に応じて補正
表により補正処理をする。確定した測定値は所定の判定
表と比較して、良否の判定をし、或いは良否の程度のラ
ンク付けをすることもある。

このようなことを数十以上もの入出力端子について、
全てを中央処理装置が処理することを要求されるため
に、中央処理装置が必要とする演算処理の時間が長くな
る。従って、ハードウェアモジュールを介して被試験素
子に対する信号出力及び信号測定のテストの制御が遅く
なり、ICテストシステムの試験速度を上げることが困難
である。

「問題点を解決するための手段」この発明のICテストシステムは、被測定素子の入力端
子への制御信号の設定命令、被測定素子の出力端子から
の出力信号の測定命令などの実行命令が行単位で記録さ
れたテストプログラムを行単位で読出してその読出した
命令を複数の下位の処理装置へ送る上位の処理装置と、上記上位の処理装置から送られた命令を実行するに必
要とする各種制御乃至処理を、上記命令に応じたプログ
ラムを読み出して、複数のハードウェアモジュールに対
して行う上記複数の下位の処理装置と、上記下位の処理装置からの制御乃至処理に応じて被試
験素子にテスト信号を接続したり、被試験素子の出力信
号を測定したりする上記複数のハードウェアモジュール
と、からなる。

「発明の作用」この発明の構成によれば、上位の処理装置はテストプ
ログラムの行単位での実行する、を決めるだけで、その
実行は下位の複数の処理装置に依頼し、プログラム行に
記述されている制御内容の実際の解読及び実行はしな
い。代わって、そのプログラム行の解読及び実行は下位
に接続された専用の複数の処理装置によって分散して行
われる。

また、被試験素子の特有な細かな諸条件に捉われるこ
となく、プログラムは行単位で高級言語を用いて簡潔に
記述することができ、従って、テストプログラムを作り
易く、またプログラム作成時及びその変更時のデバッグ
が容易である。

「実施例」第１図はこの発明のICテストシステムの実施例を示す
ブロック図である。この発明のICテストシステムは複数
の処理装置が階層構造をとって構成される。即ち、図に
は示してないが記憶装置に格納されているテストプログ
ラムの実行するを制御する上位の処理装置21と、この上
位の処理装置21に制御バス22を介して接続され、その上
位の処理装置21の制御の下にプログラム行を実際に実行
する下位の複数の処理装置23A,23B,23C〜23Nと、これ等
下位の処理装置23A,23B,23C〜23Nに制御線24A,24B,24C
〜24Nを通して制御されるハードウェアモジュール25A,2
5B,25C〜25Nとで階層的に構成される。

即ち、この発明によれば、被試験素子を試験する手順
がテストプログラムとして記憶装置に格納される。テス
トプログラムは試験の手順が行単位で記述される。例え
ば、被試験素子の入力端子に対する入力条件の設定命令
とか出力端子から出力される出力信号の測定命令などが
プログラム行単位で簡潔に記述されている。上位の処理
装置21はテストプログラムをプログラム行単位で記憶装
置から順次読出し、その読出したプログラム行について
実行するか否かを制御する。

即ち、この上位の処理装置21には下位の複数の処理装
置23A,23B,23C〜23Nが接続されており、上位の処理装置
21は被試験素子に対するテストの進行状態をみながら読
出したプログラム行を実行するか否かを決め、実行する
を決めたプログラム行の実際の実行は下位に接続された
処理装置23A,23B,23C〜23Nの何れかに委ねる。

各処理装置23A,23B,23C〜23Nは被試験素子に供給する
テスト信号をハードウェアモジュール25A,25B,25C〜25N
を介して制御するに適した専用の処理装置であり、また
ハードウェアモジュール25A,25B,25C〜25Nを介して被試
験素子が出力する信号を測定するのに適した専用の処理
装置であり、ハードウェアモジュール25A,25B,25C〜25N
のいずれかにアクセスしたりテスト状態（端子の接続や
測定器の状態）等を変更したりするのに効率のよい命令
語体系をもち、マクロ命令化されている。従って、少な
い命令語数、例えば1,2命令語数でハードウェアモジュ
ール25A,25B,25C〜25Nを制御することが可能にもされて
いる。例えば、下位の処理装置23A,23B,23C〜23Nは、ハ
ードウェアモジュール25A,25B,25C〜25Nを制御して測定
したデータの取り込みと記憶装置への格納を一つの命令
で行うことができる。上位の処理装置21がその使われて
いる高級言語体系でハードウェアモジュール25A,25B,25
C〜25Nについて直接同じ制御をするより数十倍の処理速
度が得られる。従って、多数の入出力端子を有する被試
験素子に対して与える試験条件を種々に変えて、そのV-
I特性やI-V特性などを調べるようなDCテストを高速に且
つ正確なタイミング信号を用いて進めることが可能とさ
れる。

処理装置23は上位の処理装置21からプログラム行の実
行を委嘱されると、そのプログラム行を解読し、プログ
ラム行の実際の実行に入る。つまり、処理装置23は被試
験素子に対するテスト信号の入出力をする手順が記述さ
れた制御プログラムを、図には示してないが記憶装置に
保持しており、与えられたプログラム行の解読結果によ
りその制御プログラムを読出して、プログラム行に記述
されている信号の入出力制御を行う手順を実行する。

それらの手順は、例えば先ず、与えられたプログラム
行を解読し、指定されたハードウェアモジュール25に対
してアクセスする。続いてテストステータスの変更を行
う。それは、従来例の入出力処理で説明したように、例
えば5.25Vの直流信号を被試験素子に供給するための処
理であり、また、被試験素子の出力信号を測定するため
の処理などである。

また、この発明では、処理装置23は、上位の処理装置
21から実行の委嘱を受けたプログラム行をそのまま実行
するだけではなく、プログラム行を解読し、その解読結
果に対して、被試験素子に対して予め情報が与えられて
いる機能条件、例えば、最小クロック幅、入力条件、タ
イミング関係或いは禁止条件などをチェックし、誤った
入力信号を与えてしまったり、甚だしくは被試験素子の
破損を招くような信号状態に陥らないように判断しなが
ら被試験素子に試験信号を出力し或いは出力信号の測定
を行う制御をするようにプログラムされている。

例えば、被試験素子のテスト中における或るテスト状
態Q1の時に、次のテスト状態Q2にするために、プログラ
ム行で記述された命令として或る入力端子に信号を与え
ると、その被試験素子が置かれては成らない禁止状態Q3
に陥ってしまう場合がある。処理装置23では、そのプロ
グラム行を実行することにより、被試験素子がそのよう
な禁止状態Q3になるか否かを調べ、禁止状態Q3を回避す
るような制御手順を判断してプログラム行を実行する。
例えば、処理装置23は被試験素子の状態が、状態Q1から
状態Q4、状態Q5……を経てプログラム行で記述された状
態Q2に至るように制御動作を判断してプログラム行を実
行する。

従って、プログラムを作成する際に、逐次その被試験
素子の禁止状態Q3を考慮に容れながらプログラム行を記
述していく必要はなく、予め供給されている情報を基に
処理装置23が判断して禁止状態Q3に陥ることがないよう
に制御するようにしてある。従って、被試験素子が禁止
されている入出力状態になって破壊されたり或いは不定
状態に陥ることにより被試験素子が誤動作して誤った試
験結果が出ることがないように構成されている。

また、処理装置23は与えられた信号の測定は勿論のこ
と、必要に応じて測定された信号の例えば直線補正と
か、対数曲線補正或いは測定レンジの変更なども行うこ
とができる。このように処理して得られた測定データは
基準値或いは閾値などと比較され、その良否の判定が行
われると共にそれらのデータロギングが行われる。

なお、制御しなければならぬハードウェアモジュール
25A,25B,25C〜25Nの回路数に応じて下位の処理装置23A,
23B,23C〜23Nの台数は増減する。上位の処理装置21は、
プログラム行に記述されている試験の実際の実行はしな
いので、10台或いはそれ以上の下位の処理装置23A,23B,
23C〜23Nを同時に制御することができる。

この発明では、下位の処理装置23A,23B,23C〜23Nがプ
ログラム行を実際に実行した時に出力する入出力制御信
号はハードウェアモジュール25A,25B,25C〜25Nに供給さ
れる。ハードウェアモジュール25A,25B,25C〜25Nは供給
された制御信号に従って被試験素子の別に指定された入
力端子に対してテスト信号、例えば5.25Vの直流信号が
出力され、或いは被試験素子の指定された出力端子から
の信号が測定される。

このハードウェアモジュール25A,25B,25C〜25Nは従来
のIC試験装置と同様にマイクロプロセッサ26を含んでい
てもよい。このマイクロプロセッサ26は、多数の論理素
子を置き換えた所謂判断機能のない決められたシーケン
スを高速に行うものである。このマイクロプロセッサ26
は汎用のプロセッサが使用され、GO/NO-GOの動作が予め
プログラミングされていて、処理装置23からの命令によ
り被試験素子に対する信号の入出力を制御することがで
きる。

以上のようにこの発明では、汎用のプログラム言語が
用いられる上位の処理装置21の下位にハードウェアモジ
ュール25を制御するに適する命令語体系を有し、ハード
ウェアモジュール制御専用の下位の処理装置23A,23B,23
C〜23Nが配された階層構造とした分散処理システムを構
成した。つまり、下位の処理装置23A,23B,23C〜23Nは上
位の処理装置21の制御の下に、被試験素子に対する試験
の実際の処理（被試験素子の入出力端子とハードウェ
アモジュール25A,25B,25C〜25Nとの接続、データの設
定、信号の測定とその補正及び良否判定、測定結果の記
録等）の全てを実行することで機能の分散化を実現させ
た。

「発明の効果」以上に説明したように、従来においては、半導体素子
の試験をするに、分割実行が不可能なテストシーケンス
を１台の処理装置で処理していたが、この発明によれ
ば、複数の処理装置を階層構成し、上位の処理装置は専
らプログラム行の実行するを制御し、プログラム行の実
際の実行は下位の複数の処理装置で行うように構成し
た。つまり、上位の処理装置は高級言語で記述されたプ
ログラム行の実行の時期の判断と下位の各処理装置への
実行の割り当てるICテストシステム全体の有機的動作を
制御し、その制御の下に複数の専用の処理装置を配設
し、プログラム行の実際の実行はその下位の複数の専用
処理装置に分散させる階層構造での制御を採るようにし
た。このように分散型アーキテクチャによる処理速度の
向上と共に、上位の処理装置に対してはプログラミング
が容易な高級言語が用いられ、その高級言語を理解し且
つ全体的な制御をするに適した言語体系を使用する。ま
た、下位の処理装置は、上位の処理装置から指示されて
ハードウェアモジュールの高速制御に適した命令語体系
を使用したマクロ命令化するようにした。従って、処理
装置によるプログラム行の解読から制御信号を出力する
までの処理が非常に早くなり、被試験素子に対するテス
ト、とりわけDCテストを高速に行うことができる。

また、被試験素子に対するテストプログラムは高級言
語により行単位で記述することができるのでテストプロ
グラムの変更やデバッグも容易にできる。

【図面の簡単な説明】

第１図はこの発明によるICテストシステムの実施例を示
す構成図、第２図は従来のICテストシステムの構成例を
示す図である。 11:中央処理装置、12:制御線、13:ハードウェアモジュ
ール、14:マイクロプロセッサ、21:上位の処理装置、2
2:制御バス、23:下位の処理装置、24:制御線、25:ハー
ドウェアモジュール、26:マイクロプロセッサ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献樹下行三他著、「テストと信頼性」、第１版第１刷、昭和57年４月20日オーム社発行Ｐ．114〜115

Claims

(57)【特許請求の範囲】

【請求項１】被試験素子の入力端子への制御信号の設定
命令、被試験素子の出力端子からの出力信号の測定命令
などの実行命令が行単位で記録されたテストプログラム
を行単位で読出してその読出した命令を複数の下位の処
理装置へ送る上位の処理装置と、上記上位の処理装置から送られた命令を実行するに必要
とする各種制御乃至処理を、上記命令に応じたプログラ
ムを読み出して、複数のハードウェアモジュールに対し
て行う上記複数の下位の処理装置と、上記下位の処理装置からの制御乃至処理に応じて被試験
素子にテスト信号を接続したり、被試験素子の出力信号
を測定したりする上記複数のハードウェアモジュール
と、からなるICテストシステム。