JP3514314B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3514314B2 JP3514314B2 JP2001224769A JP2001224769A JP3514314B2 JP 3514314 B2 JP3514314 B2 JP 3514314B2 JP 2001224769 A JP2001224769 A JP 2001224769A JP 2001224769 A JP2001224769 A JP 2001224769A JP 3514314 B2 JP3514314 B2 JP 3514314B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- pad
- intermediate layer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Description
その製造方法に関し、特に、ボンディングパッド周辺の
パッシベーションに関する。
体装置を製造する際に、ボンディングパッド周辺および
電極パッド上に形成されるバンプ周辺のパッシベーショ
ン構造は極めて重要であり、信頼性を維持しつつ生産性
の向上を図るために種々の努力がなされている。
膜に用いた構造が、種々提案されている。その一例とし
て、図21に示すように、半導体基板1表面、あるいは
前記半導体基板表面に形成された配線層にコンタクトす
るように形成されたアルミニウム層からなる電極パッド
2と、この上層を覆う窒化シリコン膜3に形成されたコ
ンタクトホールH内に中間層4としてのTiW層を介し
て金のボンディングパッド5を形成したものがある。こ
の金のボンディングパッド5の周りには、パッシベーシ
ョン膜としてのポリイミド樹脂膜7が形成されている。
造工程を経て形成される。
1表面に配線層(図示せず)および層間絶縁膜(図示せ
ず)を形成し、フォトリソグラフィにより、スルーホー
ル(図示せず)を形成する。この後、アルミニウム層を
蒸着し、フォトリソグラフィにより、配線(図示せず)
および電極パッド2をパターニングする。そしてこの上
層に窒化シリコン膜3を形成し、フォトリソグラフィに
より、パターニングし、電極パッド2の周縁は窒化シリ
コン膜で覆われるように電極パッド2の中央部にコンタ
クトホールを形成する。(図22)
ション膜としてのポリイミド樹脂膜7を形成し、これを
パターニングすることにより、図24に示すように、電
極パッド2を露呈せしめる。
ると腐蝕しやすいため、図25に示すように、この上層
にスパッタリング法によりバリア層となるチタンタング
ステンTiW膜を中間層4として形成した後、ボンディ
ングパッドとなる金層5を形成する。
グラフィにより、この金層5および中間層4をパターニ
ングする。従って、パッド層5の端縁とポリイミド樹脂
膜7の端縁とが一致するのが望ましいが、マスク精度を
考慮すると、一致させるのは難しいという問題がある。
一方、パッシベーション膜7上に金層5および中間層4
がのりあげるとショートなどの問題が生じ易いという問
題がある。このため、フォトリソグラフィの精度を考慮
して、パターニングがなされる。
ポリイミド樹脂膜とパッド層5との間に隙間が生じるこ
とになり、酸化され易いTiWが露呈することになり、
腐蝕が生じ易く、パッシベーション効果を良好に発揮し
得ず、信頼性が低下するという問題がある。
ッド構造では、パッシベーション膜とボンディングパッ
ド層との間の隙間から、水分などが侵入し、アルミニウ
ムなどの電極パッドに腐蝕が生じ易く、信頼性を維持す
るのが困難であるという問題があった。
ので、水分に対する耐性が高く信頼性の高いパッシベー
ション構造をもつボンディングパッドを有する半導体装
置を提供することを目的とする。
の素子領域の形成された半導体基板と、前記半導体基板
表面、あるいは前記半導体基板表面に形成された配線層
にコンタクトするように形成された電極パッドと、前記
電極パッド表面に中間層を介して形成されたボンディン
グパッドとを含み、前記ボンディングパッドと前記中間
層との界面が側壁に露呈しないように、前記ボンディン
グパッドおよび前記中間層の端縁の周縁を覆う樹脂絶縁
膜とを含むことを特徴とする。そして、この樹脂絶縁膜
は、前記ボンディングパッドと前記中間層との界面が側
壁に露呈しないように、前記ボンディングパッドと前記
中間層の界面は前記基板表面と垂直な方向で前記中間層
の端縁の周縁を覆っている。
ボンディングパッドおよび前記中間層の端縁の周縁を覆
うように形成されている。このため、下地の電極パッド
や中間層が露呈することなく、樹脂絶縁膜で被覆されて
おり信頼性の向上を図ることが可能となる。なおここで
中間層とはTiWのようなバリアメタル層あるいは密着
性層あるいは、めっきの下地を構成する下地層等を含む
ものとする。そしてこれらが腐食性あるいは酸化され易
い材料である場合に特に本発明は有効である。
樹脂膜であることを特徴とする。
用いることにより、ボンディングパッド周縁の表面の絶
縁とパッシベーション効果を備えた信頼性の高いパッド
構造を得ることが可能となる。また形成が容易である。
料で構成され、前記ボンディングパッドは、前記中間層
の端縁を覆うように形成され、前記ボンディングパッド
と前記中間層の界面は前記基板表面と垂直な方向で前記
樹脂絶縁膜と接するように形成されることを特徴とす
る。
ィングパッド構造を得ることが可能となる。
テン(TiW)層を含むことを特徴とする。
(TiW)層は特に酸化され易く界面が露呈していると
劣化を招き易いという欠点があるが、本発明によれば、
容易に信頼性の高いバンプ構造を得ることが可能とな
る。
金からなることを特徴とする。
好で信頼性の高い半導体装置を得ることが可能となる。
ウムを含む金属膜からなることを特徴とする。
露呈していると劣化を招き易いという欠点があるが、か
かる構成によれば、容易に信頼性の高いパッド構造を得
ることが可能となる。
あることを特徴とする。
ると劣化を招き易いという欠点があるが、かかる構成に
よれば、容易に信頼性の高いパッド構造を得ることが可
能となる。
半導体基板と、前記半導体基板表面、あるいは前記半導
体基板表面に形成された配線層にコンタクトするように
形成された第1の電極パッドと、前記第1の電極パッド
表面に形成されたボンディングパッドと、前記半導体基
板上に形成された第2の電極パッド表面に中間層を介し
て形成されたバンプとを含み、前記ボンディングパッド
と前記第1の電極パッドとの界面が側壁に露呈しないよ
うに、前記ボンディングパッドの周縁を覆うとともに、
前記バンプの側面に露呈する、前記バンプと前記中間層
との界面を覆うように、少なくとも前記バンプの周辺部
および前記ボンディングパッドの周辺部に形成された樹
脂絶縁膜とを含み、前記ボンディングパッドと前記中間
層の界面が前記基板表面と垂直な方向で前記樹脂絶縁膜
と接することを特徴とする。
と、バンプを用いたダイレクトボンディングとが混在す
るような半導体装置においても、信頼性の高いパッド構
造を提供することが可能となる。
れた半導体基板表面、あるいは前記半導体基板表面に形
成された配線層にコンタクトするように電極パッドを形
成する工程と、前記電極パッド表面に中間層を形成する
工程と、前記中間層表面にボンディングパッドとなるパ
ッド層を形成し、これらをパターニングする工程と、前
記ボンディングパッドと前記中間層のパターンの端縁を
覆うように、樹脂絶縁膜を形成する工程とを含み、前記
ボンディングパッドと前記中間層の界面は前記基板表面
と垂直な方向で前記樹脂絶縁膜と接するように形成した
ことを特徴とする。
ターニングしたのち、ポリイミド樹脂膜を形成している
ため、パッド周縁を良好に覆うことが可能となる。
程は、ポリイミド樹脂膜を塗布する工程を含むことを特
徴とする。
ミド樹脂膜であるため、形成が容易でかつパッシベーシ
ョン効果も高い表面構造を得ることが可能となる。
パッタリング法によりチタンタングステン(TiW)層
を形成する工程を含むことを特徴とする。
化され易く界面が露呈していると劣化を招き易いという
欠点があるが、かかる構成によれば、容易に信頼性の高
いバンプ構造を得ることが可能となる。
は金層をスパッタリングにより形成する工程を含むこと
を特徴とする。
ンディングパッドを形成することが可能となる。
のパッド構造をもつ半導体装置を示す説明図であり、図
2乃至図9は、本発明の第1の実施形態による半導体装
置の製造工程を示す説明図である。この構造では、所望
の素子領域の形成されたシリコン基板1表面の電極パッ
ド2と、前記電極パッド表面に中間層4としてのチタン
タングステン層を介して形成されたボンディングパッド
5とを含み、前記ボンディングパッドおよび前記中間層
4の周縁から、前記ボンディングパッド端縁に這い上が
るように、ポリイミド樹脂膜7からなる樹脂絶縁膜を形
成してなることを特徴とする。
の製造工程について説明する。まず、図1に示すよう
に、半導体基板1上にフィールド酸化膜(図示せず)を
形成したものを用意し、フィールド酸化膜や半導体基板
の上に、ポリシリコンゲートを備えたMOSFETなど
の素子領域を形成する。
膜(図示せず)を形成する。層間絶縁膜は、たとえばP
SG(リンをドーピングしたシリコン酸化膜)やBPS
G(ボロンおよびリンをドーピングしたシリコン酸化
膜)により構成される。つぎに、層間絶縁膜の上に膜厚
500〜1000nmのアルミ配線を形成する。このよ
うにして半導体基板1上にアルミ配線まで形成した後、
これをパターニングし電極パッド2を形成する。そして
スパッタリング法により窒化シリコン膜3を形成し、前
記電極パッド2に開口するように窓を形成する。
ッタリング法により膜厚200nmのTiW層4を形成
した後、膜厚800nmの金層5を形成する。
布しフォトリソグラフィによりレジストパターンR1を
形成する。
ーンR1をマスクとして金層5のエッチングを行い、さ
らにこの金層5をマスクとして、TiW層4をエッチン
グする。
ーンR1を剥離する。
イミド樹脂7を塗布する。
イン(図示せず)形成と同時にボンディングパッドに相
当する領域のポリイミド樹脂7も除去するように形成し
たパターンを用いて露光を行う。
分の熱処理によりポリイミド樹脂をポストベークし、膜
質の向上をはかる。
ラズマ処理工程が実施され、表面に残存するポリマーや
パーティクル(ごみ)Sの除去がなされる。
ド構造を持つ半導体装置が形成される。
がボンディングパッドの周縁の中間層およびボンディン
グパッドとの界面を覆うように形成されているため、下
地の電極パッド2や中間層4が露呈することなく、良好
にポリイミド樹脂膜で被覆保護されており長寿命で信頼
性の高いパッド構造を得ることが可能となる。また、ボ
ンディングパッドを形成した後、ポリイミド樹脂膜7を
形成しているため、効率よく良好に界面を被覆すること
が可能である。
のボンディングパッドを形成する場合について説明した
が、中間層としてはTi/TiNなど他の層を用いても
よく、またさらにチタン層やパラジウム層などの密着層
を介在させたりすることも可能である。
ウムに限定されることなく、アルミニウム−シリコン
(Al−Si)、アルミニウム−シリコン−銅(Al−
Si−Cu)、銅(Cu)等の場合にも適用可能であ
る。
する。前記実施形態では、スパッタリング法によってボ
ンディングパッドを形成するパッド構造について説明し
たが、さらに膜厚を大きくする必要がある場合にはスパ
ッタリング法によって形成した金層上にめっき層を形成
し、より膜厚の厚いボンディングパッドを形成すること
も可能である。図10乃至図19は本発明の第2の実施
形態の半導体装置の製造工程を示す図である。
リング法により膜厚200nmのTiW層4を形成した
後、膜厚200nmの金層を形成するがこの工程までは
前記第1の実施形態で説明した図2の工程までと同様で
ある。
塗布しフォトリソグラフィにより金めっき工程における
マスクを構成するレジストパターンR3を形成する。
ミクロン程度となるように金めっき層5tを形成し、ボ
ンディングパッドとなる領域の金の膜厚を大きくする。
ターンR3を剥離する。この後図14に示すように、表
面の金層を軽くエッチングし、めっき層から露呈するス
パッタリングで形成した金層5を除去し、TiW層を露
呈せしめる。
tをマスクとして、TiW層4をエッチングする。
リイミド樹脂7を塗布する。
ライン(図示せず)形成と同時にボンディングパッドに
相当する領域のポリイミド樹脂7も除去するように形成
したパターンを用いて露光を行う。
0分の熱処理によりポリイミド樹脂をポストベークし、
膜質の向上をはかる。
に残存するポリマーやパーティクル(ごみ)Sを除去す
るために、O2プラズマ処理工程が実施される。
を有する半導体装置が形成される。
が厚く形成されているため、さらなるボンディング性の
向上を図ることが可能となる。このようにしてより長寿
命で信頼性の高いパッド構造を得ることが可能となる。
する。前記第1および第2の実施形態では、ワイヤボン
ディング法により実装される半導体装置について説明し
たが、図20に示すように、バンプ6を形成し、ダイレ
クトボンディング法による接続領域も混在するような構
造とすることも可能である。ここではバンプ6に半導体
チップ20がフェースダウンで直接接続されており、両
半導体チップ間領域はポリイミド樹脂21を充填せしめ
られている。
の方法が用いられるが、図12に示したように金層5t
をめっき形成した後、ワイヤボンディング領域はレジス
ト被覆し、バンプを形成すべき領域にのみ再度めっきを
施し厚い金めっき層からなるバンプ6を形成する。
する。ここで5はボンディングパッドであり、他端をリ
ードフレームなどの実装部材に接続されたボンディング
ワイヤWが接続されている。このようにして極めて容易
に信頼性の高い半導体装置を提供することが可能とな
る、
として、フィールド酸化膜およびこの上に形成されたア
ルミ配線とにより構成される下地配線層を例に説明した
が、下地層はこれに限定されるものではない。この発明
における下地層とは、凹凸状表面を有する層全般を意味
するものである。
ば、樹脂絶縁膜が、前記ボンディングパッドの周縁を覆
うように、形成されているため、下地の電極パッドや中
間層が露呈することなく、樹脂絶縁膜で被覆されてお
り、半導体装置の長寿命化および信頼性の向上を図るこ
とが可能となる。
形成しパターニングしたのち、ポリイミド樹脂膜を形成
しているため、パッド周縁を良好に覆うことが可能とな
り、半導体装置の長寿命化および信頼性の向上を図るこ
とが可能となる。
す図である。
造工程を示す図である。
造工程を示す図である。
造工程を示す図である。
造工程を示す図である。
造工程を示す図である。
造工程を示す図である。
造工程を示す図である。
造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
製造工程を示す図である。
示す図である。
る。
る。
る。
る。
る。
Claims (11)
- 【請求項1】 所望の素子領域の形成された半導体基板
と、 前記半導体基板表面、あるいは前記半導体基板表面に形
成された配線層にコンタクトするように形成された電極
パッドと、 前記電極パッド表面に中間層を介して形成されたボンデ
ィングパッドとを含み、 前記ボンディングパッドと前記中間層との界面が側壁に
露呈しないように、前記ボンディングパッドおよび前記
中間層の端縁の周縁を覆う樹脂絶縁膜とを含み、 前記ボンディングパッドと前記中間層の界面は前記基板
表面と垂直な方向で前記樹脂絶縁膜と接するように形成
されたことを特徴とする半導体装置。 - 【請求項2】 前記樹脂絶縁膜はポリイミド樹脂膜であ
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記中間層は腐食性材料で構成されるこ
とを特徴とする請求項1又は2に記載の半導体装置。 - 【請求項4】 前記中間層はチタンタングステン(Ti
W)層を含むことを特徴とする請求項1乃至3のいずれ
かに記載の半導体装置。 - 【請求項5】 前記ボンディングパッドは、金からなる
ことを特徴とする請求項1乃至4のいずれかに記載の半
導体装置。 - 【請求項6】 前記電極パッドは、アルミニウムを含む
金属膜からなることを特徴とする請求項1乃至5のいず
れかに記載の半導体装置。 - 【請求項7】 前記電極パッドは、銅薄膜であることを
特徴とする請求項1乃至5のいずれかに記載の半導体装
置。 - 【請求項8】 所望の素子領域の形成された半導体基板
表面、あるいは前記半導体基板表面に形成された配線層
にコンタクトするように電極パッドを形成する工程と、 前記電極パッド表面に中間層を形成する工程と、 前記中間層表面にボンディングパッドとなるパッド層を
形成し、これら中間層およびパッド層をパターニングす
る工程と、 前記ボンディングパッドと前記中間層のパターンの端縁
の周縁を覆うように、樹脂絶縁膜を形成する工程とを含
み、前記ボンディングパッドと前記中間層の界面は前記
基板表面と垂直な方向で前記樹脂絶縁膜と接するように
形成したことを特徴とする半導体装置の製造方法。 - 【請求項9】 前記樹脂絶縁膜を形成する工程は、ポリ
イミド樹脂膜を塗布する工程を含むことを特徴とする請
求項8に記載の半導体装置の製造方法。 - 【請求項10】 前記中間層の形成工程は、スパッタリ
ング法によりチタンタングステン(TiW)層を形成す
る工程を含むことを特徴とする請求項8または9に記載
の半導体装置の製造方法。 - 【請求項11】 前記パッド層を形成する工程は金層を
スパッタリングにより形成する工程を含むことを特徴と
する請求項10に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001224769A JP3514314B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置およびその製造方法 |
US10/205,867 US6794732B2 (en) | 2001-07-25 | 2002-07-24 | Semiconductor device and method of manufacturing the same |
US10/761,081 US7244635B2 (en) | 2001-07-25 | 2004-01-20 | Semiconductor device and method of manufacturing the same |
US11/811,981 US7759803B2 (en) | 2001-07-25 | 2007-06-13 | Semiconductor device and method of manufacturing the same |
US12/794,505 US8049343B2 (en) | 2001-07-25 | 2010-06-04 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001224769A JP3514314B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395150A Division JP4740536B2 (ja) | 2003-11-26 | 2003-11-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003037110A JP2003037110A (ja) | 2003-02-07 |
JP3514314B2 true JP3514314B2 (ja) | 2004-03-31 |
Family
ID=19057874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001224769A Expired - Lifetime JP3514314B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6794732B2 (ja) |
JP (1) | JP3514314B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128513A (ja) * | 2003-11-26 | 2004-04-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759803B2 (en) * | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP3514314B2 (ja) | 2001-07-25 | 2004-03-31 | ローム株式会社 | 半導体装置およびその製造方法 |
US7160479B2 (en) * | 2004-01-20 | 2007-01-09 | Ppg Industries Ohio, Inc. | Method and apparatus for evaluating panel drip tests |
JP2006086378A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 半導体装置及びその製造方法 |
DE102005043914B4 (de) * | 2005-09-14 | 2009-08-13 | Infineon Technologies Ag | Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung |
US8089156B2 (en) * | 2007-10-24 | 2012-01-03 | Panasonic Corporation | Electrode structure for semiconductor chip with crack suppressing dummy metal patterns |
US8346326B2 (en) | 2008-01-17 | 2013-01-01 | General Electric Company | Superconductive wire, processes of manufacture and uses thereof |
CN102282659B (zh) | 2009-02-04 | 2013-11-20 | 松下电器产业株式会社 | 半导体基板结构及半导体装置 |
WO2012070168A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 半導体チップ及び半導体装置 |
JP5664392B2 (ja) * | 2011-03-23 | 2015-02-04 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 |
US10367089B2 (en) * | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
DE102012213566A1 (de) * | 2012-08-01 | 2014-02-06 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad |
US8916463B2 (en) | 2012-09-06 | 2014-12-23 | International Business Machines Corporation | Wire bond splash containment |
US9576923B2 (en) | 2014-04-01 | 2017-02-21 | Ati Technologies Ulc | Semiconductor chip with patterned underbump metallization and polymer film |
WO2016024387A1 (ja) * | 2014-08-11 | 2016-02-18 | パナソニックIpマネジメント株式会社 | 半導体装置 |
WO2020174670A1 (ja) * | 2019-02-28 | 2020-09-03 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106140A (en) | 1980-12-24 | 1982-07-01 | Hitachi Ltd | Semiconductor device and manufacture thereof |
FR2618254B1 (fr) * | 1987-07-16 | 1990-01-05 | Thomson Semiconducteurs | Procede et structure de prise de contact sur des plots de circuit integre. |
JPH0316145A (ja) | 1989-03-14 | 1991-01-24 | Toshiba Corp | 半導体装置の製造方法 |
JPH06196526A (ja) | 1992-12-25 | 1994-07-15 | Toyota Motor Corp | 半導体装置の製造方法 |
US5567981A (en) * | 1993-03-31 | 1996-10-22 | Intel Corporation | Bonding pad structure having an interposed rigid layer |
JP3555062B2 (ja) | 1997-07-22 | 2004-08-18 | ローム株式会社 | 半導体装置の構造 |
JP2000040773A (ja) | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
KR100298828B1 (ko) * | 1999-07-12 | 2001-11-01 | 윤종용 | 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
US6667230B2 (en) * | 2001-07-12 | 2003-12-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivation and planarization process for flip chip packages |
JP3514314B2 (ja) * | 2001-07-25 | 2004-03-31 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-07-25 JP JP2001224769A patent/JP3514314B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-24 US US10/205,867 patent/US6794732B2/en not_active Expired - Lifetime
-
2004
- 2004-01-20 US US10/761,081 patent/US7244635B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128513A (ja) * | 2003-11-26 | 2004-04-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040145032A1 (en) | 2004-07-29 |
JP2003037110A (ja) | 2003-02-07 |
US6794732B2 (en) | 2004-09-21 |
US20030034550A1 (en) | 2003-02-20 |
US7244635B2 (en) | 2007-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7151312B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3514314B2 (ja) | 半導体装置およびその製造方法 | |
US8049343B2 (en) | Semiconductor device and method of manufacturing the same | |
US5707894A (en) | Bonding pad structure and method thereof | |
US7521812B2 (en) | Method of wire bonding over active area of a semiconductor circuit | |
US20080050905A1 (en) | Method of manufacturing semiconductor device | |
CN1957455A (zh) | 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法 | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
JP4702827B2 (ja) | 半導体装置およびその製造方法 | |
JP2001176966A (ja) | 半導体装置 | |
JPH08255810A (ja) | 半導体装置及びその製造方法 | |
JPS6322464B2 (ja) | ||
JP3526420B2 (ja) | 半導体装置およびその製造方法 | |
JPH08203952A (ja) | 半導体装置 | |
JP2003318211A (ja) | 半導体装置 | |
WO2005062367A1 (en) | I/o sites for probe test and wire bond | |
JP3785290B2 (ja) | 半導体装置およびその製造方法 | |
JP2004179635A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
JP2987905B2 (ja) | 半導体装置 | |
JP3514149B2 (ja) | 突起電極形成方法 | |
JP2000228486A (ja) | 半導体チップおよびチップ・オン・チップ構造の半導体装置 | |
JPH01233739A (ja) | 半導体装置の製造方法 | |
KR20070022032A (ko) | 구리-금속화 집적 회로 위에 오버코트-보호된 본딩 가능한금속 플러그를 갖는 콘택트 패드를 위한 구조 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3514314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |