JPS60116157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60116157A JPS60116157A JP22474483A JP22474483A JPS60116157A JP S60116157 A JPS60116157 A JP S60116157A JP 22474483 A JP22474483 A JP 22474483A JP 22474483 A JP22474483 A JP 22474483A JP S60116157 A JPS60116157 A JP S60116157A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- electrode
- powder
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子チップの電極パッド部の措造に係り
、回路基板」ニへ容易に、信頼性良く最少面積で実装で
きる半導体装置を提供するものである。
、回路基板」ニへ容易に、信頼性良く最少面積で実装で
きる半導体装置を提供するものである。
従来例の構成とその問題点
近年、電子機器の小形、軽緻、薄形など、いわゆる軽薄
短小の動さが益々活発となってきた。半導体装置として
もこれらニーズに合せ高機能化、小形化への対応をはか
っている。半導体装置としては従来、デュアルインライ
ンパッケージ（ＤＩＬ）やフラットパッケージ（ＦＰ）
で代表されるように樹脂モールドを施したものがほとん
どである。
短小の動さが益々活発となってきた。半導体装置として
もこれらニーズに合せ高機能化、小形化への対応をはか
っている。半導体装置としては従来、デュアルインライ
ンパッケージ（ＤＩＬ）やフラットパッケージ（ＦＰ）
で代表されるように樹脂モールドを施したものがほとん
どである。
したがって電子機器の軽薄短小化への対応がこれら半導
体装置の形状では困難となっている。
体装置の形状では困難となっている。
半導体装置を最も小さく回路基板に実装する手段として
コ１′−導体素子をチップ状で取扱う方法が各種考案さ
れている。代表的な方法の一つとして、フリップチップ
がある。これは半導体素子チップの電極部、すなわちア
ルミパッド上に金属薄膜とノ・ンダメッキにより突起電
極を）投け、この半導体素子チップを回路基板上へフェ
イスダウンで実装するものである。この突起電極はバン
プと呼ばれ、半導体素子チップのアルミパッドを含む素
子全面にチタンやクロムのようなアルミと密着性の良好
な金属をエレクトロンビーム蒸着または抵抗加熱蒸着法
によって第一の薄膜を形成、さらに第二の薄膜として銅
、バラジューム、白金、金などの金属を先と同じ蒸着に
よって形成する。次にアルミパッド部以外をレジストコ
ートし、先の金属膜を電極としてスズと鉛の電気メッキ
を適当な高さく厚み）にメッキした後、レジストを剥９
１１する。次にスズと鉛の部分にレジストをかけて、第
一および第二の金属膜をエツチングで除去し、レジスト
を剥離した後、還元雰囲気中または空気中でスズと鉛の
メッキ層を溶融させハンダとする。このときハンダの表
面張力により半球状のいわゆるハンダバンプか形成され
る。このようにして作られた半導体装置は回路基板にフ
ェイスダウンによって載置、加熱することによって回路
基板上の電極へハンダ（＝Ｊけされ、電気的接続か成さ
れる。この方法によれば蒸着法による薄膜形成、電気メ
ッキによるハンダ形成、フォトリソによるエツチング等
の複雑な工程を必要とすることと、回路基板」二の電極
を十分なハンダ（＝Ｊけ強度を得るためハンダ里を多く
必要とし、パッド間隔も２００〜３００ミクロンが必要
となる。以上のような半導体装置の製造が複雑であるこ
とによるコストアップとパッド間隔か規制されることに
よる半導体素子チップ上のパッド数の限定など多くの問
題を有する。また、クリップチップは回路基板上へハン
ダ付けによって実装するもので回路基板、例えば液晶パ
ネルの如き金属酸化物透明電極（ＩＴＯ）上へ直接実装
する場合などは先にＩＴＯをハンダ付けできるようにメ
タライズしておかなければならず液晶パネルの製造にお
いても複雑となり、パネルコストのアンプとなる。
コ１′−導体素子をチップ状で取扱う方法が各種考案さ
れている。代表的な方法の一つとして、フリップチップ
がある。これは半導体素子チップの電極部、すなわちア
ルミパッド上に金属薄膜とノ・ンダメッキにより突起電
極を）投け、この半導体素子チップを回路基板上へフェ
イスダウンで実装するものである。この突起電極はバン
プと呼ばれ、半導体素子チップのアルミパッドを含む素
子全面にチタンやクロムのようなアルミと密着性の良好
な金属をエレクトロンビーム蒸着または抵抗加熱蒸着法
によって第一の薄膜を形成、さらに第二の薄膜として銅
、バラジューム、白金、金などの金属を先と同じ蒸着に
よって形成する。次にアルミパッド部以外をレジストコ
ートし、先の金属膜を電極としてスズと鉛の電気メッキ
を適当な高さく厚み）にメッキした後、レジストを剥９
１１する。次にスズと鉛の部分にレジストをかけて、第
一および第二の金属膜をエツチングで除去し、レジスト
を剥離した後、還元雰囲気中または空気中でスズと鉛の
メッキ層を溶融させハンダとする。このときハンダの表
面張力により半球状のいわゆるハンダバンプか形成され
る。このようにして作られた半導体装置は回路基板にフ
ェイスダウンによって載置、加熱することによって回路
基板上の電極へハンダ（＝Ｊけされ、電気的接続か成さ
れる。この方法によれば蒸着法による薄膜形成、電気メ
ッキによるハンダ形成、フォトリソによるエツチング等
の複雑な工程を必要とすることと、回路基板」二の電極
を十分なハンダ（＝Ｊけ強度を得るためハンダ里を多く
必要とし、パッド間隔も２００〜３００ミクロンが必要
となる。以上のような半導体装置の製造が複雑であるこ
とによるコストアップとパッド間隔か規制されることに
よる半導体素子チップ上のパッド数の限定など多くの問
題を有する。また、クリップチップは回路基板上へハン
ダ付けによって実装するもので回路基板、例えば液晶パ
ネルの如き金属酸化物透明電極（ＩＴＯ）上へ直接実装
する場合などは先にＩＴＯをハンダ付けできるようにメ
タライズしておかなければならず液晶パネルの製造にお
いても複雑となり、パネルコストのアンプとなる。
発り−（の ［」自（Ｊ
本発明はチップ状で回路基板に最少面積で実装すること
、およびコストの低減を目的とする半導体装置に関する
ものである。
、およびコストの低減を目的とする半導体装置に関する
ものである。
発明の構成
」二記目的を達成するために本発明の半導体装置はアル
ミ電極パッド部に光硬化性樹脂と導電粉からなる第一の
等方導電層と、この第一の等方導電層」二もしくは半導
体素子チップの一生面に熱可塑性樹脂と導電粉からなる
第二の異方性導電層を形成したことを特徴とするもので
ある。
ミ電極パッド部に光硬化性樹脂と導電粉からなる第一の
等方導電層と、この第一の等方導電層」二もしくは半導
体素子チップの一生面に熱可塑性樹脂と導電粉からなる
第二の異方性導電層を形成したことを特徴とするもので
ある。
実施例の説９ｊ
以下、本発明の半導体装置の実施例について説明する。
本発明は半導体素子チップのアルミ電極パッド部のバン
プの構造に係り、二層のそれぞれ異なる特性を持つ合成
樹脂系の導電４′Ａをバンプとするもので、第一の等方
専電層は感光性を有する樹脂、例えばエポキシアクリレ
ートオリゴマー、アクリレートモノマーやアクリレート
化されたポリイミド樹脂等が使用できる。この樹脂に導
電粉として透光性を有するイ広属酸化物粉、例えは酸化
スズ。
プの構造に係り、二層のそれぞれ異なる特性を持つ合成
樹脂系の導電４′Ａをバンプとするもので、第一の等方
専電層は感光性を有する樹脂、例えばエポキシアクリレ
ートオリゴマー、アクリレートモノマーやアクリレート
化されたポリイミド樹脂等が使用できる。この樹脂に導
電粉として透光性を有するイ広属酸化物粉、例えは酸化
スズ。
酸化インジーラム等の微粉末を前記樹脂１００屯量部に
３０−７０屯量部加え均質に分散させた塗料・とする。
３０−７０屯量部加え均質に分散させた塗料・とする。
この検相・を半導体素子チップの全曲にコーティングし
、ｆ（Ｊｉｉｉ乾燥した後、マスクを介しアルミパッド
部をｊ落光する。未露光部は現像して除去し、アルミパ
ッド−ＬＫ影形成れた第一の導電層はポストギュアし１
分硬化させる。この第一の等方導電層は半堺体素ｒテッ
プの電極と回路基板の電極との雷値α１結合ΔせＡ目的
のイ、のτす祖−誼は低くする必要がある。またこの第
一の等方導電層は通常のバンプと同様に半導体素子チッ
プ表面から必要な高さく５〜５０ミクロン）に形成し、
半導体素子チップをフェイスダウンで実装したとき半導
体素子にチップ表面が回路基板に当たらないようにする
目的もある。第二の異方性導電層は半導体素子チップの
能動素子面全面に形成し、回路基板上の電極との接着固
定と垂直方向の導電性を得る目的で使用される。この第
二の異方性導電層は熱用塑性樹脂、熱硬化性樹脂または
その併用でも本発明の目的は達成されるが、信頼性、半
導体素子チップ上に形成した二層のポットライフなとか
ら熱’＝ｆ塑性樹脂か有効である。導電粉は第一の層と
異なり光を透過させる必要がなく粒子径は大きくても良
い。この第二の異方性導電層の最も大きな４．Ｊ′徴は
異方性の導電性を付与することにある。垂直方向にノ９
電性を有し、水平方向、すなわち、半３Ｑ体素子チップ
の面方向は絶縁となるものである。第１図で本発明の作
用について説明する。
、ｆ（Ｊｉｉｉ乾燥した後、マスクを介しアルミパッド
部をｊ落光する。未露光部は現像して除去し、アルミパ
ッド−ＬＫ影形成れた第一の導電層はポストギュアし１
分硬化させる。この第一の等方導電層は半堺体素ｒテッ
プの電極と回路基板の電極との雷値α１結合ΔせＡ目的
のイ、のτす祖−誼は低くする必要がある。またこの第
一の等方導電層は通常のバンプと同様に半導体素子チッ
プ表面から必要な高さく５〜５０ミクロン）に形成し、
半導体素子チップをフェイスダウンで実装したとき半導
体素子にチップ表面が回路基板に当たらないようにする
目的もある。第二の異方性導電層は半導体素子チップの
能動素子面全面に形成し、回路基板上の電極との接着固
定と垂直方向の導電性を得る目的で使用される。この第
二の異方性導電層は熱用塑性樹脂、熱硬化性樹脂または
その併用でも本発明の目的は達成されるが、信頼性、半
導体素子チップ上に形成した二層のポットライフなとか
ら熱’＝ｆ塑性樹脂か有効である。導電粉は第一の層と
異なり光を透過させる必要がなく粒子径は大きくても良
い。この第二の異方性導電層の最も大きな４．Ｊ′徴は
異方性の導電性を付与することにある。垂直方向にノ９
電性を有し、水平方向、すなわち、半３Ｑ体素子チップ
の面方向は絶縁となるものである。第１図で本発明の作
用について説明する。
第１図は半導体素子チップのアルミパッド部分の断面を
示し、シリコン基板からなる半導［本素子チップ１の上
面に形成したアルミパッド部３はパッシベーション膜２
で一部覆われていてアルミパッド部で形成され、さらに
全面に第二の異方性導電層５が形成される。この第二の
異方性導電層６の中に導電粉６か点在している。以」二
の構成において、この半導体素子チップ１を回路基板へ
実装したときの状態を第２図に示す。・回路基板７」二
に形成された電極８に゛）′−導体素子チツブ１を載置
し加圧加熱することによって第二の異方性導電層５の樹
脂かメルトし回路基板７の電極８に接着すると同時に第
二の異方性導電層５の中に点在する導電粉６が半導体素
子テップ１の第一の等方性専電層４と電極８の間に挟み
込まれ半導体素子チップ１と回路基板７０電極８とか電
気的１機械的に結合する。しかも加圧されない部分の導
電粉６は粒子間に樹脂が介在しており完全な絶縁膜とな
る。
示し、シリコン基板からなる半導［本素子チップ１の上
面に形成したアルミパッド部３はパッシベーション膜２
で一部覆われていてアルミパッド部で形成され、さらに
全面に第二の異方性導電層５が形成される。この第二の
異方性導電層６の中に導電粉６か点在している。以」二
の構成において、この半導体素子チップ１を回路基板へ
実装したときの状態を第２図に示す。・回路基板７」二
に形成された電極８に゛）′−導体素子チツブ１を載置
し加圧加熱することによって第二の異方性導電層５の樹
脂かメルトし回路基板７の電極８に接着すると同時に第
二の異方性導電層５の中に点在する導電粉６が半導体素
子テップ１の第一の等方性専電層４と電極８の間に挟み
込まれ半導体素子チップ１と回路基板７０電極８とか電
気的１機械的に結合する。しかも加圧されない部分の導
電粉６は粒子間に樹脂が介在しており完全な絶縁膜とな
る。
次に不発り」の具体的な実施例について説明する。
第一の等方導電層４の伺料として以下の配合で塗料化し
た。
た。
感光性樹脂〔東しく株）の商品名：フォトニース〕・・
・・・・・・・・・・・・１００重量部導電粉〔三菱金
属（株）酸化スズ粉〕 ・・・・・・・・・・・・・ ３ｏ重量部溶剤〔Ｎ−メ
チル−２−ピロリドン関東化学〕・・・・・・・・・・
・・・・・ ５重量部第二の異方性導電層５の桐料とし
て以下の配合で塗料化した。
・・・・・・・・・・・・１００重量部導電粉〔三菱金
属（株）酸化スズ粉〕 ・・・・・・・・・・・・・ ３ｏ重量部溶剤〔Ｎ−メ
チル−２−ピロリドン関東化学〕・・・・・・・・・・
・・・・・ ５重量部第二の異方性導電層５の桐料とし
て以下の配合で塗料化した。
ポリエステル樹脂〔東洋紡（株）の商品名：バイロン〕
・・・・・・・・・・・・・・・１００重量部導電粉〔
三菱金属（株）酸化スズ粉〕 ′・・・・・・・・・・・・・・・ ３重量部溶剤［Ｍ
ＥＫ 関東化学製〕 ・・・・・・・・・・・・ ５０重量部それぞれの塗料
を０ＭＯ８が形成された４インチウェハー上にスピナー
でコーティングし、第一の等方導電層４は厚みが１０ミ
クロンになるよう形成し、８０℃６０分のポストキュア
後アルミパッド部のみ紫外線（１２ｏ’ｗ ／ ｃｍ
）で３０秒露光して、現像液にて未露光部を除去した。
・・・・・・・・・・・・・・・１００重量部導電粉〔
三菱金属（株）酸化スズ粉〕 ′・・・・・・・・・・・・・・・ ３重量部溶剤［Ｍ
ＥＫ 関東化学製〕 ・・・・・・・・・・・・ ５０重量部それぞれの塗料
を０ＭＯ８が形成された４インチウェハー上にスピナー
でコーティングし、第一の等方導電層４は厚みが１０ミ
クロンになるよう形成し、８０℃６０分のポストキュア
後アルミパッド部のみ紫外線（１２ｏ’ｗ ／ ｃｍ
）で３０秒露光して、現像液にて未露光部を除去した。
さらにポストキュアとして２００℃３０分、３００℃３
０分、４００℃３０分のステップでキー７し第一の持方
導電層４とした。さらに第二の異方性導電層５として同
様にスピナーで厚みが１０ミクロンになるよう全面に塗
布し、１１０℃６０分で乾燥させた。このウェハーを所
定のチップ寸法にダイシングし完成品を得た。この半導
体素子チップ１を回路基板（ガラス上に形成されたＩＴ
○回路基板）７に載置し半導体素子チップ１の裏面から
１５０℃加熱ツールと３０匁の圧力で押え接続させた。
０分、４００℃３０分のステップでキー７し第一の持方
導電層４とした。さらに第二の異方性導電層５として同
様にスピナーで厚みが１０ミクロンになるよう全面に塗
布し、１１０℃６０分で乾燥させた。このウェハーを所
定のチップ寸法にダイシングし完成品を得た。この半導
体素子チップ１を回路基板（ガラス上に形成されたＩＴ
○回路基板）７に載置し半導体素子チップ１の裏面から
１５０℃加熱ツールと３０匁の圧力で押え接続させた。
その後、回路基板７の電気的特性をチェックしたところ
完全に所定の動作が得られることをｌｌ６ｉ認した。
完全に所定の動作が得られることをｌｌ６ｉ認した。
発明の効果
本発明はそれぞれ異なった二種類の導電層をバンプとし
て半導体素子に形成することによって従来の７リノプチ
ソプのような複雑な工程を必要とせず、しかもｆｉｌ単
な設備で製造がｒｉｆ能となった。
て半導体素子に形成することによって従来の７リノプチ
ソプのような複雑な工程を必要とせず、しかもｆｉｌ単
な設備で製造がｒｉｆ能となった。
これはチップコストの大巾な低減と従来半導体メーカー
しかできなかったバンプ技術を半導体ユーザー側でも作
成できるようになることなど大きな特徴を有するもので
ある。また、本発明の二種類の導電層はそれぞれの機能
を有し、特に第二の異方性導電層は、半導体素子チップ
全面に塗布されており、接着と半部方向の導通を得るは
かりでなく、従来この種半導体素子チップで回路基板に
実装した場合は十分な保護か必要で特に湿度に対する保
護は非常に困難とされていたが、この第二の異方性導電
層によってかなりの保護効果が達成される。以」二のよ
うに本発明はチップコストの犬「１」な低減と、軽薄短
小の市場ニーズにマツチングする最少の実装を可能とす
るものである。またユーザー…りで製造することもｉノ
能となり今後の半導体産業に寄与するものである。
しかできなかったバンプ技術を半導体ユーザー側でも作
成できるようになることなど大きな特徴を有するもので
ある。また、本発明の二種類の導電層はそれぞれの機能
を有し、特に第二の異方性導電層は、半導体素子チップ
全面に塗布されており、接着と半部方向の導通を得るは
かりでなく、従来この種半導体素子チップで回路基板に
実装した場合は十分な保護か必要で特に湿度に対する保
護は非常に困難とされていたが、この第二の異方性導電
層によってかなりの保護効果が達成される。以」二のよ
うに本発明はチップコストの犬「１」な低減と、軽薄短
小の市場ニーズにマツチングする最少の実装を可能とす
るものである。またユーザー…りで製造することもｉノ
能となり今後の半導体産業に寄与するものである。
第１図は不発り−１の半導体装置の一実施例を示す断面
図、第２図は同半導体装置を実装した状態の断面図であ
る。 １・・・・・・半導体素子チップ、２・・・・・・パッ
シベーション膜、３・・・・・・アルミバッド、４・・
・・・・第一の等方性導電層、６・・・・・・第二の異
方性導電層、６・・・・・・導電粉、７・・・・・・回
路基板、８・・・・・・電極。
図、第２図は同半導体装置を実装した状態の断面図であ
る。 １・・・・・・半導体素子チップ、２・・・・・・パッ
シベーション膜、３・・・・・・アルミバッド、４・・
・・・・第一の等方性導電層、６・・・・・・第二の異
方性導電層、６・・・・・・導電粉、７・・・・・・回
路基板、８・・・・・・電極。
Claims (2)
- （１）半導体素早チップの電極パッド部に、光硬化性樹
脂と導電粉からなる第一の等方導電層と、該第−の導電
層上、もしくは半導体素子チップの一主面に熱可塑性樹
脂と導電粉からなる第二の異方性導電層を形成したこと
を特徴とする半導体装置。 - （２）導電粉が金属酸化物であることを特徴とする特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22474483A JPS60116157A (ja) | 1983-11-29 | 1983-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22474483A JPS60116157A (ja) | 1983-11-29 | 1983-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60116157A true JPS60116157A (ja) | 1985-06-22 |
| JPH031828B2 JPH031828B2 (ja) | 1991-01-11 |
Family
ID=16818554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22474483A Granted JPS60116157A (ja) | 1983-11-29 | 1983-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116157A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243138A (ja) * | 1985-08-21 | 1987-02-25 | Seiko Instr & Electronics Ltd | 液晶表示装置のｉｃ実装構造 |
| JPS6347942A (ja) * | 1986-08-18 | 1988-02-29 | Fuji Xerox Co Ltd | 半導体装置 |
| EP0265077A2 (en) * | 1986-09-25 | 1988-04-27 | Sheldahl, Inc. | An anisotropic adhesive for bonding electrical components |
| FR2618254A1 (fr) * | 1987-07-16 | 1989-01-20 | Thomson Semiconducteurs | Procede et structure de prise de contact sur des plots de circuit integre. |
| JPH0195553A (ja) * | 1987-10-08 | 1989-04-13 | Sony Corp | 固体撮像装置 |
| JPH01132138A (ja) * | 1987-08-13 | 1989-05-24 | Shin Etsu Polymer Co Ltd | Ｉｃチップの電気的接続方法、樹脂バンプ形成材料および液晶表示器 |
| JPH0234951A (ja) * | 1988-04-20 | 1990-02-05 | Seiko Epson Corp | 半導体装置の実装構造 |
| JPH02199847A (ja) * | 1989-01-27 | 1990-08-08 | Shin Etsu Polymer Co Ltd | Ｉｃチップの実装方法 |
| JPH04262890A (ja) * | 1990-09-27 | 1992-09-18 | Motorola Inc | フラックス剤および金属粒子を有する接着剤 |
| EP0734065A2 (en) * | 1995-03-24 | 1996-09-25 | Shinko Electric Industries Co. Ltd. | Chip sized semiconductor device |
| WO1997018584A1 (fr) * | 1995-11-15 | 1997-05-22 | Citizen Watch Co., Ltd. | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs |
| US6204164B1 (en) * | 1995-08-21 | 2001-03-20 | Mitel Corporation | Method of making electrical connections to integrated circuit |
| US6396712B1 (en) * | 1998-02-12 | 2002-05-28 | Rose Research, L.L.C. | Method and apparatus for coupling circuit components |
| JP2007294916A (ja) * | 2006-03-31 | 2007-11-08 | Brother Ind Ltd | 接続構造、およびバンプの形成方法等 |
-
1983
- 1983-11-29 JP JP22474483A patent/JPS60116157A/ja active Granted
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243138A (ja) * | 1985-08-21 | 1987-02-25 | Seiko Instr & Electronics Ltd | 液晶表示装置のｉｃ実装構造 |
| JPS6347942A (ja) * | 1986-08-18 | 1988-02-29 | Fuji Xerox Co Ltd | 半導体装置 |
| EP0265077A2 (en) * | 1986-09-25 | 1988-04-27 | Sheldahl, Inc. | An anisotropic adhesive for bonding electrical components |
| EP0265077A3 (en) * | 1986-09-25 | 1989-03-08 | Sheldahl, Inc. | An anisotropic adhesive for bonding electrical components |
| FR2618254A1 (fr) * | 1987-07-16 | 1989-01-20 | Thomson Semiconducteurs | Procede et structure de prise de contact sur des plots de circuit integre. |
| JPH01132138A (ja) * | 1987-08-13 | 1989-05-24 | Shin Etsu Polymer Co Ltd | Ｉｃチップの電気的接続方法、樹脂バンプ形成材料および液晶表示器 |
| JPH0195553A (ja) * | 1987-10-08 | 1989-04-13 | Sony Corp | 固体撮像装置 |
| JPH0234951A (ja) * | 1988-04-20 | 1990-02-05 | Seiko Epson Corp | 半導体装置の実装構造 |
| JPH02199847A (ja) * | 1989-01-27 | 1990-08-08 | Shin Etsu Polymer Co Ltd | Ｉｃチップの実装方法 |
| JPH04262890A (ja) * | 1990-09-27 | 1992-09-18 | Motorola Inc | フラックス剤および金属粒子を有する接着剤 |
| EP0734065A2 (en) * | 1995-03-24 | 1996-09-25 | Shinko Electric Industries Co. Ltd. | Chip sized semiconductor device |
| EP0734065A3 (en) * | 1995-03-24 | 1997-03-05 | Shinko Electric Ind Co | Semiconductor device having a chip size |
| US6204164B1 (en) * | 1995-08-21 | 2001-03-20 | Mitel Corporation | Method of making electrical connections to integrated circuit |
| WO1997018584A1 (fr) * | 1995-11-15 | 1997-05-22 | Citizen Watch Co., Ltd. | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs |
| US6066551A (en) * | 1995-11-15 | 2000-05-23 | Citizen Watch Co., Ltd. | Method for forming bump of semiconductor device |
| US6396712B1 (en) * | 1998-02-12 | 2002-05-28 | Rose Research, L.L.C. | Method and apparatus for coupling circuit components |
| JP2007294916A (ja) * | 2006-03-31 | 2007-11-08 | Brother Ind Ltd | 接続構造、およびバンプの形成方法等 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031828B2 (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
| US5783465A (en) | Compliant bump technology | |
| US5136365A (en) | Anisotropic conductive adhesive and encapsulant material | |
| US6413862B1 (en) | Use of palladium in IC manufacturing | |
| US5435732A (en) | Flexible circuit member | |
| US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
| US4857482A (en) | Method of forming bump electrode and electronic circuit device | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| JPS60116157A (ja) | 半導体装置 | |
| KR19990022881A (ko) | 반도체 장치, 반도체 탑재용 배선 기판 및반도체 장치의 제조 방법 | |
| KR20050018623A (ko) | 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들 | |
| JPH03131089A (ja) | 回路基板の接続方法 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP2932840B2 (ja) | 半導体素子のボンディング方法 | |
| JPH02280334A (ja) | 半導体装置及びその製造方法 | |
| JP2538605B2 (ja) | 電子部品の製造方法 | |
| JPH033384B2 (ja) | ||
| JP2661382B2 (ja) | Ｌｓｉチップの接続方法 | |
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60118765A (ja) | 半導体素子等の接続用感光導電性塗料 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 | |
| JPH0334651B2 (ja) | ||
| JPS6255883A (ja) | 電気的接続方法 |