JPH03186777A - Ｌｓｉ試験装置 - Google Patents
Ｌｓｉ試験装置Info
- Publication number
- JPH03186777A JPH03186777A JP1326663A JP32666389A JPH03186777A JP H03186777 A JPH03186777 A JP H03186777A JP 1326663 A JP1326663 A JP 1326663A JP 32666389 A JP32666389 A JP 32666389A JP H03186777 A JPH03186777 A JP H03186777A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- test pattern
- pattern
- sources
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 59
- 230000015654 memory Effects 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩ試験装置に関し、特にテストパターン
のコンパイル・システムに関するものである。
のコンパイル・システムに関するものである。
第２図は、従来のＬＳＩ試験装置のテストパターン・コ
ンパイル・システムを示す構成国である。
ンパイル・システムを示す構成国である。
同図において、１は全チャネルのテストパターンソース
の記憶されているテストパターンソースファイル、２は
データ転送をコントロールし、かつ全チャネルのテスト
パターンソースを全チャネルのオブジェクトコードに変
換するためコンパイルするメインプロセッサ、３は全チ
ャネルのオブジェクトコードを記憶するテストパターン
オブジェクトファイル、４はｒＨＪレベルかｒＬＪレベ
ルかという全チャネルのパターンデータを記憶するパタ
ーンメモリ、５はテスタ出力か判定かという全チャネル
のコントロールデータを記憶するコントロールメモリで
ある。
の記憶されているテストパターンソースファイル、２は
データ転送をコントロールし、かつ全チャネルのテスト
パターンソースを全チャネルのオブジェクトコードに変
換するためコンパイルするメインプロセッサ、３は全チ
ャネルのオブジェクトコードを記憶するテストパターン
オブジェクトファイル、４はｒＨＪレベルかｒＬＪレベ
ルかという全チャネルのパターンデータを記憶するパタ
ーンメモリ、５はテスタ出力か判定かという全チャネル
のコントロールデータを記憶するコントロールメモリで
ある。
次に、第２図に示すテストパターン・コンパイル・シス
テムの動作について説明する。テストパターンソースフ
ァイル１に記憶されている全チャネルのテストパターン
ソースはメインプロセッサ２によりコントロールされ、
メインプロセッサ２に転送される。このメインプロセッ
サ２において、全チャネルのテストパターンソースは、
全チャオルのオブジェクトコードヘコンパイルすること
により変換される。全チャネルのオブジェクトコードは
、メインプロセッサ２によりコントロールされ、テスト
パターンオブジェクトファイル３に転送され、記憶され
る。
テムの動作について説明する。テストパターンソースフ
ァイル１に記憶されている全チャネルのテストパターン
ソースはメインプロセッサ２によりコントロールされ、
メインプロセッサ２に転送される。このメインプロセッ
サ２において、全チャネルのテストパターンソースは、
全チャオルのオブジェクトコードヘコンパイルすること
により変換される。全チャネルのオブジェクトコードは
、メインプロセッサ２によりコントロールされ、テスト
パターンオブジェクトファイル３に転送され、記憶され
る。
テスト実行時は、テストパターンオブジェクトファイル
３に記憶されている全チャネルのオブジェクトコードは
メインプロセッサ２にコントロールされ、全チャネルの
パターンデータと全チャネルのコントロールデータとに
分割され、それぞれパターンメモリ４とコントロールメ
モリ５に転送され、テストを行なう。
３に記憶されている全チャネルのオブジェクトコードは
メインプロセッサ２にコントロールされ、全チャネルの
パターンデータと全チャネルのコントロールデータとに
分割され、それぞれパターンメモリ４とコントロールメ
モリ５に転送され、テストを行なう。
従来のＬＳＩ試験装置は以上のように構成されているの
で、全チャネルのテストパターンソースを１つのメイン
プロセッサでコンパイルし、全チャネルのオブジェクト
コードに変換していたのでコンパイル作業が長時間かか
っていた。また、全チャネルのオブジェクトコードを一
時的に記憶させなければならないため、高コストで大容
量のメモリから成るテストパターンオブジェクトファイ
ルが必要であるなどの問題があった。
で、全チャネルのテストパターンソースを１つのメイン
プロセッサでコンパイルし、全チャネルのオブジェクト
コードに変換していたのでコンパイル作業が長時間かか
っていた。また、全チャネルのオブジェクトコードを一
時的に記憶させなければならないため、高コストで大容
量のメモリから成るテストパターンオブジェクトファイ
ルが必要であるなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、コンパイル作業が短時間ででき
、−時的にオブジェクトコードを記憶させる高コストで
大容量のメモリから成るテストパターンオブジェクトフ
ァイルを必要としないＬＳＩ試験装置を得ることにある
。
の目的とするところは、コンパイル作業が短時間ででき
、−時的にオブジェクトコードを記憶させる高コストで
大容量のメモリから成るテストパターンオブジェクトフ
ァイルを必要としないＬＳＩ試験装置を得ることにある
。
このような目的を達成するために本発明は、各チャネル
のパターンメモリおよびコントロールメモリをアクセス
でき且つ各チャネルのテストパターンソースをテストパ
ターンオブジェクトにコンパイルする各チャネル毎に設
けられたプロセッサと、全チャネルのテストパターンソ
ースを各チャネル毎に設けられたプロセッサへ分配する
データ分配器と、テストパターンソースファイルからデ
ータ分配器へのテストパターンソースの転送をコントロ
ールするメインプロセッサとを設けるようにしたもので
ある。
のパターンメモリおよびコントロールメモリをアクセス
でき且つ各チャネルのテストパターンソースをテストパ
ターンオブジェクトにコンパイルする各チャネル毎に設
けられたプロセッサと、全チャネルのテストパターンソ
ースを各チャネル毎に設けられたプロセッサへ分配する
データ分配器と、テストパターンソースファイルからデ
ータ分配器へのテストパターンソースの転送をコントロ
ールするメインプロセッサとを設けるようにしたもので
ある。
本発明によるＬＳＩ試験装置は、コンパイル作業が短時
間ででき、−時的にオブジェクトコードを記憶させる高
コストで大容量のメモリから成るテストパターンオブジ
ェクトファイルを必要としない。
間ででき、−時的にオブジェクトコードを記憶させる高
コストで大容量のメモリから成るテストパターンオブジ
ェクトファイルを必要としない。
以下、本発明の実施例を図について説明する。
第１図は、本発明によるＬＳＩ試験装置の一実施例を示
す構成図であり、テストパターン・コンパイル・システ
ムを示す。同図において、■は全チャネルのテストパタ
ーンソースの記憶されているテストパターンソースファ
イル、２は全チャネルのテストパターンソース転送のコ
ントロールを行なうメインプロセッサ、６は全チャネル
のテストパターンソースをチャネル毎に分割することに
より各チャネルのチャネルパターンソースを生威し、各
チャネルプロセッサ７に転送するデータ分配器であり、
チャネルプロセッサ７は、チャネルパターンソースをチ
ャネルパターンオブジェクトコードに変換するためコン
パイルし、チャネルパターンオブジェクトの転送をコン
トロールする。
す構成図であり、テストパターン・コンパイル・システ
ムを示す。同図において、■は全チャネルのテストパタ
ーンソースの記憶されているテストパターンソースファ
イル、２は全チャネルのテストパターンソース転送のコ
ントロールを行なうメインプロセッサ、６は全チャネル
のテストパターンソースをチャネル毎に分割することに
より各チャネルのチャネルパターンソースを生威し、各
チャネルプロセッサ７に転送するデータ分配器であり、
チャネルプロセッサ７は、チャネルパターンソースをチ
ャネルパターンオブジェクトコードに変換するためコン
パイルし、チャネルパターンオブジェクトの転送をコン
トロールする。
また、８はｒＨＪレベルかｒＬＪレベルがというチャネ
ルパターンデータを記憶するチャネルパターンメモリ、
９はテスタ出力か判定かというコントロールデータを記
憶するチャネルコントロールメモリである。さらに、Ｃ
ＨＩ〜ＣＨＮはプロセッサ７およびメモリ８．９から成
る第１チャネル部〜第Ｎチャネル部を示す。
ルパターンデータを記憶するチャネルパターンメモリ、
９はテスタ出力か判定かというコントロールデータを記
憶するチャネルコントロールメモリである。さらに、Ｃ
ＨＩ〜ＣＨＮはプロセッサ７およびメモリ８．９から成
る第１チャネル部〜第Ｎチャネル部を示す。
本実施例は、チャネルプロセッサ７、チャネルパターン
メモリ８、チャネルコントロールメモリ９をチャネル数
Ｎ分備えている。
メモリ８、チャネルコントロールメモリ９をチャネル数
Ｎ分備えている。
次に、本実施例のＬＳＩ試験装置のテストパターン・コ
ンパイル・システムの動作について説明する。テストパ
ターンソースファイル１に記憶されている全チャネルテ
ストパターンソースはメインプロセッサ２によりコント
ロールされ、データ分配器６に転送される。このデータ
分配器６において、全チャネルテストパターンソースを
チャネル毎に分割することにより、各チャネルのチャネ
ルパターンソースを生威し、各チャネルのチャネルプロ
セッサ７にチャネルパターンソースを転送する。次に、
各チャネルプロセッサ７において、チャネルパターンソ
ースは、コンパイルすることによりチャネルパターンオ
ブジェクトコードに変換される。変換されたチャネルパ
ターンオブジェクトコードは、チャネルパターンデータ
とチャネルコントロールデータとに分割され、チャネル
プロセッサ７にコントロールされ、それぞれ、チャネル
パターンメモリ８とチャネルコントロールメモリ９に転
送される。
ンパイル・システムの動作について説明する。テストパ
ターンソースファイル１に記憶されている全チャネルテ
ストパターンソースはメインプロセッサ２によりコント
ロールされ、データ分配器６に転送される。このデータ
分配器６において、全チャネルテストパターンソースを
チャネル毎に分割することにより、各チャネルのチャネ
ルパターンソースを生威し、各チャネルのチャネルプロ
セッサ７にチャネルパターンソースを転送する。次に、
各チャネルプロセッサ７において、チャネルパターンソ
ースは、コンパイルすることによりチャネルパターンオ
ブジェクトコードに変換される。変換されたチャネルパ
ターンオブジェクトコードは、チャネルパターンデータ
とチャネルコントロールデータとに分割され、チャネル
プロセッサ７にコントロールされ、それぞれ、チャネル
パターンメモリ８とチャネルコントロールメモリ９に転
送される。
データ分配後のコンパイル、データ転送は、各チャネル
について、チャネルプロセッサ７により非同期に行なわ
れる。
について、チャネルプロセッサ７により非同期に行なわ
れる。
以上説明したように本発明は、各チャネルのパターンメ
モリおよびコントロールメモリをアクセスでき且つ各チ
ャネルのテストパターンソースをテストパターンオブジ
ェクトにコンパイルする各チャネル毎に設けられたプロ
セッサと、全チャネルのテストパターンソースを各チャ
ネル毎に設けられたプロセッサへ分配するデータ分配器
と、テストパターンソースファイルからデータ分配器へ
のテストパターンソースの転送をコントロールするメイ
ンプロセッサとを設けたことにより、コンパイル、デー
タ転送を各チャネル毎に行なうことができるので、コン
パイル作業が短時間ででき、−時的にオブジェクトコー
ドを記憶させる高コストで大容量のメモリから成るテス
トパターンオブジェクトファイルを必要としない効果が
ある。
モリおよびコントロールメモリをアクセスでき且つ各チ
ャネルのテストパターンソースをテストパターンオブジ
ェクトにコンパイルする各チャネル毎に設けられたプロ
セッサと、全チャネルのテストパターンソースを各チャ
ネル毎に設けられたプロセッサへ分配するデータ分配器
と、テストパターンソースファイルからデータ分配器へ
のテストパターンソースの転送をコントロールするメイ
ンプロセッサとを設けたことにより、コンパイル、デー
タ転送を各チャネル毎に行なうことができるので、コン
パイル作業が短時間ででき、−時的にオブジェクトコー
ドを記憶させる高コストで大容量のメモリから成るテス
トパターンオブジェクトファイルを必要としない効果が
ある。
第１図は本発明によるＬＳＩ試験装置の一実施例を示す
構成図、第２図は従来のＬＳＩ試験装置を示す構成図で
ある。 ■・・・テストパターンソースファイル、２・・・メイ
ンプロセッサ、６・・・データ分配器、７・・・チャネ
ルプロセッサ、８・・・チャネルパターンメモリ、９・
・・チャネルコントロールメモリ、ＣＨ１〜ＣＨＮ・・
・第１チャネル部〜第Ｎチャネル部。 第 図 ＣＨ１〜ＣＩ−ＩＮ ニブ１キマ１；し身千〜１Ｎケマ
ｐし七Ｐ第 図
構成図、第２図は従来のＬＳＩ試験装置を示す構成図で
ある。 ■・・・テストパターンソースファイル、２・・・メイ
ンプロセッサ、６・・・データ分配器、７・・・チャネ
ルプロセッサ、８・・・チャネルパターンメモリ、９・
・・チャネルコントロールメモリ、ＣＨ１〜ＣＨＮ・・
・第１チャネル部〜第Ｎチャネル部。 第 図 ＣＨ１〜ＣＩ−ＩＮ ニブ１キマ１；し身千〜１Ｎケマ
ｐし七Ｐ第 図
Claims (1)
- 各チャネルのパターンメモリおよびコントロールメモ
リをアクセスでき且つ各チャネルのテストパターンソー
スをテストパターンオブジェクトにコンパイルする各チ
ャネル毎に設けられたプロセッサと、全チャネルのテス
トパターンソースを前記各チャネル毎に設けられたプロ
セッサへ分配するデータ分配器と、テストパターンソー
スファイルから前記データ分配器へのテストパターンソ
ースの転送をコントロールするメインプロセッサとを備
えたＬＳＩ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326663A JPH03186777A (ja) | 1989-12-15 | 1989-12-15 | Ｌｓｉ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326663A JPH03186777A (ja) | 1989-12-15 | 1989-12-15 | Ｌｓｉ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03186777A true JPH03186777A (ja) | 1991-08-14 |
Family
ID=18190279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326663A Pending JPH03186777A (ja) | 1989-12-15 | 1989-12-15 | Ｌｓｉ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03186777A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298174A (ja) * | 1987-05-29 | 1988-12-05 | Advantest Corp | Ｉｃテストシステム |
-
1989
- 1989-12-15 JP JP1326663A patent/JPH03186777A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63298174A (ja) * | 1987-05-29 | 1988-12-05 | Advantest Corp | Ｉｃテストシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067496B1 (en) | Automatic test system | |
| TW369692B (en) | Test and burn-in apparatus, in-line system using the apparatus, and test method using the system | |
| DE3688612D1 (de) | System mit elektronenstrahlpruefsonde zum analysieren integrierter schaltungen. | |
| US6351455B1 (en) | System test metacontroller | |
| JPH03186777A (ja) | Ｌｓｉ試験装置 | |
| Gelernter et al. | An advanced computer-based nuclear physics data acquisition system | |
| JPH01118931A (ja) | プログラム変換方式 | |
| JPS6470838A (en) | Exclusive control system | |
| US7099791B2 (en) | System and method for linking and loading compiled pattern data | |
| JPH03185518A (ja) | 出力命令文並列実行方式 | |
| KR900007057A (ko) | 프로우브 장치 및 그의 제어방법 | |
| JP2561306B2 (ja) | プログラムモジュール間制御移行方式 | |
| JPS5492035A (en) | Processing method for command calling | |
| JPS63225829A (ja) | グロ−バルレジスタ割り付け方式 | |
| JPH02128239A (ja) | コンパイラのテスト方式 | |
| JPS61175737A (ja) | 並列故障シミユレ−シヨンシステム | |
| SU1640696A1 (ru) | Устройство дл отладки программ цифровых процессоров обработки аналоговых сигналов | |
| JPH02183361A (ja) | 電子制御装置及びその製造方法 | |
| JPH05127945A (ja) | プログラム実行状況解析方式 | |
| JPH02193226A (ja) | 挿入ソースプログラム展開処理装置 | |
| Swindells | The computer control of an electron probe microanalyser using camac and coral‐66 | |
| Remmer | The Process control computer of the CPS | |
| JPS6180336A (ja) | プログラム試験方式 | |
| JPS6041143A (ja) | 計算機システムの制御条件設定方式 | |
| Verkerk | Status of event selection processors at CERN |