JP2570166B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2570166B2
JP2570166B2 JP6084228A JP8422894A JP2570166B2 JP 2570166 B2 JP2570166 B2 JP 2570166B2 JP 6084228 A JP6084228 A JP 6084228A JP 8422894 A JP8422894 A JP 8422894A JP 2570166 B2 JP2570166 B2 JP 2570166B2
Authority
JP
Japan
Prior art keywords
silicon nitride
film
nitride film
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6084228A
Other languages
English (en)
Other versions
JPH07297187A (ja
Inventor
修三 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6084228A priority Critical patent/JP2570166B2/ja
Priority to US08/427,216 priority patent/US5498574A/en
Publication of JPH07297187A publication Critical patent/JPH07297187A/ja
Application granted granted Critical
Publication of JP2570166B2 publication Critical patent/JP2570166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の平坦化方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴ない、素子間
を接続する配線は多層化が図られてきている。多層配線
を形成する場合、下層配線による段差が上層配線の断線
等に影響するため、層間絶縁膜の平坦化が重要となって
いる。層間絶縁膜を平坦化する為に下層配線上にＰＳＧ
膜やＢＰＳＧ膜を形成したのち９００〜１１００℃で加
熱し、これらの絶縁膜をリフローさせる方法が一般的に
用いられている。
【０００３】しかしながら、ＰＳＧ膜等をリフローさせ
て平坦化する方法でも層間絶縁膜の表面は完全に平坦化
されない為、積層される配線の数が多くなるにつれ上層
配線に段切れが発生することになる。
【０００４】層間絶縁膜の表面を完全に平坦化する方法
として、機械的研磨方法（以下ＭＰ法という）を用いる
ことが、例えば特開平１−２１６５３７号公報に記載さ
れている。以下図３の断面図を用いて説明する。
【０００５】まず図３（ａ）に示すように、半導体基板
１０上にゲート酸化膜１１を形成したのちパターニング
したポリシリコン膜１２を形成する。次に全面に層間絶
縁膜としてＣＶＤ法により酸化膜（以下ＣＶＤ酸化膜と
いう）を１μｍの厚さに形成したのち熱処理してリフロ
ーさせ、更にＣＶＤ酸化膜１４を２μｍの厚さに形成し
てリフローさせる。
【０００６】次に図３（ｂ）に示すように、回転式研削
カッターを用いるＭＰ法によりＣＶＤ酸化膜１４を約
１．５μｍ削り取ることにより、表面が滑らかで完全に
平坦化された層間絶縁膜が得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、ＭＰ法
によるこの従来の層間絶縁膜の平坦化法では層間絶縁膜
として多数のピンホールを有するＣＶＤ酸化膜を用いて
いる為、この方法を多層金属配線構造の層間絶縁膜に適
用した場合、平坦化プロセスでウェーハ表面に付着した
汚染及びパーティクルを除去する為のウェット洗浄プロ
セスで用いる薬品が極端に制約される。即ち、アルミ配
線上の層間絶縁膜にＣＶＤ酸化膜を形成した場合、汚染
及びパーティクル除去に有効な加熱したＮＨ4 ＯＨ＋Ｈ
2 Ｏ2 混合液やＨ2 ＳＯ4 ＋Ｈ2 Ｏ2 混合液でウェーハ
を洗浄すると、アルミ配線上のＣＶＤ酸化膜の厚さが１
μｍある場合でも、アルミ配線に腐蝕が発生する。この
為、１：５０程度に希釈した希弗酸による軽い洗浄しか
行なえず、ウェーハ表面の汚染及びパーティクル除去が
不十分になるという問題点があった。
【０００８】又、この問題の解決法として、アルミ配線
上の層間絶縁膜を２層構造とし、下層に薄膜でピンホー
ルフリーとなるプラズマＣＶＤによるシリコン窒化膜を
形成することで、アルミ配線を洗浄液から保護する方法
がある。しかし、この場合、層間絶縁膜中に比誘電率の
高いシリコン窒化膜がそのまま残る為、層間絶縁膜の寄
生容量が大きくなり、半導体装置の動作速度等の特性に
悪影響を与えてしまうという問題点があった。
【０００９】
【課題を解決するための手段】第１の発明の半導体装置
の製造方法は、半導体基板上に配線を形成したのちプラ
ズマＣＶＤ法により全面にシリコン酸化膜とシリコン窒
化膜とを順次形成する工程と、前記シリコン窒化膜を少
くとも２００ｎｍの厚さに残すように研磨を行ないその
表面を平坦化する工程と、平坦化された前記シリコン窒
化膜の表面を洗浄したのち前記シリコン窒化膜と前記シ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記シリコン窒化膜を除去する工程とを
含むことを特徴とするものである。
【００１０】第２の発明の半導体装置の製造方法は、半
導体基板上に配線を形成したのちプラズマＣＶＤ法によ
り全面に第１のシリコン酸化膜と少くとも２００ｎｍの
厚さを有するシリコン窒化膜と第２のシリコン酸化膜と
を順次形成する工程と、前記第２のシリコン酸化膜を化
学機械的研磨法により研磨しその表面を平坦化する工程
と、平坦化された前記第２のシリコン酸化膜の表面を洗
浄したのち前記シリコン窒化膜と前記第１及び第２のシ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記第２のシリコン酸化膜と前記シリコ
ン窒化膜とを除去する工程とを含むことを特徴とするも
のである。
【００１１】シリコン窒化膜は耐湿性に勝れている為、
研磨によるパーティクル等を洗浄した場合、洗浄液の浸
入を防ぐことができる。しかし成膜温度が約４００℃の
プラズマＣＶＤ法によるシリコン窒化膜は成膜温度約８
００℃の減圧ＣＶＤ法によるシリコン窒化膜よりポーラ
スである為、少くとも厚さ２００ｎｍのシリコン窒化膜
を残す必要がある。尚、減圧ＣＶＤ法によるシリコン窒
化膜の形成は成膜温度が高いため、配線工程には利用で
きない。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
例を説明するための半導体チップの断面図である。
【００１３】まず図１（ａ）に示すように、シリコン基
板１上に厚さ約１μｍのアルミニウムやポリシリコン等
からなる下層配線２を形成したのち、全面にプラズマＣ
ＶＤ法により厚さ２．５μｍのシリコン酸化膜３と厚さ
２μｍのシリコン窒化膜４を形成する。
【００１４】次に図１（ｂ）に示すように、シリコン窒
化膜４の最低の膜厚ｔが２００ｎｍとなるように、即
ち、化学機械的研磨法（以下ＣＭＰ法という）またはＰ
Ｍ法によりシリコン窒化膜４を最大１．８μｍ研磨して
その表面を平坦化する。次で、この表面を洗浄して研磨
により生じた汚染物やパーティクルを除去する。洗浄液
としてはＮＨ4 ＯＨ＋Ｈ2 Ｏ2 やＨ2 ＳＯ4 ＋Ｈ2 Ｏ2
等の混合液を用いる。
【００１５】次に図１（ｃ）に示すように、シリコン窒
化膜４とシリコン酸化膜３のエッチングレートがほぼ等
しい条件で一定時間エッチバックしシリコン窒化膜４を
完全に除去してシリコン酸化膜３の表面を平坦化する。
次でこのシリコン酸化膜３上に上層配線を形成する。
【００１６】シリコン窒化膜４とシリコン酸化膜３のエ
ッチバックには、例えばバッチ式の平行平板型のＲＩＥ
装置を用い、エッチングガスとしてＣＨＦ3 ＋Ｏ2 を用
いる。ＣＨＦ3 とＯ2 の流量比を２：１〜１０：１，Ｒ
Ｆパワーを約１０００Ｗ、ガス圧力を約１０Ｐａとする
条件でエッチングすることにより、シリコン窒化膜とシ
リコン酸化膜とを４０〜６０ｎｍ／ｍｉｎの速度でエッ
チングすることができる。
【００１７】このように第１の実施例によれば、耐湿性
に勝れたシリコン窒化膜を２００ｎｍの厚さに残して平
坦化したのち洗浄するため、通常の洗浄液を用いても下
層配線が腐蝕することはない。更に研磨によるシリコン
窒化膜の平坦性を保ったままエッチバックしてシリコン
窒化膜を除去しているため、層間絶縁膜の寄生容量が大
きくなることもない。
【００１８】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための半導体チップの断面図である。
【００１９】まず図２（ａ）に示すように、第１の実施
例と同様にシリコン基板１上に下層配線２を形成したの
ち全面にプラズマＣＶＤ法により厚さ２．５μｍの第１
のシリコン酸化膜３Ａを形成する。次でプラズマＣＶＤ
法でシリコン窒化膜４Ａを３００ｎｍの厚さに形成し、
さらにプラズマＣＶＤ法で第２のシリコン酸化膜３Ｂを
２μｍの厚さに形成する。
【００２０】次に図２（ｂ）に示すように、第２のシリ
コン酸化膜３Ｂを約１μｍシリカ系スラリーを用いるＣ
ＭＰ法で研磨して平坦化したのち、ＣＭＰ研磨で生じた
汚染及びパーティクルを除去する為に洗浄する。なおこ
の時、シリコン窒化膜４Ａの研磨速度は、シリコン酸化
膜３Ｂの１／１０以下であるのでシリコン酸化膜に対す
る研磨時間がオーバーぎみとなり、シリコン窒化膜４Ａ
の一部が露出して若干研磨されたとしても、シリコン窒
化膜４Ａの厚さが２００ｎｍ以上であれば問題ないの
で、研磨量のコントロール精度がかなり緩和される。
又、研磨速度の遅いシリコン窒化膜４Ａを研磨するので
はなく、研磨速度が１０倍以上速い第２のシリコン酸化
膜３Ｂを研磨するので、第１の実施例に比べ研磨時間が
大幅に短縮される。
【００２１】次に図２（ｃ）に示すように、第１の実施
例と同様にシリコン窒化膜４Ａと第２、第１のシリコン
酸化膜３Ｂ，３Ａのエッチングレートの等しい条件でこ
れらの絶縁膜を約１．８μｍエッチバックして、シリコ
ン窒化膜４Ａを完全に除去する。次で平坦化された第１
のシリコン酸化膜３Ａ上に上層配線を形成する。
【００２２】本第２の実施例においても第１の実施例と
同様の効果がある他、上述したようにエッチバック時間
を短縮できるという利点がある。
【００２３】
【発明の効果】以上説明したように本発明は、研磨法に
より平坦な層間絶縁膜を形成する為に、下層配線上にシ
リコン酸化膜とシリコン窒化膜（または第１のシリコン
酸化膜とシリコン窒化膜と第２のシリコン酸化膜）を形
成し、シリコン窒化膜（または第２のシリコン酸化膜）
を研磨したのち洗浄することにより、洗浄液の浸入を防
止できるため、洗浄方法の選択肢を大幅に拡げることが
できる。更にその後、シリコン窒化膜とシリコン酸化膜
とをエッチングレートの等しい条件のドライエッチング
法によりエッチバックしてシリコン窒化膜を除去するこ
とにより、寄生容量が小さくかつ完全に平坦化された層
間絶縁膜を有する半導体装置の製造方法が得られるとい
う効果がある
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
【図３】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
【符号の説明】
１ シリコン基板 ２ 下層配線 ３，３Ａ，３Ｂ シリコン酸化膜 ４，４Ａ，４Ｂ シリコン窒化膜 １０ 半導体基板 １１ ゲート酸化膜 １２ ポリシリコン膜 １３，１４ ＣＶＤ酸化膜

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に配線を形成したのちプラ
    ズマＣＶＤ法により全面にシリコン酸化膜とシリコン窒
    化膜とを順次形成する工程と、前記シリコン窒化膜を少
    くとも２００ｎｍの厚さに残すように研磨を行ないその
    表面を平坦化する工程と、平坦化された前記シリコン窒
    化膜の表面を洗浄したのち前記シリコン窒化膜と前記シ
    リコン酸化膜とのエッチングレートの等しい条件でドラ
    イエッチングし前記シリコン窒化膜を除去する工程とを
    含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体基板上に配線を形成したのちプラ
    ズマＣＶＤ法により全面に第１のシリコン酸化膜と少く
    とも２００ｎｍの厚さを有するシリコン窒化膜と第２の
    シリコン酸化膜とを順次形成する工程と、前記第２のシ
    リコン酸化膜を化学機械的研磨法により研磨しその表面
    を平坦化する工程と、平坦化された前記第２のシリコン
    酸化膜の表面を洗浄したのち前記シリコン窒化膜と前記
    第１及び第２のシリコン酸化膜とのエッチングレートの
    等しい条件でドライエッチングし前記第２のシリコン酸
    化膜と前記シリコン窒化膜とを除去する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項３】 シリコン窒化膜とシリコン酸化膜のドラ
    イエッチングにＣＨＦ3 とＯ2 の混合ガスを用いる請求
    項１または請求項２記載の半導体装置の製造方法。
JP6084228A 1994-04-22 1994-04-22 半導体装置の製造方法 Expired - Fee Related JP2570166B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6084228A JP2570166B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法
US08/427,216 US5498574A (en) 1994-04-22 1995-04-24 Process of fabricating semiconductor device having flattening stage for inter-level insulating layer without deterioration of device characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6084228A JP2570166B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07297187A JPH07297187A (ja) 1995-11-10
JP2570166B2 true JP2570166B2 (ja) 1997-01-08

Family

ID=13824624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6084228A Expired - Fee Related JP2570166B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5498574A (ja)
JP (1) JP2570166B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117763A (en) * 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
KR100611122B1 (ko) * 2000-01-24 2006-08-09 삼성전자주식회사 스크레치 제거방법 및 이를 이용한 반도체 장치의패턴형성방법
JP6126833B2 (ja) 2012-12-18 2017-05-10 昭和電工株式会社 ＳｉＣ基板の製造方法
JP5836992B2 (ja) * 2013-03-19 2015-12-24 株式会社東芝 半導体装置の製造方法
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) * 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
DE3164742D1 (en) * 1980-09-22 1984-08-16 Tokyo Shibaura Electric Co Method of smoothing an insulating layer formed on a semiconductor body
JPH01216537A (ja) * 1988-02-25 1989-08-30 Nec Corp 半導体装置の製造方法
JPH04155927A (ja) * 1990-10-19 1992-05-28 Seiko Epson Corp 半導体装置の製造方法
JPH05226334A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JP2950029B2 (ja) * 1992-07-23 1999-09-20 日本電気株式会社 半導体装置の製造方法
US5272117A (en) * 1992-12-07 1993-12-21 Motorola, Inc. Method for planarizing a layer of material
US5389194A (en) * 1993-02-05 1995-02-14 Lsi Logic Corporation Methods of cleaning semiconductor substrates after polishing
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
US5395801A (en) * 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
US5399533A (en) * 1993-12-01 1995-03-21 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback

Also Published As

Publication number Publication date
US5498574A (en) 1996-03-12
JPH07297187A (ja) 1995-11-10

Similar Documents

Publication Publication Date Title
JP3802507B2 (ja) 半導体装置の製造方法
JP2874486B2 (ja) ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
JPH11307633A (ja) 低誘電率膜を有する半導体装置、およびその製造方法
JPH0661342A (ja) トレンチ素子分離膜製造方法
JPH09148433A (ja) 半導体装置及びその製造方法
JPH1131745A (ja) 半導体装置のコンタクトプラグ形成方法
JP2570166B2 (ja) 半導体装置の製造方法
US5922515A (en) Approaches to integrate the deep contact module
JP3047343B2 (ja) 半導体装置の製造方法
JPH10214809A (ja) 半導体装置の製造方法
US5597764A (en) Method of contact formation and planarization for semiconductor processes
US6706635B2 (en) Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis
KR100254567B1 (ko) 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
JPH10116904A (ja) 半導体装置の製造方法
JP2561007B2 (ja) 半導体装置の製造方法
JP3127983B2 (ja) 半導体装置の製造方法
JPH11135758A (ja) 平坦化を改善するための半導体装置製造方法
JPH04150030A (ja) 半導体装置の製造方法
JPH07221179A (ja) 半導体装置の製造方法
JPH10214795A (ja) 半導体装置及びその製造方法
JPH04164330A (ja) 半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法
KR100623611B1 (ko) 반도체소자의 화학적기계적연마 방법
JP3353539B2 (ja) 半導体装置の製造方法
JPH11260772A (ja) 表面平坦化法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960820

LAPS Cancellation because of no payment of annual fees