JP2570166B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2570166B2 JP2570166B2 JP6084228A JP8422894A JP2570166B2 JP 2570166 B2 JP2570166 B2 JP 2570166B2 JP 6084228 A JP6084228 A JP 6084228A JP 8422894 A JP8422894 A JP 8422894A JP 2570166 B2 JP2570166 B2 JP 2570166B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- nitride film
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 238000005498 polishing Methods 0.000 claims description 21
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 103
- 239000011229 interlayer Substances 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の平坦化方法に関する。
関し、特に層間絶縁膜の平坦化方法に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴ない、素子間
を接続する配線は多層化が図られてきている。多層配線
を形成する場合、下層配線による段差が上層配線の断線
等に影響するため、層間絶縁膜の平坦化が重要となって
いる。層間絶縁膜を平坦化する為に下層配線上にPSG
膜やBPSG膜を形成したのち900〜1100℃で加
熱し、これらの絶縁膜をリフローさせる方法が一般的に
用いられている。
を接続する配線は多層化が図られてきている。多層配線
を形成する場合、下層配線による段差が上層配線の断線
等に影響するため、層間絶縁膜の平坦化が重要となって
いる。層間絶縁膜を平坦化する為に下層配線上にPSG
膜やBPSG膜を形成したのち900〜1100℃で加
熱し、これらの絶縁膜をリフローさせる方法が一般的に
用いられている。
【0003】しかしながら、PSG膜等をリフローさせ
て平坦化する方法でも層間絶縁膜の表面は完全に平坦化
されない為、積層される配線の数が多くなるにつれ上層
配線に段切れが発生することになる。
て平坦化する方法でも層間絶縁膜の表面は完全に平坦化
されない為、積層される配線の数が多くなるにつれ上層
配線に段切れが発生することになる。
【0004】層間絶縁膜の表面を完全に平坦化する方法
として、機械的研磨方法(以下MP法という)を用いる
ことが、例えば特開平1−216537号公報に記載さ
れている。以下図3の断面図を用いて説明する。
として、機械的研磨方法(以下MP法という)を用いる
ことが、例えば特開平1−216537号公報に記載さ
れている。以下図3の断面図を用いて説明する。
【0005】まず図3(a)に示すように、半導体基板
10上にゲート酸化膜11を形成したのちパターニング
したポリシリコン膜12を形成する。次に全面に層間絶
縁膜としてCVD法により酸化膜(以下CVD酸化膜と
いう)を1μmの厚さに形成したのち熱処理してリフロ
ーさせ、更にCVD酸化膜14を2μmの厚さに形成し
てリフローさせる。
10上にゲート酸化膜11を形成したのちパターニング
したポリシリコン膜12を形成する。次に全面に層間絶
縁膜としてCVD法により酸化膜(以下CVD酸化膜と
いう)を1μmの厚さに形成したのち熱処理してリフロ
ーさせ、更にCVD酸化膜14を2μmの厚さに形成し
てリフローさせる。
【0006】次に図3(b)に示すように、回転式研削
カッターを用いるMP法によりCVD酸化膜14を約
1.5μm削り取ることにより、表面が滑らかで完全に
平坦化された層間絶縁膜が得られる。
カッターを用いるMP法によりCVD酸化膜14を約
1.5μm削り取ることにより、表面が滑らかで完全に
平坦化された層間絶縁膜が得られる。
【0007】
【発明が解決しようとする課題】しかしながら、MP法
によるこの従来の層間絶縁膜の平坦化法では層間絶縁膜
として多数のピンホールを有するCVD酸化膜を用いて
いる為、この方法を多層金属配線構造の層間絶縁膜に適
用した場合、平坦化プロセスでウェーハ表面に付着した
汚染及びパーティクルを除去する為のウェット洗浄プロ
セスで用いる薬品が極端に制約される。即ち、アルミ配
線上の層間絶縁膜にCVD酸化膜を形成した場合、汚染
及びパーティクル除去に有効な加熱したNH4 OH+H
2 O2 混合液やH2 SO4 +H2 O2 混合液でウェーハ
を洗浄すると、アルミ配線上のCVD酸化膜の厚さが1
μmある場合でも、アルミ配線に腐蝕が発生する。この
為、1:50程度に希釈した希弗酸による軽い洗浄しか
行なえず、ウェーハ表面の汚染及びパーティクル除去が
不十分になるという問題点があった。
によるこの従来の層間絶縁膜の平坦化法では層間絶縁膜
として多数のピンホールを有するCVD酸化膜を用いて
いる為、この方法を多層金属配線構造の層間絶縁膜に適
用した場合、平坦化プロセスでウェーハ表面に付着した
汚染及びパーティクルを除去する為のウェット洗浄プロ
セスで用いる薬品が極端に制約される。即ち、アルミ配
線上の層間絶縁膜にCVD酸化膜を形成した場合、汚染
及びパーティクル除去に有効な加熱したNH4 OH+H
2 O2 混合液やH2 SO4 +H2 O2 混合液でウェーハ
を洗浄すると、アルミ配線上のCVD酸化膜の厚さが1
μmある場合でも、アルミ配線に腐蝕が発生する。この
為、1:50程度に希釈した希弗酸による軽い洗浄しか
行なえず、ウェーハ表面の汚染及びパーティクル除去が
不十分になるという問題点があった。
【0008】又、この問題の解決法として、アルミ配線
上の層間絶縁膜を2層構造とし、下層に薄膜でピンホー
ルフリーとなるプラズマCVDによるシリコン窒化膜を
形成することで、アルミ配線を洗浄液から保護する方法
がある。しかし、この場合、層間絶縁膜中に比誘電率の
高いシリコン窒化膜がそのまま残る為、層間絶縁膜の寄
生容量が大きくなり、半導体装置の動作速度等の特性に
悪影響を与えてしまうという問題点があった。
上の層間絶縁膜を2層構造とし、下層に薄膜でピンホー
ルフリーとなるプラズマCVDによるシリコン窒化膜を
形成することで、アルミ配線を洗浄液から保護する方法
がある。しかし、この場合、層間絶縁膜中に比誘電率の
高いシリコン窒化膜がそのまま残る為、層間絶縁膜の寄
生容量が大きくなり、半導体装置の動作速度等の特性に
悪影響を与えてしまうという問題点があった。
【0009】
【課題を解決するための手段】第1の発明の半導体装置
の製造方法は、半導体基板上に配線を形成したのちプラ
ズマCVD法により全面にシリコン酸化膜とシリコン窒
化膜とを順次形成する工程と、前記シリコン窒化膜を少
くとも200nmの厚さに残すように研磨を行ないその
表面を平坦化する工程と、平坦化された前記シリコン窒
化膜の表面を洗浄したのち前記シリコン窒化膜と前記シ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記シリコン窒化膜を除去する工程とを
含むことを特徴とするものである。
の製造方法は、半導体基板上に配線を形成したのちプラ
ズマCVD法により全面にシリコン酸化膜とシリコン窒
化膜とを順次形成する工程と、前記シリコン窒化膜を少
くとも200nmの厚さに残すように研磨を行ないその
表面を平坦化する工程と、平坦化された前記シリコン窒
化膜の表面を洗浄したのち前記シリコン窒化膜と前記シ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記シリコン窒化膜を除去する工程とを
含むことを特徴とするものである。
【0010】第2の発明の半導体装置の製造方法は、半
導体基板上に配線を形成したのちプラズマCVD法によ
り全面に第1のシリコン酸化膜と少くとも200nmの
厚さを有するシリコン窒化膜と第2のシリコン酸化膜と
を順次形成する工程と、前記第2のシリコン酸化膜を化
学機械的研磨法により研磨しその表面を平坦化する工程
と、平坦化された前記第2のシリコン酸化膜の表面を洗
浄したのち前記シリコン窒化膜と前記第1及び第2のシ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記第2のシリコン酸化膜と前記シリコ
ン窒化膜とを除去する工程とを含むことを特徴とするも
のである。
導体基板上に配線を形成したのちプラズマCVD法によ
り全面に第1のシリコン酸化膜と少くとも200nmの
厚さを有するシリコン窒化膜と第2のシリコン酸化膜と
を順次形成する工程と、前記第2のシリコン酸化膜を化
学機械的研磨法により研磨しその表面を平坦化する工程
と、平坦化された前記第2のシリコン酸化膜の表面を洗
浄したのち前記シリコン窒化膜と前記第1及び第2のシ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記第2のシリコン酸化膜と前記シリコ
ン窒化膜とを除去する工程とを含むことを特徴とするも
のである。
【0011】シリコン窒化膜は耐湿性に勝れている為、
研磨によるパーティクル等を洗浄した場合、洗浄液の浸
入を防ぐことができる。しかし成膜温度が約400℃の
プラズマCVD法によるシリコン窒化膜は成膜温度約8
00℃の減圧CVD法によるシリコン窒化膜よりポーラ
スである為、少くとも厚さ200nmのシリコン窒化膜
を残す必要がある。尚、減圧CVD法によるシリコン窒
化膜の形成は成膜温度が高いため、配線工程には利用で
きない。
研磨によるパーティクル等を洗浄した場合、洗浄液の浸
入を防ぐことができる。しかし成膜温度が約400℃の
プラズマCVD法によるシリコン窒化膜は成膜温度約8
00℃の減圧CVD法によるシリコン窒化膜よりポーラ
スである為、少くとも厚さ200nmのシリコン窒化膜
を残す必要がある。尚、減圧CVD法によるシリコン窒
化膜の形成は成膜温度が高いため、配線工程には利用で
きない。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1(a)〜(c)は本発明の第1の実施
例を説明するための半導体チップの断面図である。
て説明する。図1(a)〜(c)は本発明の第1の実施
例を説明するための半導体チップの断面図である。
【0013】まず図1(a)に示すように、シリコン基
板1上に厚さ約1μmのアルミニウムやポリシリコン等
からなる下層配線2を形成したのち、全面にプラズマC
VD法により厚さ2.5μmのシリコン酸化膜3と厚さ
2μmのシリコン窒化膜4を形成する。
板1上に厚さ約1μmのアルミニウムやポリシリコン等
からなる下層配線2を形成したのち、全面にプラズマC
VD法により厚さ2.5μmのシリコン酸化膜3と厚さ
2μmのシリコン窒化膜4を形成する。
【0014】次に図1(b)に示すように、シリコン窒
化膜4の最低の膜厚tが200nmとなるように、即
ち、化学機械的研磨法(以下CMP法という)またはP
M法によりシリコン窒化膜4を最大1.8μm研磨して
その表面を平坦化する。次で、この表面を洗浄して研磨
により生じた汚染物やパーティクルを除去する。洗浄液
としてはNH4 OH+H2 O2 やH2 SO4 +H2 O2
等の混合液を用いる。
化膜4の最低の膜厚tが200nmとなるように、即
ち、化学機械的研磨法(以下CMP法という)またはP
M法によりシリコン窒化膜4を最大1.8μm研磨して
その表面を平坦化する。次で、この表面を洗浄して研磨
により生じた汚染物やパーティクルを除去する。洗浄液
としてはNH4 OH+H2 O2 やH2 SO4 +H2 O2
等の混合液を用いる。
【0015】次に図1(c)に示すように、シリコン窒
化膜4とシリコン酸化膜3のエッチングレートがほぼ等
しい条件で一定時間エッチバックしシリコン窒化膜4を
完全に除去してシリコン酸化膜3の表面を平坦化する。
次でこのシリコン酸化膜3上に上層配線を形成する。
化膜4とシリコン酸化膜3のエッチングレートがほぼ等
しい条件で一定時間エッチバックしシリコン窒化膜4を
完全に除去してシリコン酸化膜3の表面を平坦化する。
次でこのシリコン酸化膜3上に上層配線を形成する。
【0016】シリコン窒化膜4とシリコン酸化膜3のエ
ッチバックには、例えばバッチ式の平行平板型のRIE
装置を用い、エッチングガスとしてCHF3 +O2 を用
いる。CHF3 とO2 の流量比を2:1〜10:1,R
Fパワーを約1000W、ガス圧力を約10Paとする
条件でエッチングすることにより、シリコン窒化膜とシ
リコン酸化膜とを40〜60nm/minの速度でエッ
チングすることができる。
ッチバックには、例えばバッチ式の平行平板型のRIE
装置を用い、エッチングガスとしてCHF3 +O2 を用
いる。CHF3 とO2 の流量比を2:1〜10:1,R
Fパワーを約1000W、ガス圧力を約10Paとする
条件でエッチングすることにより、シリコン窒化膜とシ
リコン酸化膜とを40〜60nm/minの速度でエッ
チングすることができる。
【0017】このように第1の実施例によれば、耐湿性
に勝れたシリコン窒化膜を200nmの厚さに残して平
坦化したのち洗浄するため、通常の洗浄液を用いても下
層配線が腐蝕することはない。更に研磨によるシリコン
窒化膜の平坦性を保ったままエッチバックしてシリコン
窒化膜を除去しているため、層間絶縁膜の寄生容量が大
きくなることもない。
に勝れたシリコン窒化膜を200nmの厚さに残して平
坦化したのち洗浄するため、通常の洗浄液を用いても下
層配線が腐蝕することはない。更に研磨によるシリコン
窒化膜の平坦性を保ったままエッチバックしてシリコン
窒化膜を除去しているため、層間絶縁膜の寄生容量が大
きくなることもない。
【0018】図2(a)〜(c)は本発明の第2の実施
例を説明するための半導体チップの断面図である。
例を説明するための半導体チップの断面図である。
【0019】まず図2(a)に示すように、第1の実施
例と同様にシリコン基板1上に下層配線2を形成したの
ち全面にプラズマCVD法により厚さ2.5μmの第1
のシリコン酸化膜3Aを形成する。次でプラズマCVD
法でシリコン窒化膜4Aを300nmの厚さに形成し、
さらにプラズマCVD法で第2のシリコン酸化膜3Bを
2μmの厚さに形成する。
例と同様にシリコン基板1上に下層配線2を形成したの
ち全面にプラズマCVD法により厚さ2.5μmの第1
のシリコン酸化膜3Aを形成する。次でプラズマCVD
法でシリコン窒化膜4Aを300nmの厚さに形成し、
さらにプラズマCVD法で第2のシリコン酸化膜3Bを
2μmの厚さに形成する。
【0020】次に図2(b)に示すように、第2のシリ
コン酸化膜3Bを約1μmシリカ系スラリーを用いるC
MP法で研磨して平坦化したのち、CMP研磨で生じた
汚染及びパーティクルを除去する為に洗浄する。なおこ
の時、シリコン窒化膜4Aの研磨速度は、シリコン酸化
膜3Bの1/10以下であるのでシリコン酸化膜に対す
る研磨時間がオーバーぎみとなり、シリコン窒化膜4A
の一部が露出して若干研磨されたとしても、シリコン窒
化膜4Aの厚さが200nm以上であれば問題ないの
で、研磨量のコントロール精度がかなり緩和される。
又、研磨速度の遅いシリコン窒化膜4Aを研磨するので
はなく、研磨速度が10倍以上速い第2のシリコン酸化
膜3Bを研磨するので、第1の実施例に比べ研磨時間が
大幅に短縮される。
コン酸化膜3Bを約1μmシリカ系スラリーを用いるC
MP法で研磨して平坦化したのち、CMP研磨で生じた
汚染及びパーティクルを除去する為に洗浄する。なおこ
の時、シリコン窒化膜4Aの研磨速度は、シリコン酸化
膜3Bの1/10以下であるのでシリコン酸化膜に対す
る研磨時間がオーバーぎみとなり、シリコン窒化膜4A
の一部が露出して若干研磨されたとしても、シリコン窒
化膜4Aの厚さが200nm以上であれば問題ないの
で、研磨量のコントロール精度がかなり緩和される。
又、研磨速度の遅いシリコン窒化膜4Aを研磨するので
はなく、研磨速度が10倍以上速い第2のシリコン酸化
膜3Bを研磨するので、第1の実施例に比べ研磨時間が
大幅に短縮される。
【0021】次に図2(c)に示すように、第1の実施
例と同様にシリコン窒化膜4Aと第2、第1のシリコン
酸化膜3B,3Aのエッチングレートの等しい条件でこ
れらの絶縁膜を約1.8μmエッチバックして、シリコ
ン窒化膜4Aを完全に除去する。次で平坦化された第1
のシリコン酸化膜3A上に上層配線を形成する。
例と同様にシリコン窒化膜4Aと第2、第1のシリコン
酸化膜3B,3Aのエッチングレートの等しい条件でこ
れらの絶縁膜を約1.8μmエッチバックして、シリコ
ン窒化膜4Aを完全に除去する。次で平坦化された第1
のシリコン酸化膜3A上に上層配線を形成する。
【0022】本第2の実施例においても第1の実施例と
同様の効果がある他、上述したようにエッチバック時間
を短縮できるという利点がある。
同様の効果がある他、上述したようにエッチバック時間
を短縮できるという利点がある。
【0023】
【発明の効果】以上説明したように本発明は、研磨法に
より平坦な層間絶縁膜を形成する為に、下層配線上にシ
リコン酸化膜とシリコン窒化膜(または第1のシリコン
酸化膜とシリコン窒化膜と第2のシリコン酸化膜)を形
成し、シリコン窒化膜(または第2のシリコン酸化膜)
を研磨したのち洗浄することにより、洗浄液の浸入を防
止できるため、洗浄方法の選択肢を大幅に拡げることが
できる。更にその後、シリコン窒化膜とシリコン酸化膜
とをエッチングレートの等しい条件のドライエッチング
法によりエッチバックしてシリコン窒化膜を除去するこ
とにより、寄生容量が小さくかつ完全に平坦化された層
間絶縁膜を有する半導体装置の製造方法が得られるとい
う効果がある
より平坦な層間絶縁膜を形成する為に、下層配線上にシ
リコン酸化膜とシリコン窒化膜(または第1のシリコン
酸化膜とシリコン窒化膜と第2のシリコン酸化膜)を形
成し、シリコン窒化膜(または第2のシリコン酸化膜)
を研磨したのち洗浄することにより、洗浄液の浸入を防
止できるため、洗浄方法の選択肢を大幅に拡げることが
できる。更にその後、シリコン窒化膜とシリコン酸化膜
とをエッチングレートの等しい条件のドライエッチング
法によりエッチバックしてシリコン窒化膜を除去するこ
とにより、寄生容量が小さくかつ完全に平坦化された層
間絶縁膜を有する半導体装置の製造方法が得られるとい
う効果がある
【図1】本発明の第1の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図2】本発明の第2の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図3】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
1 シリコン基板 2 下層配線 3,3A,3B シリコン酸化膜 4,4A,4B シリコン窒化膜 10 半導体基板 11 ゲート酸化膜 12 ポリシリコン膜 13,14 CVD酸化膜
Claims (3)
- 【請求項1】 半導体基板上に配線を形成したのちプラ
ズマCVD法により全面にシリコン酸化膜とシリコン窒
化膜とを順次形成する工程と、前記シリコン窒化膜を少
くとも200nmの厚さに残すように研磨を行ないその
表面を平坦化する工程と、平坦化された前記シリコン窒
化膜の表面を洗浄したのち前記シリコン窒化膜と前記シ
リコン酸化膜とのエッチングレートの等しい条件でドラ
イエッチングし前記シリコン窒化膜を除去する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板上に配線を形成したのちプラ
ズマCVD法により全面に第1のシリコン酸化膜と少く
とも200nmの厚さを有するシリコン窒化膜と第2の
シリコン酸化膜とを順次形成する工程と、前記第2のシ
リコン酸化膜を化学機械的研磨法により研磨しその表面
を平坦化する工程と、平坦化された前記第2のシリコン
酸化膜の表面を洗浄したのち前記シリコン窒化膜と前記
第1及び第2のシリコン酸化膜とのエッチングレートの
等しい条件でドライエッチングし前記第2のシリコン酸
化膜と前記シリコン窒化膜とを除去する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項3】 シリコン窒化膜とシリコン酸化膜のドラ
イエッチングにCHF3 とO2 の混合ガスを用いる請求
項1または請求項2記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6084228A JP2570166B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
US08/427,216 US5498574A (en) | 1994-04-22 | 1995-04-24 | Process of fabricating semiconductor device having flattening stage for inter-level insulating layer without deterioration of device characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6084228A JP2570166B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297187A JPH07297187A (ja) | 1995-11-10 |
JP2570166B2 true JP2570166B2 (ja) | 1997-01-08 |
Family
ID=13824624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6084228A Expired - Fee Related JP2570166B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5498574A (ja) |
JP (1) | JP2570166B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6117763A (en) * | 1997-09-29 | 2000-09-12 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water |
KR100611122B1 (ko) * | 2000-01-24 | 2006-08-09 | 삼성전자주식회사 | 스크레치 제거방법 및 이를 이용한 반도체 장치의패턴형성방법 |
JP6126833B2 (ja) | 2012-12-18 | 2017-05-10 | 昭和電工株式会社 | SiC基板の製造方法 |
JP5836992B2 (ja) * | 2013-03-19 | 2015-12-24 | 株式会社東芝 | 半導体装置の製造方法 |
US10879108B2 (en) * | 2016-11-15 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Topographic planarization method for lithography process |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4116714A (en) * | 1977-08-15 | 1978-09-26 | International Business Machines Corporation | Post-polishing semiconductor surface cleaning process |
DE3164742D1 (en) * | 1980-09-22 | 1984-08-16 | Tokyo Shibaura Electric Co | Method of smoothing an insulating layer formed on a semiconductor body |
JPH01216537A (ja) * | 1988-02-25 | 1989-08-30 | Nec Corp | 半導体装置の製造方法 |
JPH04155927A (ja) * | 1990-10-19 | 1992-05-28 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH05226334A (ja) * | 1992-02-13 | 1993-09-03 | Mitsubishi Electric Corp | 半導体装置,およびその製造方法 |
JP2950029B2 (ja) * | 1992-07-23 | 1999-09-20 | 日本電気株式会社 | 半導体装置の製造方法 |
US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
US5389194A (en) * | 1993-02-05 | 1995-02-14 | Lsi Logic Corporation | Methods of cleaning semiconductor substrates after polishing |
US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
US5395801A (en) * | 1993-09-29 | 1995-03-07 | Micron Semiconductor, Inc. | Chemical-mechanical polishing processes of planarizing insulating layers |
US5399533A (en) * | 1993-12-01 | 1995-03-21 | Vlsi Technology, Inc. | Method improving integrated circuit planarization during etchback |
-
1994
- 1994-04-22 JP JP6084228A patent/JP2570166B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-24 US US08/427,216 patent/US5498574A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5498574A (en) | 1996-03-12 |
JPH07297187A (ja) | 1995-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3802507B2 (ja) | 半導体装置の製造方法 | |
JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
JPH11307633A (ja) | 低誘電率膜を有する半導体装置、およびその製造方法 | |
JPH0661342A (ja) | トレンチ素子分離膜製造方法 | |
JPH09148433A (ja) | 半導体装置及びその製造方法 | |
JPH1131745A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
JP2570166B2 (ja) | 半導体装置の製造方法 | |
US5922515A (en) | Approaches to integrate the deep contact module | |
JP3047343B2 (ja) | 半導体装置の製造方法 | |
JPH10214809A (ja) | 半導体装置の製造方法 | |
US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
US6706635B2 (en) | Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis | |
KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
JPH10116904A (ja) | 半導体装置の製造方法 | |
JP2561007B2 (ja) | 半導体装置の製造方法 | |
JP3127983B2 (ja) | 半導体装置の製造方法 | |
JPH11135758A (ja) | 平坦化を改善するための半導体装置製造方法 | |
JPH04150030A (ja) | 半導体装置の製造方法 | |
JPH07221179A (ja) | 半導体装置の製造方法 | |
JPH10214795A (ja) | 半導体装置及びその製造方法 | |
JPH04164330A (ja) | 半導体装置の製造方法 | |
JP3099813B2 (ja) | 半導体装置の製造方法 | |
KR100623611B1 (ko) | 반도체소자의 화학적기계적연마 방법 | |
JP3353539B2 (ja) | 半導体装置の製造方法 | |
JPH11260772A (ja) | 表面平坦化法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
LAPS | Cancellation because of no payment of annual fees |