JP6126833B2 - ＳｉＣ基板の製造方法 - Google Patents
ＳｉＣ基板の製造方法 Download PDFInfo
- Publication number
- JP6126833B2 JP6126833B2 JP2012276164A JP2012276164A JP6126833B2 JP 6126833 B2 JP6126833 B2 JP 6126833B2 JP 2012276164 A JP2012276164 A JP 2012276164A JP 2012276164 A JP2012276164 A JP 2012276164A JP 6126833 B2 JP6126833 B2 JP 6126833B2
- Authority
- JP
- Japan
- Prior art keywords
- sic substrate
- sacrificial film
- sic
- film
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 149
- 238000000034 method Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000005530 etching Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 28
- 238000005498 polishing Methods 0.000 claims description 24
- 238000003754 machining Methods 0.000 claims description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000000227 grinding Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 151
- 229910010271 silicon carbide Inorganic materials 0.000 description 150
- 239000010410 layer Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 14
- 229910003460 diamond Inorganic materials 0.000 description 13
- 239000010432 diamond Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 239000006061 abrasive grain Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000089 atomic force micrograph Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/12—Etching in gas atmosphere or plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、ＳｉＣ基板の製造方法に関する。
地球温暖化問題への対応として、省エネルギー技術の向上が求められている。その中で、電力変換時のエネルギーロスを低減するパワーエレクトロニクス技術は、基幹技術として位置づけられている。パワーエレクトロニクス技術は、従来、シリコン（Ｓｉ）半導体を用いて技術改良がなされてきたが、シリコンの材料物性の限界からその性能向上も限界に近づきつつある。そのため、シリコンよりも高い物性限界を有する炭化珪素（ＳｉＣ）に期待が集まっている。炭化珪素はシリコンに対して、例えば、バンドギャップは約３倍、絶縁破壊電界強度は約１０倍、熱伝導度は約３倍という優れた物性を有しており、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ここで、ＳｉＣデバイスの基板としてはＳｉＣエピタキシャルウェハが用いられる。ＳｉＣエピタキシャルウェハは、ＳｉＣのバルク結晶（インゴット）から切り出されたＳｉＣ単結晶ウェハ（以下、「ＳｉＣ基板」ともいう。）に、ＳｉＣデバイスの活性領域となるＳｉＣエピタキシャル膜を化学的気相成長法（ＣＶＤ法）によって成膜することで製造される。
ところで、ＳｉＣデバイスの特性を向上させるためには、ＳｉＣ基板の表面のうちエピタキシャル成長させる面（以下、「エピタキシャル成長面」ともいう。）に高い平坦性、平滑性等が求められ、そのためには、ＳｉＣのバルク結晶（インゴット）から切り出されたＳｉＣ単結晶ウェハの表面に対する高い加工精度が要求される。
インゴットから切り出したＳｉＣ基板の表面を平坦化するには、例えば、図９に示すような、ＳｉＣ基板１１の比較的粗れた表面１１ａに対し、図１０に示すように機械加工によって表面を高低差がなくなるまで平坦化する。この機械加工は、一般的には、比較的加工速度が速いラップ加工により行われる。ラップ加工は、平坦な定盤の間にＳｉＣ基板をはさみ、研磨剤を供給しながら定盤を回転させてＳｉＣ基板の表面を削り取る加工である。このときの加工量は、表面１１ａの表面粗さやうねりの程度にもよるが、数十マイクロメートル程度に達する場合がある。ラップ加工の際、加工量が元のＳｉＣ基板表面の高低差だけ研削しただけでは平らにならない。そのため、元の高低差と同じ加工量で研削を止めた場合、次のダイヤモンド砥粒を用いた研磨加工において加工量が増大する。ダイヤモンド砥粒を用いた研磨は加工速度が遅いため、研磨加工時の加工量が増大すると、その加工時間が大幅に増大する。したがって、この工程では図１０に示すように、加工前のＳｉＣ基板の高低差以上の加工量でラップ加工を行う必要があり、カーフロスを増大させる原因となっている。
また、ラップ加工後のＳｉＣ基板１１の新たな表面１２ａには、ラップ加工の影響によって、厚みが５〜１０μｍ程度の加工変質層１２が形成される。そこで、図１１に示すように、加工変質層１２を除去するために、粒径１μｍ程度のダイヤモンド砥粒を用いた研磨加工を行う。この研磨加工は、定盤の加工面に不織布等の研磨布を貼り付け、ラッピングよりも微細な研磨剤を用いる。そのためこの研磨加工の加工速度は遅く、数時間程度の加工時間を要する。このように長時間を要する理由は、ＳｉＣ自体がシリコン等に比べて極めて高い硬度を有しているためである。
また、研磨加工後のＳｉＣ基板１１の新たな表面１１ｂは光学的には平坦な鏡面であるが、研磨痕１１ｃが発生する場合があり、また表面のダメージもあるので、最終的にエピタキシャル成長面を形成するために、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）表面加工処理を行う。このＣＭＰ加工は非常に加工速度が遅いので、ダイヤモンドでの研磨加工で残留する研磨痕や表面ダメージを除去するために長時間の加工時間を要する。
また、研磨加工後のＳｉＣ基板１１の新たな表面１１ｂは光学的には平坦な鏡面であるが、研磨痕１１ｃが発生する場合があり、また表面のダメージもあるので、最終的にエピタキシャル成長面を形成するために、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）表面加工処理を行う。このＣＭＰ加工は非常に加工速度が遅いので、ダイヤモンドでの研磨加工で残留する研磨痕や表面ダメージを除去するために長時間の加工時間を要する。
以上のように、従来は、ＳｉＣ基板の表面の平坦化のために、ＳｉＣ基板の表層を数十μｍ以上（ｄ３）に渡って除去して新たな面を形成する必要があり、ＳｉＣを除去した分だけ材料のロスが生じる。また、ＳｉＣ基板は硬度が高いため、平坦化のための研磨、研削等の機械加工に長時間を要している。
更に、インゴットからＳｉＣ基板を切り出す際にも、切り代分に相当するロスが生じる。この切り代分のロスと、先のＳｉＣ基板の表面平坦化の際の材料のロスとを合わせて一般にカーフロス（Ｋｅｒｆ−ｌｏｓｓ）と呼んでいる。一つのＳｉＣインゴットから一枚でも多くのＳｉＣ基板を得るには、カーフロスを低減する必要がある。
特許文献１には、ＳｉＣインゴットからウェハを切り出した際に生じる加工変質層を実用的な速度で容易に除去する方法として、加工変質層の一部を気相エッチング法により除去する方法が記載されている。
また、特許文献２には、ＳｉＣインゴットからウェハを切り出した際や表面研削中に生じるうねりを抑制・除去しつつ平坦化させる方法として、ウェハ表面に硬化性材料を塗布して硬化させ、当該硬化性材料とウェハと同時に研削して、ウェハを平坦化する方法が記載されている。
しかし、特許文献１または２に記載された方法であっても、ＳｉＣ基板を製造する際のカーフロスの低減や、表面の平坦化処理に要する時間の短縮は、不十分であった。
本発明は、カーフロスを低減し、ＳｉＣインゴットから採取できるＳｉＣ基板の有効枚数を多く確保するとともに、平坦化処理に要する時間を大幅に低減することが可能なＳｉＣ基板の製造方法を提供することを課題とする。
本発明者らは、上記目的を達成するために鋭意研究を重ねた結果、以下に示す本発明を完成させるに至った。
[１] ＳｉＣ基板の表面に、前記表面の最大高低差以上の膜厚の犠牲膜を形成する犠牲膜形成工程と、
前記犠牲膜の表面を機械加工により平坦化する犠牲膜平坦化工程と、
前記ＳｉＣ基板と前記犠牲膜のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、前記犠牲膜を除去すると同時に前記ＳｉＣ基板の前記表面を平坦化するＳｉＣ基板平坦化工程と、
を具備してなることを特徴とするＳｉＣ基板の製造方法。
[２] ＳｉＣ基板の表面に犠牲膜を形成する際に、前記犠牲膜表面全面が前記ＳｉＣ基板の前記表面のうち最も突出した突出部よりも高い位置にあるように前記犠牲膜の膜厚を調整しつつ前記犠牲膜を形成する犠牲膜形成工程と、
前記犠牲膜の表面を機械加工により平坦化する犠牲膜平坦化工程と、
前記ＳｉＣ基板と前記犠牲膜のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、前記犠牲膜を除去すると同時に前記ＳｉＣ基板の前記表面を平坦化するＳｉＣ基板平坦化工程と、
を具備してなることを特徴とするＳｉＣ基板の製造方法。
[３]前記犠牲膜平坦化工程において、前記犠牲膜を、研削、研磨、又はＣＭＰにより平坦化することを特徴とする上記[１]または上記[２]に記載のＳｉＣ基板の製造方法。
[４]前記犠牲膜平坦化工程において、前記ＳｉＣ基板の前記表面を露出させずに前記犠牲膜を平坦化することを特徴とする上記[１]乃至上記[３]の何れか一項に記載のＳｉＣ基板の製造方法。
[５]前記犠牲膜としてカーボン膜を用い、前記カーボン膜をスパッタ法により形成することを特徴とする上記[１]乃至 [４]のいずれか一項に記載のＳｉＣ基板の製造方法。
[６]前記犠牲膜形成工程に供する前記ＳｉＣ基板として、ＳｉＣインゴットから切り出されたＳｉＣ基板を用いることを特徴とする上記[１]乃至 [５]のいずれか一項に記載のＳｉＣ基板の製造方法。
[７]前記ＳｉＣ基板を前記ＳｉＣインゴットから切り出した後、前記犠牲膜平坦化工程の前に、前記ＳｉＣ基板の前記表面を機械加工によって予備的に平坦化することを特徴とする上記[１]乃至[６]のいずれか一項に記載のＳｉＣ基板の製造方法。
前記犠牲膜の表面を機械加工により平坦化する犠牲膜平坦化工程と、
前記ＳｉＣ基板と前記犠牲膜のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、前記犠牲膜を除去すると同時に前記ＳｉＣ基板の前記表面を平坦化するＳｉＣ基板平坦化工程と、
を具備してなることを特徴とするＳｉＣ基板の製造方法。
[２] ＳｉＣ基板の表面に犠牲膜を形成する際に、前記犠牲膜表面全面が前記ＳｉＣ基板の前記表面のうち最も突出した突出部よりも高い位置にあるように前記犠牲膜の膜厚を調整しつつ前記犠牲膜を形成する犠牲膜形成工程と、
前記犠牲膜の表面を機械加工により平坦化する犠牲膜平坦化工程と、
前記ＳｉＣ基板と前記犠牲膜のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、前記犠牲膜を除去すると同時に前記ＳｉＣ基板の前記表面を平坦化するＳｉＣ基板平坦化工程と、
を具備してなることを特徴とするＳｉＣ基板の製造方法。
[３]前記犠牲膜平坦化工程において、前記犠牲膜を、研削、研磨、又はＣＭＰにより平坦化することを特徴とする上記[１]または上記[２]に記載のＳｉＣ基板の製造方法。
[４]前記犠牲膜平坦化工程において、前記ＳｉＣ基板の前記表面を露出させずに前記犠牲膜を平坦化することを特徴とする上記[１]乃至上記[３]の何れか一項に記載のＳｉＣ基板の製造方法。
[５]前記犠牲膜としてカーボン膜を用い、前記カーボン膜をスパッタ法により形成することを特徴とする上記[１]乃至 [４]のいずれか一項に記載のＳｉＣ基板の製造方法。
[６]前記犠牲膜形成工程に供する前記ＳｉＣ基板として、ＳｉＣインゴットから切り出されたＳｉＣ基板を用いることを特徴とする上記[１]乃至 [５]のいずれか一項に記載のＳｉＣ基板の製造方法。
[７]前記ＳｉＣ基板を前記ＳｉＣインゴットから切り出した後、前記犠牲膜平坦化工程の前に、前記ＳｉＣ基板の前記表面を機械加工によって予備的に平坦化することを特徴とする上記[１]乃至[６]のいずれか一項に記載のＳｉＣ基板の製造方法。
本発明によれば、ＳｉＣインゴットから切り出したＳｉＣ基板の表面を平坦化する際に、カーフロスを低減できるとともに、平坦化処理に要する時間を大幅に低減できる。
以下、本発明の実施形態であるＳｉＣ基板の製造方法について、図面を参照して説明する。図１〜図４は、本実施形態のＳｉＣ基板の製造方法を説明する工程図である。
まず、図１に示すように、ＳｉＣ基板１を用意する。このＳｉＣ基板１は、例えば昇華法によって製造されたＳｉＣインゴットからワイヤーソーイング等の切断加工によって切り出されたものである。ＳｉＣ基板１の表面１ａは、切断加工によって形成された表面であり、うねりが大きく、また、表面粗さも比較的大きくなっている。ＳｉＣ基板１の表面１ａには、最も突出した部分１ａ１と、最も凹んだ部分１ａ２との間に最大高低差ｄ１を有している。最大高低差ｄ１は例えば３０μｍ程度である。
また、ＳｉＣ基板１をＳｉＣインゴットから切り出した後、次の犠牲膜形成工程を行う前に、ＳｉＣ基板１の表面１ａを機械加工による予備的な平坦化加工をしてもよい。凸部のみを除去することで、ＳｉＣ基板１の表面１ａの最大高低差はｄ１’（ｄ１＞ｄ１’）に低減される。これにより、次の犠牲膜形成工程の成膜時間及び犠牲膜平坦化工程のエッチング時間を短縮することが可能である。予備的な平坦化加工としては、凸部のみを優先的に加工して凹部に加工変質層を発生させないことがカーフロス低減のためには重要なため、砥粒を用いるラップよりも研削加工の方が望ましい。また予備的な平坦化加工の加工量の目安としては、予備的な平坦化加工後のＳｉＣ基板１の表面１ａの最大高低差:ｄ１’が加工変質層の厚さ以上あれば犠牲膜平坦化工程において除去されるので、追加でのカーフロスが発生することはない。
次に、図２に示すように、犠牲膜形成工程として、ＳｉＣ基板１の表面１ａを覆うように、犠牲膜２を成膜する。犠牲膜２は、例えばスパッタ法により形成されたカーボン膜である。犠牲膜２の表面２ａは、ＳｉＣ基板１の表面１ａの表面形状をある程度反映した凹凸面になる。犠牲膜２の材質は、ドライエッチング時のＳｉＣに対するエッチング選択比が０．５〜２．０程度に制御可能な材質であればどのようなものでもよく、例えば、カーボン膜、シリコン膜の何れでもよいが、特にカーボン膜が好ましい。また、犠牲膜２の成膜方法は、犠牲膜２の材質にもよるが、スパッタリング法、蒸着法、ＣＶＤ法、めっき、スピンコートといった手段を採用できる。
また、犠牲膜２は図２に示す単層膜でもよく、多層膜でもよい。例えば、犠牲膜２としてｎ層の多層膜にする場合は、ＳｉＣ基板１上に順次、第１膜、第２膜と積層し、第ｎ膜まで積層する。このとき、第ｎ膜と第（ｎ−１）膜の界面近傍をエッチングする場合は、第ｎ膜と第（ｎ−１）膜のエッチング選択比が０．５〜２．０程度になるようにエッチング条件を選択する。次に、第ｎ膜のエッチングの終了後に、第（ｎ−１）膜と第（ｎ−２）膜の界面近傍をエッチングする場合は、第（ｎ−１）膜と第（ｎ−２）膜のエッチング選択比が０．５〜２．０程度になるようにエッチング条件を選択する。そして、第１膜とＳｉＣ基板１をエッチングする場合は、第１膜とＳｉＣ基板１のエッチング選択比が０．５〜２．０程度になるようにエッチング条件を選択する。以上の場合において、多層膜を構成する各膜のエッチング条件は、同一でもよいし異なっていてもよい。
また、犠牲膜２の成膜条件として、犠牲膜２の厚みが最大高低差ｄ１またはｄ１’よりも大きくなるように成膜条件を調整することが好ましい。具体的には、最大高低差ｄ１またはｄ１’の１．１倍以上、好ましくは１．２倍以上、更には１．５倍以上でもよい。また、犠牲膜２が必要以上に厚すぎると犠牲膜２の平坦化のために時間を要するので、最大高低差ｄ１またはｄ１’の２倍以下がよい。
また、犠牲膜２の別の膜厚の条件として、犠牲膜２の表面２ａ全部が、ＳｉＣ基板１の表面１ａの最も突出した部分１ａ１よりも高い位置になるように、犠牲膜２の膜厚を設定する条件としてもよい。すなわち、犠牲膜２の表面２ａ最も凹んだ部分２ａ1の高さが、ＳｉＣ基板１の表面１ａの最も突出した部分１ａ１よりも高くなるように犠牲膜２の膜厚を設定すればよい。これにより、次工程で犠牲膜を平坦化する際に、犠牲膜２のみを平坦化できる。
次に、図３に示すように、犠牲膜平坦化工程として、犠牲膜２の表面２ａを機械加工により平坦化する。機械加工としては、研削、研磨、又はＣＭＰ（化学的機械的研磨）のいずれかの手段を用いることできるが、ＣＭＰが好ましく、コロイダルシルカを研磨液に用いたＣＭＰがより好ましい。また、最初に表面２ａを研削または研磨してある程度平坦化してから、仕上げとしてＣＭＰ処理を行ってもよい。平坦化後の犠牲膜２の表面２ａが、最終的なＳｉＣ基板の表面の平坦性に反映されるので、本工程において犠牲膜２を可能な限り平坦化しておくことが好ましく、例えば表面粗さＲａとして０．１ｎｍ以下にすることが好ましい。また、本工程においては、ＳｉＣ基板１の表面１ａを露出させずに犠牲膜２を平坦化することが好ましい。ＳｉＣ基板１の表面１ａを露出させるまで平坦化すると、ＳｉＣ自体の加工レートが著しく低いので、露出したSiC基板に局所的に荷重が掛かって、割れやクラックの危険性が高くなるので好ましくない。
次に、図４に示すように、ＳｉＣ基板平坦化工程として、ＳｉＣ基板１と犠牲膜２のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、犠牲膜２を除去すると同時にＳｉＣ基板１の表面１ａを平坦化して新たな表面１ｂとする。ＳｉＣ基板１に対するエッチング量は、最大高低差ｄ１（またはｄ１’）を超える量ｄ２とすることが好ましく、ｄ１（またはｄ１’）に対してｄ２を１μｍ、好ましくは２μｍ、より好ましくは５μｍよりも大きな加工量にすることが好ましい。なお、ＳｉＣのエッチング開始時は、エッチングによりスパッタされた原子を分析することで検知できる。
ドライエッチングとしては、反応性イオンエッチングを用いることが、ＳｉＣ基板１と犠牲膜２のエッチング選択比を容易に調整でき、かつ、ＳｉＣ基板１の表面１ａを平坦化するまでの加工時間を従来に比べて大幅に短縮できる点で好ましい。具体的には、ＳＦ６やＣＦ４を反応ガスとする高密度プラズマエッチング法が好ましく、より好ましくは、有磁場ICP（ISM=Inductively Super Magnetron)方式の高密度プラズマエッチング法が好ましい。また、ＳｉＣ基板１をエッチング可能であれば、マグネトロン方式等を採用してもよい。
犠牲膜２とＳｉＣ基板１のエッチング選択比を１に近づけるには、反応ガス種、反応ガス流量、反応ガス圧、高周波パワー（RF-Power）、バイアス電力等といった各種エッチング条件の調整が有効であるが、とくにバイアス電力を調整することが、エッチング選択比を容易に１に近づけることができるので好ましい。例えば、反応ガス種としてＳＦ６またはＣＦ４からなる反応ガスを用い、反応ガス流量を１０〜８０ｓｃｃｍとし、反応ガス圧を０．１〜５Ｐａとし、高周波パワーを１００〜９００Ｗとし、バイアス電力を１０〜１００Ｗの範囲で調整すればよいが、特にバイアス電力を調整することが、エッチング選択比を容易に１に近づけることができるので好ましい。図８には、エッチング選択比（SiC／カーボン）とバイアス電力との関係を示しており、バイアス電力を調整することで、エッチング選択比を容易に１に近づけることがわかる。
また、エッチング速度は、条件により１０μｍ／時以上になるので、ＳｉＣ基板１の表面１ａを平坦化するまでの加工時間が従来に比べて大幅に短縮できる。
反応性イオンエッチング法は、エッチング選択比を１近くに調整すれば、加工前の平坦度を殆ど変化させずに加工可能であるため、加工前の犠牲膜２が平坦な面であれば、加工後のＳｉＣ基板１の表面１ｂを平坦な面に維持可能である。また、従来の機械加工による直接的なＳｉC基板の平坦化では加工変質層が発生するが、反応性イオンエッチング法による加工では、ＳｉC基板に対するダメージはほぼ無視できると考えられる。反応性イオンエッチング法では、化学的な作用と物理的な作用（イオン衝撃）の２つの作用がＳｉＣ基板１に加わり、ＳｉＣ表面に対する化学的な作用により原子間の結合力が弱まった部分がイオン衝撃で削られる。従って、反応性イオンエッチング法によるＳｉＣ基板１へのダメージが残ったとしても、化学的な作用で原子間の結合が弱まった数原子層分（nmオーダー）に対するものに過ぎず、機械加工のように数μｍまで及ぶことはない。数原子層分のダメージも、最終的にＣＭＰ処理されて除去されるので、加工変質層を除去するための工程を別途設ける必要がない。
ＳｉＣ基板１と犠牲膜２のエッチング速度の比であるエッチング選択比（ＳｉＣ／犠牲膜）は、０．５〜２．０の範囲が好ましく、０．８〜１．２の範囲がより好ましく、０．９〜１．１の範囲が最も好ましい。ＳｉＣに対する犠牲膜２のエッチング速度が大きすぎると、犠牲膜２を機械加工によって平坦化しておいたとしても、犠牲膜２が優先して削られるため、加工後の表面１ｂに凹凸が残ってしまうので好ましくない。ＳｉＣに対する犠牲膜２のエッチング速度が小さすぎる場合も同様に、加工後に凹凸ができてしまうので好ましくない。
ＳｉＣ基板平坦化工程後は、最終的にエピタキシャル成長面を形成するために、更に粒径の小さなダイヤ砥粒による研磨加工やＣＭＰ法等の表面処理を行う。このようにして、エピタキシャル成長面を有するＳｉＣ基板１を製造できる。更に、ＳｉＣ基板のエピタキシャル成長面に、ＳｉＣエピタキシャル層を形成することで、ＳｉＣエピタキシャルウエハを製造できる。
以上説明したように、本実施形態のＳｉＣ基板の製造方法によれば、ＳｉＣ基板１に犠牲膜２を積層した後に平坦化し、その後、ＳｉＣ基板１と犠牲膜２のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングして犠牲膜２を除去するとともにＳｉＣ基板１を平坦化することで、平坦化した犠牲膜２の表面形状を、ドライエッチング後のＳｉＣ基板１の表面形状に反映させて、ＳｉＣ基板１の表面１ｂを平坦化できる。また、ＳｉＣ基板１をドライエッチングによって平坦化するので、従来の機械加工による平坦化処理に比べて加工時間を大幅に短縮できる。更に、ドライエッチングは数マイクロメートルの精度でエッチング量をコントロールできるので、カーフロスを最小限に抑えることができる。
また、切り出した直後のＳｉＣ基板１を予備的に加工することで、犠牲膜２の必要膜厚を低減できるとともにドライエッチング時間を短縮でき、ＳｉＣ基板の平坦化に要する全体の処理時間を短縮化できる。この場合、予備的な加工後の最大高低差ｄ１’が加工変質層の厚さ（〜１０um）以上あれば、加工変質層はエッチングで除去可能なので好ましい。
（比較例１）
インゴットから切り出され、表面の最大高低差が３０μｍであるＳｉＣ基板を用意した。このＳｉＣ基板をラップ加工し、次いで粒径１μｍのダイヤモンド砥粒を用いて研磨加工し、最後にＣＭＰ加工を行って、加工変質層が完全に除去されたＳｉＣ基板を製造した。ダイヤモンド砥粒を用いた研磨加工の加工量は１０μｍ超であり、ＣＭＰ加工後のＳｉＣ基板の表面粗さＲａは０．０５ｎｍであり、非常に平坦な面になっていた。図５に、比較例１のＳｉＣ基板の表面のAFM像（５μｍ角の範囲）を示す。比較例１における研磨加工およびＣＭＰ加工の所要時間は１２時間であった。
インゴットから切り出され、表面の最大高低差が３０μｍであるＳｉＣ基板を用意した。このＳｉＣ基板をラップ加工し、次いで粒径１μｍのダイヤモンド砥粒を用いて研磨加工し、最後にＣＭＰ加工を行って、加工変質層が完全に除去されたＳｉＣ基板を製造した。ダイヤモンド砥粒を用いた研磨加工の加工量は１０μｍ超であり、ＣＭＰ加工後のＳｉＣ基板の表面粗さＲａは０．０５ｎｍであり、非常に平坦な面になっていた。図５に、比較例１のＳｉＣ基板の表面のAFM像（５μｍ角の範囲）を示す。比較例１における研磨加工およびＣＭＰ加工の所要時間は１２時間であった。
（比較例２）
インゴットから切り出され、表面の最大高低差が３０μｍであるＳｉＣ基板を用意した。このＳｉＣ基板をラップ加工し、次いで粒径１μｍのダイヤモンド砥粒を用いて研磨加工し、最後にＣＭＰ加工を行って、ＳｉＣ基板を製造した。ダイヤモンド砥粒を用いた研磨加工の加工量は３μｍであった。図６に、比較例２のＳｉＣ基板の表面のAFM像（５μｍ角の範囲）を示す。比較例２では、研磨加工の加工量が不足していたため、ＣＭＰ加工後にも加工変質層が一部残留していた。なお、比較例２における研磨加工およびＣＭＰ加工の所要時間は９時間であった。ダイヤモンド砥粒で研磨する量を減らし、研磨時間を短縮したことにより、加工変質層が残留した。
インゴットから切り出され、表面の最大高低差が３０μｍであるＳｉＣ基板を用意した。このＳｉＣ基板をラップ加工し、次いで粒径１μｍのダイヤモンド砥粒を用いて研磨加工し、最後にＣＭＰ加工を行って、ＳｉＣ基板を製造した。ダイヤモンド砥粒を用いた研磨加工の加工量は３μｍであった。図６に、比較例２のＳｉＣ基板の表面のAFM像（５μｍ角の範囲）を示す。比較例２では、研磨加工の加工量が不足していたため、ＣＭＰ加工後にも加工変質層が一部残留していた。なお、比較例２における研磨加工およびＣＭＰ加工の所要時間は９時間であった。ダイヤモンド砥粒で研磨する量を減らし、研磨時間を短縮したことにより、加工変質層が残留した。
（実施例１）
インゴットから切り出され、表面の最大高低差が３０μｍであるＳｉＣ基板を用意した。
まず予備的な平坦化加工として、研削加工により高低差を１０μmまで低減した。このＳｉＣ基板の表面に、スパッタリング法により、成膜時の膜厚条件として高低差超である１２μｍとなる条件でカーボン膜からなる犠牲膜を成膜した。犠牲膜表面を粒径１μｍのダイヤモンド砥粒を用いて研磨加工し、その後にＣＭＰ加工して平坦化した。
インゴットから切り出され、表面の最大高低差が３０μｍであるＳｉＣ基板を用意した。
まず予備的な平坦化加工として、研削加工により高低差を１０μmまで低減した。このＳｉＣ基板の表面に、スパッタリング法により、成膜時の膜厚条件として高低差超である１２μｍとなる条件でカーボン膜からなる犠牲膜を成膜した。犠牲膜表面を粒径１μｍのダイヤモンド砥粒を用いて研磨加工し、その後にＣＭＰ加工して平坦化した。
次に、ＣＦ４を反応ガスとして用い、反応ガス流量を４０ｓｃｃｍとし、反応ガス圧を０．５Ｐａとし、高周波出力を５００Ｗとし、バイアス出力を５０Ｗとする条件で、反応性イオンエッチングを行って、犠牲膜を除去するとともにＳｉＣ基板を平坦化した。この条件でのＳｉＣのエッチング速度とカーボン膜のエッチング速度の比であるエッチング選択比（ＳｉＣ／カーボン膜）は１．１１であった。反応性イオンエッチング後のＳｉＣ基板の表面粗さＲａは０．１ｎｍであり、非常に平坦な面になっていた。図７に、実施例１のＳｉＣ基板の表面のAFM像（5um角の範囲）を示す。最終的に比較例と同じ面状態にするため、仕上げのCMP加工を行った。実施例１における予備的な平坦化加工、犠牲膜形成、犠牲膜平坦化、反応性イオンエッチング及びCMP加工の所要時間は９．5時間であった。
所要時間の内訳は、予備的な平坦化加工が1時間、スパッタが1時間、犠牲膜平坦化加工が2時間、RIEが5時間、仕上げCMP加工が0.5時間であった。
所要時間の内訳は、予備的な平坦化加工が1時間、スパッタが1時間、犠牲膜平坦化加工が2時間、RIEが5時間、仕上げCMP加工が0.5時間であった。
実施例１では、平坦化加工に要する所要時間が、比較例１よりも大幅に短くなった。また、実施例１は、比較例２の平坦化加工に要する所要時間と同程度であったが、加工変質層はほとんど残っていなかった。また、実施例１のカーフロスは３２μｍ程度であり、比較例１のカーフロス（５５μｍ）程度に比べて大幅に少なくなった。
また、実施例１の表面はＲＩＥが終了した段階で比較例１の表面に比べて若干粗れているが、表面粗さRaで０．１ｎｍ程度であり、スクラッチはなく、ダイヤモンドでの研磨加工に比べて表面ダメージも少ない。そのため、１５分から３０分程度のＣＭＰ加工で比較例１と同等のＲａ０．０５ｎｍまで加工することは容易である。比較例の条件では５時間程度必要であったＣＭＰ加工を大幅に短縮することができた。また予備研磨の時間はラップ加工と同程度である。比較例１の条件では５〜６時間を要するダイヤモンドでの研磨工程もない。そのため、スパッタ、犠牲膜平坦化、ＲＩＥの工程を加えても、工程全体では加工時間を短縮することができた。
また、実施例１の表面はＲＩＥが終了した段階で比較例１の表面に比べて若干粗れているが、表面粗さRaで０．１ｎｍ程度であり、スクラッチはなく、ダイヤモンドでの研磨加工に比べて表面ダメージも少ない。そのため、１５分から３０分程度のＣＭＰ加工で比較例１と同等のＲａ０．０５ｎｍまで加工することは容易である。比較例の条件では５時間程度必要であったＣＭＰ加工を大幅に短縮することができた。また予備研磨の時間はラップ加工と同程度である。比較例１の条件では５〜６時間を要するダイヤモンドでの研磨工程もない。そのため、スパッタ、犠牲膜平坦化、ＲＩＥの工程を加えても、工程全体では加工時間を短縮することができた。
１…ＳｉＣ基板、１ａ、１ｂ…表面、２…犠牲膜、ｄ１…最大高低差。
Claims (7)
- ＳｉＣ基板の表面に、前記表面の最大高低差以上の膜厚の犠牲膜を形成する犠牲膜形成工程と、
前記犠牲膜の表面を機械加工により平坦化する犠牲膜平坦化工程と、
前記ＳｉＣ基板と前記犠牲膜のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、前記犠牲膜を除去すると同時に前記ＳｉＣ基板の前記表面を平坦化するＳｉＣ基板平坦化工程と、を具備し、
前記犠牲膜としてカーボン膜を用い、前記カーボン膜をスパッタ法により形成し、
前記犠牲膜形成工程に供する前記ＳｉＣ基板として、ＳｉＣインゴットから切り出されたＳｉＣ基板を用い、
前記ＳｉＣ基板を前記ＳｉＣインゴットから切り出した後、前記犠牲膜平坦化工程の前に、前記ＳｉＣ基板の前記表面の凸部を機械加工によって予備的に平坦化することを特徴とするＳｉＣ基板の製造方法。 - ＳｉＣ基板の表面に犠牲膜を形成する際に、前記犠牲膜表面全面が前記ＳｉＣ基板の前記表面のうち最も突出した突出部よりも高い位置にあるように前記犠牲膜の膜厚を調整しつつ前記犠牲膜を形成する犠牲膜形成工程と、
前記犠牲膜の表面を機械加工により平坦化する犠牲膜平坦化工程と、
前記ＳｉＣ基板と前記犠牲膜のエッチング選択比が０．５〜２．０の範囲になる条件でドライエッチングすることにより、前記犠牲膜を除去すると同時に前記ＳｉＣ基板の前記表面を平坦化するＳｉＣ基板平坦化工程と、を具備し、
前記犠牲膜としてカーボン膜を用い、前記カーボン膜をスパッタ法により形成し、
前記犠牲膜形成工程に供する前記ＳｉＣ基板として、ＳｉＣインゴットから切り出されたＳｉＣ基板を用い、
前記ＳｉＣ基板を前記ＳｉＣインゴットから切り出した後、前記犠牲膜平坦化工程の前に、前記ＳｉＣ基板の前記表面の凸部を機械加工によって予備的に平坦化することを特徴とするＳｉＣ基板の製造方法。 - 前記犠牲膜平坦化工程において、前記犠牲膜を、研削、研磨、又はＣＭＰにより平坦化することを特徴とする請求項１または請求項２に記載のＳｉＣ基板の製造方法。
- 前記犠牲膜平坦化工程において、前記ＳｉＣ基板の前記表面を露出させずに前記犠牲膜を平坦化することを特徴とする請求項１乃至請求項３の何れか一項に記載のＳｉＣ基板の製造方法。
- 前記ＳｉＣ基板の表面の凸部の機械加工が研削加工である請求項１〜４のいずれか一項に記載のＳｉＣ基板の製造方法。
- 前記ＳｉＣ基板平坦化工程のＳｉＣ基板に対するエッチング量は、前記犠牲膜形成工程前の最大高低差ｄ１’を超える量ｄ２であり、ｄ１’に対してｄ２は１μｍよりも大きな加工量である請求項１〜５のいずれか一項に記載のＳｉＣ基板の製造方法。
- 予備的に平坦化した後のＳｉＣ基板の表面の最大高低差ｄ１’が加工変質層の厚さ以上である請求項１〜６のいずれか一項に記載のＳｉＣ基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012276164A JP6126833B2 (ja) | 2012-12-18 | 2012-12-18 | ＳｉＣ基板の製造方法 |
| US14/650,596 US9390924B2 (en) | 2012-12-18 | 2013-11-28 | Method for manufacturing SiC substrate |
| PCT/JP2013/082024 WO2014097845A1 (ja) | 2012-12-18 | 2013-11-28 | ＳｉＣ基板の製造方法 |
| CN201380065498.3A CN104854683B (zh) | 2012-12-18 | 2013-11-28 | SiC基板的制造方法 |
| TW102146012A TWI573193B (zh) | 2012-12-18 | 2013-12-13 | ＳｉＣ基板之製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012276164A JP6126833B2 (ja) | 2012-12-18 | 2012-12-18 | ＳｉＣ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014120683A JP2014120683A (ja) | 2014-06-30 |
| JP6126833B2 true JP6126833B2 (ja) | 2017-05-10 |
Family
ID=50978186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012276164A Active JP6126833B2 (ja) | 2012-12-18 | 2012-12-18 | ＳｉＣ基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9390924B2 (ja) |
| JP (1) | JP6126833B2 (ja) |
| CN (1) | CN104854683B (ja) |
| TW (1) | TWI573193B (ja) |
| WO (1) | WO2014097845A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6648743B2 (ja) * | 2016-10-05 | 2020-02-14 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US10319599B2 (en) * | 2017-05-31 | 2019-06-11 | Infineon Technologies Ag | Methods of planarizing SiC surfaces |
| CN108133887B (zh) * | 2017-12-04 | 2019-07-02 | 扬州国宇电子有限公司 | 基于深槽刻蚀的平坦化方法 |
| WO2021053579A1 (en) * | 2019-09-19 | 2021-03-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method for flattening substrates or layers using 3d printing and etching |
| CN116031146B (zh) * | 2023-02-16 | 2023-06-13 | 烟台显华高分子材料有限公司 | 一种SiC晶圆制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570166B2 (ja) * | 1994-04-22 | 1997-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08167587A (ja) * | 1994-12-12 | 1996-06-25 | Yamaha Corp | 半導体ウェハの平坦化法 |
| JP2001358214A (ja) * | 2000-06-15 | 2001-12-26 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US6858537B2 (en) * | 2001-09-11 | 2005-02-22 | Hrl Laboratories, Llc | Process for smoothing a rough surface on a substrate by dry etching |
| JP4148105B2 (ja) | 2002-11-08 | 2008-09-10 | 日立金属株式会社 | ＳｉＣ基板の製造方法 |
| JP4519199B2 (ja) | 2007-09-03 | 2010-08-04 | パナソニック株式会社 | ウエハ再生方法およびウエハ再生装置 |
| JP2010135552A (ja) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2011146662A (ja) * | 2009-04-15 | 2011-07-28 | Mes Afty Corp | ＳｉＣ半導体素子の製造方法 |
| JP2011103379A (ja) | 2009-11-11 | 2011-05-26 | Sumco Corp | ウェーハの平坦化加工方法 |
-
2012
- 2012-12-18 JP JP2012276164A patent/JP6126833B2/ja active Active
-
2013
- 2013-11-28 CN CN201380065498.3A patent/CN104854683B/zh active Active
- 2013-11-28 US US14/650,596 patent/US9390924B2/en active Active
- 2013-11-28 WO PCT/JP2013/082024 patent/WO2014097845A1/ja active Application Filing
- 2013-12-13 TW TW102146012A patent/TWI573193B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104854683A (zh) | 2015-08-19 |
| JP2014120683A (ja) | 2014-06-30 |
| US9390924B2 (en) | 2016-07-12 |
| TW201432812A (zh) | 2014-08-16 |
| WO2014097845A1 (ja) | 2014-06-26 |
| CN104854683B (zh) | 2018-03-30 |
| TWI573193B (zh) | 2017-03-01 |
| US20150318174A1 (en) | 2015-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6126833B2 (ja) | ＳｉＣ基板の製造方法 | |
| EP2912681B1 (en) | Method of fabricating flat sic semiconductor substrate | |
| EP1855312B1 (en) | PROCESS FOR PRODUCING SiC SINGLE-CRYSTAL SUBSTRATE | |
| TWI327100B (en) | Verfahren zur herstellung einer halbleiterscheibe mit einer profilierten kante | |
| TWI615893B (zh) | 半導體晶圓之加工方法 | |
| US20020187595A1 (en) | Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality | |
| TW201730949A (zh) | 晶圓研磨方法 | |
| US9502230B2 (en) | Method for producing SiC substrate | |
| US20150266155A1 (en) | Method for producing polished-article | |
| JP2019125731A (ja) | 貼り合わせウェーハの製造方法 | |
| US20130149941A1 (en) | Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate | |
| JP5869280B2 (ja) | 半導体装置の製造方法 | |
| JP6032087B2 (ja) | 第１３族窒化物結晶基板の製造方法 | |
| JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2017162847A (ja) | 基板の平坦化方法 | |
| JP2007075948A (ja) | 研磨板及びその製造方法ならびにラッピング装置及びラッピング方法 | |
| JP2005209862A (ja) | 半導体エピタキシャルウェーハの製造方法 | |
| JP2010153844A (ja) | 活性層用ウェーハの製造方法 | |
| TW202420401A (zh) | 用於製作半導體或壓電結構之方法 | |
| CN115488757A (zh) | 一种氮化镓晶圆及其减薄方法 | |
| JP2023114215A (ja) | ＳｉＣエピタキシャル基板およびその製造方法 | |
| JP3581145B6 (ja) | 窒化物半導体基板の加工方法 | |
| CN116325084A (zh) | 制造能够形成混合衬底结构的高电阻率硅处置晶片的方法 | |
| JP2013120795A (ja) | 窒化物半導体基板の製造方法 | |
| JP2002173398A (ja) | ランガサイト型酸化物単結晶ウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6126833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |