JP3127983B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3127983B2 JP3127983B2 JP07334296A JP33429695A JP3127983B2 JP 3127983 B2 JP3127983 B2 JP 3127983B2 JP 07334296 A JP07334296 A JP 07334296A JP 33429695 A JP33429695 A JP 33429695A JP 3127983 B2 JP3127983 B2 JP 3127983B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- inorganic insulating
- polishing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、化学的機械研磨(Chemical Mechani
cal Polishing ;CMP)法を用いた層間絶縁膜の平坦
化方法に関するものである。
方法に関し、特に、化学的機械研磨(Chemical Mechani
cal Polishing ;CMP)法を用いた層間絶縁膜の平坦
化方法に関するものである。
【0002】
【従来の技術】近年、LSIの配線の微細化、多層化に
伴って基板表面での凹凸が著しくなってきている。凹凸
の激しい表面では、フォトリソグラフィにおける解像度
が低下し、また配線の断線・短絡が起こりやすくなるこ
とから層間絶縁膜を平坦化することが求められる。平坦
化技術としては、グラスフロー法、SOG(Spin on
Glass)法、エッチバック法、CMP法、など知ら
れているが、なかでもCMP法はグローバルな平坦性が
得られやすいことから注目されている。
伴って基板表面での凹凸が著しくなってきている。凹凸
の激しい表面では、フォトリソグラフィにおける解像度
が低下し、また配線の断線・短絡が起こりやすくなるこ
とから層間絶縁膜を平坦化することが求められる。平坦
化技術としては、グラスフロー法、SOG(Spin on
Glass)法、エッチバック法、CMP法、など知ら
れているが、なかでもCMP法はグローバルな平坦性が
得られやすいことから注目されている。
【0003】図7(a)〜(d)は、特開平5−315
308号公報にて提案された、CMP法を用いた従来の
平坦化方法(以下、第1の従来例という)を示す工程順
断面図である。図7(a)に示すように、シリコン基板
21上にはデバイス層22が形成され、その上に下地凸
パターン23が形成されている。その上に、SiO2 膜
24、BPSG(borophosphosilicate glass )膜25
を順次堆積する。このとき、BPSG膜25の表面には
下地凸パターン23の凸形状が現れる。
308号公報にて提案された、CMP法を用いた従来の
平坦化方法(以下、第1の従来例という)を示す工程順
断面図である。図7(a)に示すように、シリコン基板
21上にはデバイス層22が形成され、その上に下地凸
パターン23が形成されている。その上に、SiO2 膜
24、BPSG(borophosphosilicate glass )膜25
を順次堆積する。このとき、BPSG膜25の表面には
下地凸パターン23の凸形状が現れる。
【0004】次に、図7(b)に示すように、ポリッシ
ング保護膜となるSi3 N4 膜26を形成し、フォトリ
ソグラフィおよびドライエッチングによりBPSG膜2
5表面の凸部上のSi3 N4 膜26を除去する。この
時、Si3 N4 膜26がBPSG膜25の凸部にかから
ないように少し広めにSi3 N4 膜26を除去し、凹部
の表面にもBPSG膜25を露出させる。
ング保護膜となるSi3 N4 膜26を形成し、フォトリ
ソグラフィおよびドライエッチングによりBPSG膜2
5表面の凸部上のSi3 N4 膜26を除去する。この
時、Si3 N4 膜26がBPSG膜25の凸部にかから
ないように少し広めにSi3 N4 膜26を除去し、凹部
の表面にもBPSG膜25を露出させる。
【0005】次に、図7(c)に示すように、コロイダ
ルシリカスラリーを用いて研磨すると、Si3 N4 膜2
6の存在しないBPSG膜25の表面の凸部選択的に研
磨除去される。一方、プラズマBPSG膜25表面の凸
部以外の領域はSi3 N4 膜26に保護されているため
研磨は進行しない。そして、最後に図7(d)に示すよ
うに、Si3 N4 膜26をエッチング除去すれば、平坦
な表面を得ることができる。
ルシリカスラリーを用いて研磨すると、Si3 N4 膜2
6の存在しないBPSG膜25の表面の凸部選択的に研
磨除去される。一方、プラズマBPSG膜25表面の凸
部以外の領域はSi3 N4 膜26に保護されているため
研磨は進行しない。そして、最後に図7(d)に示すよ
うに、Si3 N4 膜26をエッチング除去すれば、平坦
な表面を得ることができる。
【0006】CMP法を用いた他の平坦化技術として、
下地段差のある半導体基板上に均一の膜厚のPSG(ph
osphosilicate glass )膜、薄い膜厚のSi3 N4 膜、
厚いBPSG膜を順次堆積した後、CMP法によりBP
SG膜をSi3 N4 膜の表面の一部が露出するまで研磨
する手法(以下、第2の従来例という)が、特開平5−
226334号公報により提案されている。
下地段差のある半導体基板上に均一の膜厚のPSG(ph
osphosilicate glass )膜、薄い膜厚のSi3 N4 膜、
厚いBPSG膜を順次堆積した後、CMP法によりBP
SG膜をSi3 N4 膜の表面の一部が露出するまで研磨
する手法(以下、第2の従来例という)が、特開平5−
226334号公報により提案されている。
【0007】
【発明が解決しようとする課題】上述した第1の従来例
の製造方法では、以下のような問題点があった。第1の
従来例では、終点検知が難しく、図8(a)に示す状態
からさらに研磨を続けるとポリッシング保護膜であるS
i3 N4 膜26で覆われていない領域では、図8(b)
に示されるように、凹部27が形成されてしまう。さら
に、図9(a)に示すような大面積の下地凸パターン2
3の形成されている領域では広い面積でSi3 N4 膜で
保護されないことになるため研磨が進行し易く、図9
(b)に示されるように、凹部27が形成されてしま
う。
の製造方法では、以下のような問題点があった。第1の
従来例では、終点検知が難しく、図8(a)に示す状態
からさらに研磨を続けるとポリッシング保護膜であるS
i3 N4 膜26で覆われていない領域では、図8(b)
に示されるように、凹部27が形成されてしまう。さら
に、図9(a)に示すような大面積の下地凸パターン2
3の形成されている領域では広い面積でSi3 N4 膜で
保護されないことになるため研磨が進行し易く、図9
(b)に示されるように、凹部27が形成されてしま
う。
【0008】また、第1の従来例ではこのポリッシング
保護膜となるSi3 N4 膜をフォトリソグラフィ技術で
形成しているため、工数が多くなるという問題がある
外、配線の高集積化、微細化にともなって目合わせにず
れが生じて、下地凸パターン上部にSi3 N4 膜26が
残る可能性がある。下地凸パターン上にSi3 N4 膜が
残ると、CMPによる平坦化は困難になる。
保護膜となるSi3 N4 膜をフォトリソグラフィ技術で
形成しているため、工数が多くなるという問題がある
外、配線の高集積化、微細化にともなって目合わせにず
れが生じて、下地凸パターン上部にSi3 N4 膜26が
残る可能性がある。下地凸パターン上にSi3 N4 膜が
残ると、CMPによる平坦化は困難になる。
【0009】また、第2の従来例では、下地に大面積の
凹パターンが存在している場合には、図9(b)に示す
パターンとは逆に、下地凹パターンのある領域上でのB
PSG膜の表面に凹部が形成されやすくなる。また、こ
の第2の従来例では、層間絶縁膜の表面が2種類の絶縁
膜(Si3 N4 膜とBPSG膜)が存在しているため、
後工程でのエッチング工程や成膜工程あるいは膜のパタ
ーニング工程での工程管理が難しくなるという欠点があ
った。
凹パターンが存在している場合には、図9(b)に示す
パターンとは逆に、下地凹パターンのある領域上でのB
PSG膜の表面に凹部が形成されやすくなる。また、こ
の第2の従来例では、層間絶縁膜の表面が2種類の絶縁
膜(Si3 N4 膜とBPSG膜)が存在しているため、
後工程でのエッチング工程や成膜工程あるいは膜のパタ
ーニング工程での工程管理が難しくなるという欠点があ
った。
【0010】本発明は、このような従来例の問題点に鑑
みてなされたものであって、その目的は、フォトリソグ
ラフィ工程などの複雑な工程を必要とすることなく、簡
単な工程で容易に平坦な表面の層間絶縁膜を形成しうる
ようにすることである。
みてなされたものであって、その目的は、フォトリソグ
ラフィ工程などの複雑な工程を必要とすることなく、簡
単な工程で容易に平坦な表面の層間絶縁膜を形成しうる
ようにすることである。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めの本発明による半導体装置の製造方法は、 段差の
ある半導体基板上に、前記段差以上の膜厚の第1の無機
絶縁膜を形成する工程と、 前記第1の無機絶縁膜上
に、該第1の無機絶縁膜より化学的機械研磨(CMP)
における研磨速度が高い材料からなる第2の無機絶縁膜
を形成する工程と、 前記第1の無機絶縁膜と前記第
2の無機絶縁膜との研磨速度比が、1:1.5〜4であ
る化学的機械研磨により、第1の無機絶縁膜上の前記第
2の無機絶縁膜を完全に除去して平坦面を形成する工程
と、を備え、前記第2の無機絶縁膜の膜厚は該第2の無
機絶縁膜の研磨除去が完了した時点でほぼ完全な平坦面
が得られる値に選定され、前記第(3)の工程におい
て、表面に前記第1の無機絶縁膜と前記第2の無機絶縁
膜とが混在している状態では、標高の高い領域が優先的
に研磨される条件にて化学的機械研磨が行われることを
特徴としている。そして、好ましくは第1の無機絶縁膜
と第2の無機絶縁膜とが、同一気相成長装置において連
続して成膜される。
めの本発明による半導体装置の製造方法は、 段差の
ある半導体基板上に、前記段差以上の膜厚の第1の無機
絶縁膜を形成する工程と、 前記第1の無機絶縁膜上
に、該第1の無機絶縁膜より化学的機械研磨(CMP)
における研磨速度が高い材料からなる第2の無機絶縁膜
を形成する工程と、 前記第1の無機絶縁膜と前記第
2の無機絶縁膜との研磨速度比が、1:1.5〜4であ
る化学的機械研磨により、第1の無機絶縁膜上の前記第
2の無機絶縁膜を完全に除去して平坦面を形成する工程
と、を備え、前記第2の無機絶縁膜の膜厚は該第2の無
機絶縁膜の研磨除去が完了した時点でほぼ完全な平坦面
が得られる値に選定され、前記第(3)の工程におい
て、表面に前記第1の無機絶縁膜と前記第2の無機絶縁
膜とが混在している状態では、標高の高い領域が優先的
に研磨される条件にて化学的機械研磨が行われることを
特徴としている。そして、好ましくは第1の無機絶縁膜
と第2の無機絶縁膜とが、同一気相成長装置において連
続して成膜される。
【0012】
【発明の実施の形態】図1(a)〜(c)は、本発明の
実施の形態を説明するための工程順断面図である。本発
明においては、シリコン基板1上に形成された配線下絶
縁膜2の上に下層配線膜として例えばAl配線3が形成
される。その上に第1の絶縁膜4を形成する。第1の絶
縁膜は単一の層からなる絶縁膜であってもよいが、下層
を高品質の酸化膜とする多層の絶縁膜によって形成する
ことができる。第1の絶縁膜は、望ましくはSiONま
たはSiO2 により形成される。これらの膜は、TEO
S(Tetra Ethyl OrthoSilicate )などをソースとする
プラズマCVD法によって形成しうるが、この成膜法に
限定されるものではなく、無機ソースを使用したCVD
法も可能であり、低圧CVD(LPCVD)法、常圧C
VD(APCVD)法、光CVD法などの成膜技術を用
いることができる。この第1の絶縁膜は、下地段差(こ
の場合はAl配線3)の膜厚よりに厚い膜厚になされ
る。また、この第1の絶縁膜を多層の絶縁層によって形
成するときは最上層の絶縁層の膜厚が最も厚い膜厚とな
るようにする。
実施の形態を説明するための工程順断面図である。本発
明においては、シリコン基板1上に形成された配線下絶
縁膜2の上に下層配線膜として例えばAl配線3が形成
される。その上に第1の絶縁膜4を形成する。第1の絶
縁膜は単一の層からなる絶縁膜であってもよいが、下層
を高品質の酸化膜とする多層の絶縁膜によって形成する
ことができる。第1の絶縁膜は、望ましくはSiONま
たはSiO2 により形成される。これらの膜は、TEO
S(Tetra Ethyl OrthoSilicate )などをソースとする
プラズマCVD法によって形成しうるが、この成膜法に
限定されるものではなく、無機ソースを使用したCVD
法も可能であり、低圧CVD(LPCVD)法、常圧C
VD(APCVD)法、光CVD法などの成膜技術を用
いることができる。この第1の絶縁膜は、下地段差(こ
の場合はAl配線3)の膜厚よりに厚い膜厚になされ
る。また、この第1の絶縁膜を多層の絶縁層によって形
成するときは最上層の絶縁層の膜厚が最も厚い膜厚とな
るようにする。
【0013】次に、第1の絶縁膜4上に第2の絶縁膜5
を成長させる〔図1(a)〕。この第2の絶縁膜は、C
MPにおける研磨速度が第1の絶縁膜(多層の絶縁層に
よって形成されている場合には最上層の絶縁層)より高
い材料を用いて形成される。たとえば、第1の絶縁膜が
SiONである場合には、SiO2 、PSG(phosphos
ilicate glass )、BSG(borosilicate glass)また
はBPSG(borophosphosilicate glass )などにより
形成され、第1の絶縁膜がSiO2 である場合には、P
SG、BSG、BPSGなどにより形成される。この第
2の絶縁膜5は、少なくとも第1の絶縁膜の表面に形成
された凹部を埋め込むことのできる膜厚に形成される。
この第2の絶縁膜5も第1の絶縁膜4と同様にCVD法
により形成されるが、望ましくは、同一気相成長装置を
用いて第1の絶縁膜に続けて連続的に成膜を行う。
を成長させる〔図1(a)〕。この第2の絶縁膜は、C
MPにおける研磨速度が第1の絶縁膜(多層の絶縁層に
よって形成されている場合には最上層の絶縁層)より高
い材料を用いて形成される。たとえば、第1の絶縁膜が
SiONである場合には、SiO2 、PSG(phosphos
ilicate glass )、BSG(borosilicate glass)また
はBPSG(borophosphosilicate glass )などにより
形成され、第1の絶縁膜がSiO2 である場合には、P
SG、BSG、BPSGなどにより形成される。この第
2の絶縁膜5は、少なくとも第1の絶縁膜の表面に形成
された凹部を埋め込むことのできる膜厚に形成される。
この第2の絶縁膜5も第1の絶縁膜4と同様にCVD法
により形成されるが、望ましくは、同一気相成長装置を
用いて第1の絶縁膜に続けて連続的に成膜を行う。
【0014】次に、CMP法を用いて研磨を行うと、ま
ず、第2の絶縁膜5の凸部が優先的に研磨されやがてA
l配線3上での第1の絶縁膜の表面が露出する〔図1
(b)〕。この研磨過程において、凹部における第2の
絶縁膜5の研磨はそれ程進まずかなりの膜厚の状態で残
される。この状態からさらに研磨を続けると、A部にお
いて第1の絶縁膜4の研磨が始まるが、第1の絶縁膜は
第2の絶縁膜より研磨速度の遅い材料により形成されて
いるため、研磨速度は第2の絶縁膜の場合よりも低下す
る。一方、B部では凹部に残された第2の絶縁膜は、凹
部が浅くなったために図1(a)の状態における場合よ
りも速くなる。このように研磨速度がバランスすること
により、残りの第2の絶縁膜が終了する時点で、図1
(c)に示すように、ほぼ完全な平坦面を得ることがで
きる。このような効果を得るためには、第1の絶縁膜と
第2の絶縁膜との研磨速度比を1.5〜4程度に納める
ことが望ましい。研磨速度に極端な差がある場合には、
図8(b)、図9(b)に示されるように、凹部を生じ
易くなるが、研磨速度比を上記の程度に選定する場合に
は従来例のこの作用を緩和することができ、第2の絶縁
膜の膜厚を適切に選択することにより完全平坦性を得る
ことができる。
ず、第2の絶縁膜5の凸部が優先的に研磨されやがてA
l配線3上での第1の絶縁膜の表面が露出する〔図1
(b)〕。この研磨過程において、凹部における第2の
絶縁膜5の研磨はそれ程進まずかなりの膜厚の状態で残
される。この状態からさらに研磨を続けると、A部にお
いて第1の絶縁膜4の研磨が始まるが、第1の絶縁膜は
第2の絶縁膜より研磨速度の遅い材料により形成されて
いるため、研磨速度は第2の絶縁膜の場合よりも低下す
る。一方、B部では凹部に残された第2の絶縁膜は、凹
部が浅くなったために図1(a)の状態における場合よ
りも速くなる。このように研磨速度がバランスすること
により、残りの第2の絶縁膜が終了する時点で、図1
(c)に示すように、ほぼ完全な平坦面を得ることがで
きる。このような効果を得るためには、第1の絶縁膜と
第2の絶縁膜との研磨速度比を1.5〜4程度に納める
ことが望ましい。研磨速度に極端な差がある場合には、
図8(b)、図9(b)に示されるように、凹部を生じ
易くなるが、研磨速度比を上記の程度に選定する場合に
は従来例のこの作用を緩和することができ、第2の絶縁
膜の膜厚を適切に選択することにより完全平坦性を得る
ことができる。
【0015】なお、配線としては、アルミニウムの外、
アルミニウム合金、チタン合金、タングステン、銅、ポ
リシリコンなどからなる配線であってもよい。また、下
地段差となるものは、配線の外、キャパシタ、抵抗、電
極、絶縁層などであってもよい。
アルミニウム合金、チタン合金、タングステン、銅、ポ
リシリコンなどからなる配線であってもよい。また、下
地段差となるものは、配線の外、キャパシタ、抵抗、電
極、絶縁層などであってもよい。
【0016】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [第1の実施例]図2(a)〜(e)および図3
(a)、(b)は、本発明の第1の実施例を説明するた
めの工程順断面図である。なお、図2は、比較的下地の
凹・凸パターンの面積が狭い場合を、図3は大面積の凸
または凹パターンが形成されている場合を示している。
以下では、図2を中心に説明を行う。図2(a)に示す
ように、シリコン基板上11の上に、常圧化学気相成長
法によりBPSG膜を0.5μmの厚さに堆積した後、
700℃の窒素ガス雰囲気中で30秒間のランプによる
熱処理(Rapid Thermal Anneal;RTA)を行い、配線
下絶縁膜12を形成する。次に、配線下絶縁膜12の上
に銅およびシリコンを含有するアルミニウム膜をスパッ
タリング法により1μmの厚さで堆積しこれをパターニ
ングしてAl配線13aを形成する。
て説明する。 [第1の実施例]図2(a)〜(e)および図3
(a)、(b)は、本発明の第1の実施例を説明するた
めの工程順断面図である。なお、図2は、比較的下地の
凹・凸パターンの面積が狭い場合を、図3は大面積の凸
または凹パターンが形成されている場合を示している。
以下では、図2を中心に説明を行う。図2(a)に示す
ように、シリコン基板上11の上に、常圧化学気相成長
法によりBPSG膜を0.5μmの厚さに堆積した後、
700℃の窒素ガス雰囲気中で30秒間のランプによる
熱処理(Rapid Thermal Anneal;RTA)を行い、配線
下絶縁膜12を形成する。次に、配線下絶縁膜12の上
に銅およびシリコンを含有するアルミニウム膜をスパッ
タリング法により1μmの厚さで堆積しこれをパターニ
ングしてAl配線13aを形成する。
【0017】次に、図2(b)に示すように、Al配線
13aを含む表面に、プラズマ化学気相成長装置を用い
て、基板温度390℃、圧力9.0Torr、TEOSを供
給するHe流量450sccm、N2 O流量500sccm、周
波数13.56MHz、パワー480Wの条件でSiO
N膜14を2.0μmの厚さに堆積する。
13aを含む表面に、プラズマ化学気相成長装置を用い
て、基板温度390℃、圧力9.0Torr、TEOSを供
給するHe流量450sccm、N2 O流量500sccm、周
波数13.56MHz、パワー480Wの条件でSiO
N膜14を2.0μmの厚さに堆積する。
【0018】続いて、図2(c)に示すように、SiO
N膜14の成膜に連続して、基板温度390℃、圧力
9.0Torr、TEOSを供給するHe流量450sccm、
O2 流量300sccm、周波数13.56MHz、パワー
480Wの条件でSiO2 膜15を0.8μmの厚さに
堆積する〔図3(a)〕。ここで、連続成膜とはN2 O
ガス供給の有無などをコントロールすることによって性
質の異なる膜を同一プロセスで堆積するこという。
N膜14の成膜に連続して、基板温度390℃、圧力
9.0Torr、TEOSを供給するHe流量450sccm、
O2 流量300sccm、周波数13.56MHz、パワー
480Wの条件でSiO2 膜15を0.8μmの厚さに
堆積する〔図3(a)〕。ここで、連続成膜とはN2 O
ガス供給の有無などをコントロールすることによって性
質の異なる膜を同一プロセスで堆積するこという。
【0019】最後に、図2(d)に示すように、CMP
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た〔図3(b)〕。研磨条件は、研磨圧力7.0psi(po
undsquare inch )、裏面圧力3.5psi 、定盤回転数
20rpm 、キャリア回転数40rpm 、研磨剤流量150
cc/minで行った。本実施例の方法によれば、図3(b)
に示されるように、凸パターンや凹パターンが広い面積
に渡って存在している場合にも、研磨表面に凹部が発生
することのないようにすることができ、グローバルな平
坦性をもつ層間絶縁膜を形成することができた。
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た〔図3(b)〕。研磨条件は、研磨圧力7.0psi(po
undsquare inch )、裏面圧力3.5psi 、定盤回転数
20rpm 、キャリア回転数40rpm 、研磨剤流量150
cc/minで行った。本実施例の方法によれば、図3(b)
に示されるように、凸パターンや凹パターンが広い面積
に渡って存在している場合にも、研磨表面に凹部が発生
することのないようにすることができ、グローバルな平
坦性をもつ層間絶縁膜を形成することができた。
【0020】このCMP法の研磨時間の終点検出法は、
SiO2 膜とSiON膜の研磨レートの違いを用いた。
プラズマSiO2 膜の研磨レートは140nm/minであ
り、プラズマSiON膜の研磨レートは80nm/minであ
る。この研磨レートの変化は、ウェハを保持するキャリ
アを回転させるモータの電流変化によってモニタでき
る。これは最初のSiO2 膜の研磨時にキャリアを回転
させるモータの出力トルクが下層の研磨レートが遅いS
iON膜の研磨時には減少しこれに伴ってその電流が元
の約40〜50%に減少するためである。この電流を研
磨時には常時モニタすることにより、図2(d)、図3
(b)に示した層間絶縁膜構造の終点検出ができる。
SiO2 膜とSiON膜の研磨レートの違いを用いた。
プラズマSiO2 膜の研磨レートは140nm/minであ
り、プラズマSiON膜の研磨レートは80nm/minであ
る。この研磨レートの変化は、ウェハを保持するキャリ
アを回転させるモータの電流変化によってモニタでき
る。これは最初のSiO2 膜の研磨時にキャリアを回転
させるモータの出力トルクが下層の研磨レートが遅いS
iON膜の研磨時には減少しこれに伴ってその電流が元
の約40〜50%に減少するためである。この電流を研
磨時には常時モニタすることにより、図2(d)、図3
(b)に示した層間絶縁膜構造の終点検出ができる。
【0021】さらに、このSiON膜をSIMS(Seco
ndary Ion Mass Spectrometer ;2次イオン質量分析)
装置を用いて分析した結果、N2 Oガスを用いた場合で
は9×1020atoms/cc、N2 ガスを用いた場合では1.
5×1020atoms/ccのNが膜中に含まれていることがわ
かった。SiON膜の上に形成されているSiO2 膜の
N含有量は1×1018atoms/ccであったことを考慮する
と、このSiON膜はストッパ膜として十分なN量が含
まれていると考えられる。
ndary Ion Mass Spectrometer ;2次イオン質量分析)
装置を用いて分析した結果、N2 Oガスを用いた場合で
は9×1020atoms/cc、N2 ガスを用いた場合では1.
5×1020atoms/ccのNが膜中に含まれていることがわ
かった。SiON膜の上に形成されているSiO2 膜の
N含有量は1×1018atoms/ccであったことを考慮する
と、このSiON膜はストッパ膜として十分なN量が含
まれていると考えられる。
【0022】また、本実施例ではN2 Oガスを用いその
流量を500sccmとしたが、N2 Oに代え、N2 または
NH3 を用いることができ、またガス流量範囲も200
sccmから1000sccmまでの範囲で適宜の値に選定しう
る。さらに、本実施例ではSiON膜の膜厚を2.0μ
m、SiO2 膜の膜厚を0.8μmとしたが、上記膜厚
のAl配線の場合、SiON膜の範囲が1.0μm以上
2.5μm以下、SiO2 膜の範囲が0.5μm以上
1.5μm以下であれば本実施例と同様の効果を得るこ
とができる。
流量を500sccmとしたが、N2 Oに代え、N2 または
NH3 を用いることができ、またガス流量範囲も200
sccmから1000sccmまでの範囲で適宜の値に選定しう
る。さらに、本実施例ではSiON膜の膜厚を2.0μ
m、SiO2 膜の膜厚を0.8μmとしたが、上記膜厚
のAl配線の場合、SiON膜の範囲が1.0μm以上
2.5μm以下、SiO2 膜の範囲が0.5μm以上
1.5μm以下であれば本実施例と同様の効果を得るこ
とができる。
【0023】[第2の実施例]図4(a)〜(d)は、
本発明の第2の実施例を説明するための工程順断面図で
ある。図4(a)に示すように、シリコン基板上11の
上に、第1の実施例と同様の方法により配線下絶縁膜1
2を形成し、続いて、その上に銅およびシリコンを含有
するアルミニウム膜をスパッタリング法により1μmの
厚さで堆積しこれをパターニングしてAl配線13aを
形成する。次に、Al配線13aを含む表面にプラズマ
化学気相成長装置を用いて、SiO2 膜15を、基板温
度390℃、圧力9.0Torr、TEOSを供給するHe
流量450sccm、O2 流量450sccm、周波数13.5
6MHz、パワー480Wの条件で0.4μmの厚さに
堆積する。
本発明の第2の実施例を説明するための工程順断面図で
ある。図4(a)に示すように、シリコン基板上11の
上に、第1の実施例と同様の方法により配線下絶縁膜1
2を形成し、続いて、その上に銅およびシリコンを含有
するアルミニウム膜をスパッタリング法により1μmの
厚さで堆積しこれをパターニングしてAl配線13aを
形成する。次に、Al配線13aを含む表面にプラズマ
化学気相成長装置を用いて、SiO2 膜15を、基板温
度390℃、圧力9.0Torr、TEOSを供給するHe
流量450sccm、O2 流量450sccm、周波数13.5
6MHz、パワー480Wの条件で0.4μmの厚さに
堆積する。
【0024】続いて、図4(b)に示すように、連続し
てSiON膜14を、基板温度390℃、圧力9.0To
rr、TEOSを供給するHe流量450sccm、N2 O流
量500sccm、周波数13.56MHz、パワー480
Wの条件で1.5μmの厚さに堆積する。
てSiON膜14を、基板温度390℃、圧力9.0To
rr、TEOSを供給するHe流量450sccm、N2 O流
量500sccm、周波数13.56MHz、パワー480
Wの条件で1.5μmの厚さに堆積する。
【0025】次に、図4(c)に示すように、連続して
再びSiO2 膜15を基板温度390℃、圧力9.0To
rr、TEOSを供給するHe流量450sccm、O2 流量
300sccm、、周波数13.56MHz、パワー480
Wの条件で0.8μmの厚さに堆積する。最後に、図4
(d)に示すように、CMP法を用いて、多層構造の層
間絶縁膜を研磨し、平坦化した。研磨条件は、研磨圧力
7.0psi 、裏面圧力3.5psi、定盤回転数20rpm
、キャリア回転数40rpm 、研磨剤流量150cc/min
で行った。本実施例においても、図3(b)に示される
第1の実施例の場合と同様に、下地に広い凸パターンが
ある場合にも広い凹パターンがある場合にも、平坦な表
面を得ることができた。
再びSiO2 膜15を基板温度390℃、圧力9.0To
rr、TEOSを供給するHe流量450sccm、O2 流量
300sccm、、周波数13.56MHz、パワー480
Wの条件で0.8μmの厚さに堆積する。最後に、図4
(d)に示すように、CMP法を用いて、多層構造の層
間絶縁膜を研磨し、平坦化した。研磨条件は、研磨圧力
7.0psi 、裏面圧力3.5psi、定盤回転数20rpm
、キャリア回転数40rpm 、研磨剤流量150cc/min
で行った。本実施例においても、図3(b)に示される
第1の実施例の場合と同様に、下地に広い凸パターンが
ある場合にも広い凹パターンがある場合にも、平坦な表
面を得ることができた。
【0026】[第3の実施例]図5(a)、(b)は、
本発明の第3の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上11の上に、配線下絶縁膜
12を形成し、その上にポリシリコンをCVD法により
0.5μmの厚さに堆積しこれをパターニングしてポリ
シリコン配線13bを形成する。
本発明の第3の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上11の上に、配線下絶縁膜
12を形成し、その上にポリシリコンをCVD法により
0.5μmの厚さに堆積しこれをパターニングしてポリ
シリコン配線13bを形成する。
【0027】次に、ポリシリコン配線13bを含む表面
にプラズマ化学気相成長装置を用いて、SiO2 膜15
を、基板温度390℃、圧力9.0Torr、TEOSを供
給するHe流量450sccm、O2 流量300sccm、周波
数13.56MHz、パワー480Wの条件で1.0μ
mの厚さで堆積する。続いて、同一装置で連続してBP
SG膜16を、基板温度450℃、圧力6.0Torr、T
EOSを供給するHe流量450sccm、O2 流量300
sccm、周波数13.56MHz、パワー200Wの条件
でTMB〔Tri-Methyl Borate ;B(OCH3 )3 〕と
TMOP〔Tri-Methyl Phosphate;PO(OCH3 )
3 〕を供給するHeガスをそれぞれ435sccm、50sc
cmずつ新たに供給して0.4μmの厚さに堆積する〔図
5(a)〕。
にプラズマ化学気相成長装置を用いて、SiO2 膜15
を、基板温度390℃、圧力9.0Torr、TEOSを供
給するHe流量450sccm、O2 流量300sccm、周波
数13.56MHz、パワー480Wの条件で1.0μ
mの厚さで堆積する。続いて、同一装置で連続してBP
SG膜16を、基板温度450℃、圧力6.0Torr、T
EOSを供給するHe流量450sccm、O2 流量300
sccm、周波数13.56MHz、パワー200Wの条件
でTMB〔Tri-Methyl Borate ;B(OCH3 )3 〕と
TMOP〔Tri-Methyl Phosphate;PO(OCH3 )
3 〕を供給するHeガスをそれぞれ435sccm、50sc
cmずつ新たに供給して0.4μmの厚さに堆積する〔図
5(a)〕。
【0028】最後に、図5(b)に示すように、CMP
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た。研磨条件は、研磨圧力7.0psi 、裏面圧力3.5
psi、定盤回転数20rpm 、キャリア回転数40rpm 、
研磨剤流量150cc/minで行った。このCMP法の研磨
時間の終点検出法はSiO2 膜とBPSG膜の研磨レー
トの違いを用いた。SiO2 膜の研磨レートは140nm
/min、BPSG膜の研磨レートは290nm/minである。
この研磨レートの違いを第1の実施例と同様にキャリア
を回転させるモータの電流変化をモニタして研磨の終点
検出を行った。
法を用いて、多層構造の層間絶縁膜を研磨し、平坦化し
た。研磨条件は、研磨圧力7.0psi 、裏面圧力3.5
psi、定盤回転数20rpm 、キャリア回転数40rpm 、
研磨剤流量150cc/minで行った。このCMP法の研磨
時間の終点検出法はSiO2 膜とBPSG膜の研磨レー
トの違いを用いた。SiO2 膜の研磨レートは140nm
/min、BPSG膜の研磨レートは290nm/minである。
この研磨レートの違いを第1の実施例と同様にキャリア
を回転させるモータの電流変化をモニタして研磨の終点
検出を行った。
【0029】また、本実施例ではSiO2 膜の膜厚を
1.0μm、BPSG膜の膜厚を0.4μmとしたがS
iO2 膜の範囲が0.5μm以上1.5μm以下、BP
SG膜7範囲が0.2μm以上1.0μm以下であれば
本実施例と同様の効果を得ることができる。さらに、本
実施例では研磨速度の速い上層膜としてBPSG膜を用
いたが、PSG膜、BSG膜を用いても同様に層間絶縁
膜を平坦化できる。
1.0μm、BPSG膜の膜厚を0.4μmとしたがS
iO2 膜の範囲が0.5μm以上1.5μm以下、BP
SG膜7範囲が0.2μm以上1.0μm以下であれば
本実施例と同様の効果を得ることができる。さらに、本
実施例では研磨速度の速い上層膜としてBPSG膜を用
いたが、PSG膜、BSG膜を用いても同様に層間絶縁
膜を平坦化できる。
【0030】[第4の実施例]図6(a)、(b)は、
本発明の第4の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上11の上に配線下絶縁膜1
2を形成し、その上にポリシリコン膜をCVD法により
0.5μmの厚さに堆積しこれをパターニングしてポリ
シリコン配線13bを形成する。
本発明の第4の実施例を説明するための工程順断面図で
ある。まず、シリコン基板上11の上に配線下絶縁膜1
2を形成し、その上にポリシリコン膜をCVD法により
0.5μmの厚さに堆積しこれをパターニングしてポリ
シリコン配線13bを形成する。
【0031】次に、ポリシリコン配線13bを含む表面
に、プラズマ気相成長装置を用いてSiON膜14を、
基板温度390℃、圧力9.0Torr、TEOSを供給す
るHe流量450sccm、N2 O流量を500sccm、周波
数13.56MHz、パワー480Wの条件で1.0μ
mの厚さに堆積する。続いて、同一装置で連続してBP
SG膜16を基板温度450℃、圧力6.0Torr、TE
OSを供給するHe流量450sccm、TMBを供給する
Heガス流量435sccm、TMOPを供給するHeガス
流量50sccm、周波数13.56MHz、パワー200
Wの条件で0.2μmの厚さで堆積する。
に、プラズマ気相成長装置を用いてSiON膜14を、
基板温度390℃、圧力9.0Torr、TEOSを供給す
るHe流量450sccm、N2 O流量を500sccm、周波
数13.56MHz、パワー480Wの条件で1.0μ
mの厚さに堆積する。続いて、同一装置で連続してBP
SG膜16を基板温度450℃、圧力6.0Torr、TE
OSを供給するHe流量450sccm、TMBを供給する
Heガス流量435sccm、TMOPを供給するHeガス
流量50sccm、周波数13.56MHz、パワー200
Wの条件で0.2μmの厚さで堆積する。
【0032】最後に、図6(b)に示すように、CMP
法を用いて、多層構造の層間絶縁膜を平坦化した。研磨
条件は研磨圧力7.0psi 、裏面圧力3.5psi 、定盤
回転数20rpm 、キャリア回転数40rpm 、研磨剤流量
150cc/minで行った。このCMP法の研磨時間の終点
検出法は第3の実施例と同様に、SiON膜とBPSG
膜の研磨レートの違いを用いた。SiON膜の研磨レー
トは80nm/min、BPSG膜の研磨レートは290nm/m
inである。この研磨レートの違いを第1の実施例と同様
にキャリアを回転させるモータの電流変化でモニタして
研磨の終点検出を行った。
法を用いて、多層構造の層間絶縁膜を平坦化した。研磨
条件は研磨圧力7.0psi 、裏面圧力3.5psi 、定盤
回転数20rpm 、キャリア回転数40rpm 、研磨剤流量
150cc/minで行った。このCMP法の研磨時間の終点
検出法は第3の実施例と同様に、SiON膜とBPSG
膜の研磨レートの違いを用いた。SiON膜の研磨レー
トは80nm/min、BPSG膜の研磨レートは290nm/m
inである。この研磨レートの違いを第1の実施例と同様
にキャリアを回転させるモータの電流変化でモニタして
研磨の終点検出を行った。
【0033】また、本実施例ではSiON膜の膜厚を
1.0μm、BPSG膜の膜厚を0.2μmとしたがS
iON膜の範囲が0.5μm以上1.5μm以下、BP
SG膜の範囲が0.1μm以上1.0μm以下であれ
ば、本実施例と同様の効果が得られる。さらに、本実施
例では研磨速度の速い上層膜としてBPSG膜を用いた
が、PSG膜、BSG膜を用いても同様に層間絶縁膜を
平坦化できる。
1.0μm、BPSG膜の膜厚を0.2μmとしたがS
iON膜の範囲が0.5μm以上1.5μm以下、BP
SG膜の範囲が0.1μm以上1.0μm以下であれ
ば、本実施例と同様の効果が得られる。さらに、本実施
例では研磨速度の速い上層膜としてBPSG膜を用いた
が、PSG膜、BSG膜を用いても同様に層間絶縁膜を
平坦化できる。
【0034】
【発明の効果】以上説明したように、本発明は、厚く形
成された研磨レートの遅い膜の上に研磨レートの速い膜
を形成して研磨するものであるので、研磨途中から凸部
では研磨速度が遅い絶縁膜を、また凹部では研磨速度の
速い絶縁膜を研磨する状態とすることができるので、両
領域における研磨速度をバランスさせることができ、高
い平坦性を得ることができる。そして、この平坦化はパ
ターン依存性なく実現することができる(すなわち、大
面積の凸パターン上や大面積の凹パターン上にも凹部の
形成されることのない層間絶縁膜を得ることができ
る)。特に、第2の絶縁膜を完全に除去するときにはよ
り高い平坦性を実現することができる。また、第2の絶
縁膜を完全に除去するときには、次工程では単一の絶縁
膜上においてエッチング、成膜あるいはそのパターニン
グなどを行うことができるようになるので、工程管理が
容易になる。
成された研磨レートの遅い膜の上に研磨レートの速い膜
を形成して研磨するものであるので、研磨途中から凸部
では研磨速度が遅い絶縁膜を、また凹部では研磨速度の
速い絶縁膜を研磨する状態とすることができるので、両
領域における研磨速度をバランスさせることができ、高
い平坦性を得ることができる。そして、この平坦化はパ
ターン依存性なく実現することができる(すなわち、大
面積の凸パターン上や大面積の凹パターン上にも凹部の
形成されることのない層間絶縁膜を得ることができ
る)。特に、第2の絶縁膜を完全に除去するときにはよ
り高い平坦性を実現することができる。また、第2の絶
縁膜を完全に除去するときには、次工程では単一の絶縁
膜上においてエッチング、成膜あるいはそのパターニン
グなどを行うことができるようになるので、工程管理が
容易になる。
【0035】また、本発明による平坦化技術は、フォト
リソグラフィ法等の多くの工数を必要とする手段を用い
ることなく、2層の絶縁膜をCVD法により堆積し、C
MP法による研磨を行うだけであるので、簡単な工程で
平坦化を実現することができコスト削減に資することが
できる。特に、第1の絶縁膜と第2の絶縁膜とを同一装
置内において連続的に成長させる場合にはより生産性を
高めることができる。
リソグラフィ法等の多くの工数を必要とする手段を用い
ることなく、2層の絶縁膜をCVD法により堆積し、C
MP法による研磨を行うだけであるので、簡単な工程で
平坦化を実現することができコスト削減に資することが
できる。特に、第1の絶縁膜と第2の絶縁膜とを同一装
置内において連続的に成長させる場合にはより生産性を
高めることができる。
【図1】本発明の実施の形態を説明するための工程順断
面図。
面図。
【図2】本発明の第1の実施例を説明するための工程順
断面図。
断面図。
【図3】本発明の第1の実施例を説明するための工程順
断面図。
断面図。
【図4】本発明の第2の実施例を説明するための工程順
断面図。
断面図。
【図5】本発明の第3の実施例を説明するための工程順
断面図。
断面図。
【図6】本発明の第4の実施例を説明するための工程順
断面図。
断面図。
【図7】CMP法を用いた従来の平坦化技術を説明する
ための工程順断面図。
ための工程順断面図。
【図8】従来例の問題点を説明するための断面図。
【図9】従来例の問題点を説明するための断面図。
1、11、21 シリコン基板 2、12 配線下絶縁膜 22 デバイス層 3、13a Al配線 13b ポリシリコン配線 23 下地凸パターン 4 第1絶縁膜 14 SiON膜 5 第2絶縁膜 15、24 SiO2 膜 16、25 BPSG膜 26 Si3 N4 膜 27 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 622
Claims (5)
- 【請求項1】 (1)段差のある半導体基板上に前記段
差以上の膜厚の第1の無機絶縁膜を形成する工程と、 (2)前記第1の無機絶縁膜上に、該第1の無機絶縁膜
より化学的機械研磨(CMP)における研磨速度が高い
材料からなる第2の無機絶縁膜を形成する工程と、 (3)前記第1の無機絶縁膜と前記第2の無機絶縁膜と
の研磨速度比が、1:1.5〜4である化学的機械研磨
により、前記第1の無機絶縁膜上の前記第2の無機絶縁
膜を完全に除去して平坦面を形成する工程と、 を備え、前記第2の無機絶縁膜の膜厚は該第2の無機絶
縁膜の研磨除去が完了した時点でほぼ完全な平坦面が得
られる値に選定され、前記第(3)の工程において、表
面に前記第1の無機絶縁膜と前記第2の無機絶縁膜とが
混在している状態では、標高の高い領域が優先的に研磨
される条件にて化学的機械研磨が行われることを特徴と
する半導体装置の製造方法。 - 【請求項2】 前記第1の無機絶縁膜および前記第2の
無機絶縁膜が酸化シリコンを主体とした絶縁物によって
形成され、前記第1および第2の無機絶縁膜が化学気相
成長法により同一装置内において連続的に成膜されるこ
とを特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記第1の無機絶縁膜またはその最上層
の絶縁層がSiONまたはSiO2 のいずれかの材料に
よって形成され、前記第2の無機絶縁膜がSiO2 、P
SG(phosphosilicate glass )、BSG(borosilica
te glass)またはBPSG(borophosphosilicate glas
s )の中のいずれかの材料によって形成されることを特
徴とする請求項1記載の半導体装置の製造方法。 - 【請求項4】 前記SiONが、N2 O、N2 またはN
H3 をソースガスの一つとして化学気相成長法により形
成されることを特徴とする請求項3記載の半導体装置の
製造方法。 - 【請求項5】 化学的機械研磨の工程において、ウェハ
を保持するキャリアを回転させるモータに流れる電流を
監視して終点検出を行うことを特徴とする請求項1記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07334296A JP3127983B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07334296A JP3127983B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09153487A JPH09153487A (ja) | 1997-06-10 |
JP3127983B2 true JP3127983B2 (ja) | 2001-01-29 |
Family
ID=18275762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07334296A Expired - Fee Related JP3127983B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3127983B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990055162A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 층간절연막 평탄화 방법 |
KR100596430B1 (ko) * | 1999-06-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 층간절연막의 화학적 기계적 연마방법 |
JP4602138B2 (ja) * | 2005-03-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2007324616A (ja) * | 2007-07-25 | 2007-12-13 | Macronix Internatl Co Ltd | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
WO2012077330A1 (ja) * | 2010-12-06 | 2012-06-14 | シャープ株式会社 | 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器 |
-
1995
- 1995-11-30 JP JP07334296A patent/JP3127983B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09153487A (ja) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5753967A (en) | Damascene process for reduced feature size | |
US5312512A (en) | Global planarization using SOG and CMP | |
US5728621A (en) | Method for shallow trench isolation | |
US6191050B1 (en) | Interlayer dielectric with a composite dielectric stack | |
US7335598B2 (en) | Chemical-mechanical polishing method | |
US5688720A (en) | Method of flattening the surface of a semiconductor device by polishing | |
JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
JPH0799237A (ja) | 集積回路の製造方法 | |
JPH10173043A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
JP2838992B2 (ja) | 半導体装置の製造方法 | |
US5880039A (en) | Method for forming interlayer insulating film of a semiconductor device | |
JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
JPH1197537A (ja) | ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 | |
JPH10189603A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
JPH1145868A (ja) | 半導体集積回路装置の製造方法 | |
JP3127983B2 (ja) | 半導体装置の製造方法 | |
US5575886A (en) | Method for fabricating semiconductor device with chemical-mechanical polishing process for planarization of interlayer insulation films | |
US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
US5639692A (en) | Non-etch back SOG process using a metal via stud | |
JPH09223737A (ja) | 半導体装置の製造方法 | |
JP2001118928A (ja) | 集積回路の製造方法 | |
JP3311486B2 (ja) | 集積回路平坦化方法 | |
JPH1140669A (ja) | 多層配線構造とその製造方法 | |
JP2000500920A (ja) | Cmpを用いた集積回路内の多層メタライゼーション構造の平坦化の効率的かつ経済的な方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |