JP2560909Y2 - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JP2560909Y2
JP2560909Y2 JP6885491U JP6885491U JP2560909Y2 JP 2560909 Y2 JP2560909 Y2 JP 2560909Y2 JP 6885491 U JP6885491 U JP 6885491U JP 6885491 U JP6885491 U JP 6885491U JP 2560909 Y2 JP2560909 Y2 JP 2560909Y2
Authority
JP
Japan
Prior art keywords
insulating substrate
lid
heat sink
jig
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6885491U
Other languages
English (en)
Other versions
JPH0515445U (ja
Inventor
和夫 白井
金子  保
博 野中
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP6885491U priority Critical patent/JP2560909Y2/ja
Publication of JPH0515445U publication Critical patent/JPH0515445U/ja
Application granted granted Critical
Publication of JP2560909Y2 publication Critical patent/JP2560909Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、半導体チップ等を搭載
する絶縁基板と放熱板との相対的位置を決定する位置決
め手段を備えた複合半導体装置に関するものである。
【0002】
【従来の技術】この種の複合半導体装置を図9ないし図
12に示す。図9は、組立完了後の複合半導体装置の斜
視図、図10は、主端子を折曲げる以前の状態の縦断面
図、図11は、治具内に挿入した組立途上の複合半導体
装置の断面図、図12は、上記治具を使用して放熱板上
に主端子を半田付けした状態の斜視図である。これらの
図において、放熱板1上には、絶縁基板2が半田付けさ
れている。この絶縁基板2上には、その表面に導体パタ
ーン3が形成され、該導体パターン3上には、その下端
部がL字状の折曲げられた主端子4とともに、図示を省
略した半導体チップ等の各種の電子部品が固着されてい
る。また、信号用リード線9が導体パターン3の所定の
位置に接続され、この信号用リード線9の一端は、後述
の信号端子8の下端に固着されている。
【0003】上記の放熱板1の外周には、絶縁ケース5
(図9、図10参照)が嵌め合わされ、互いに接着剤に
より接着されている。また、絶縁ケース5内には、封止
樹脂が充填され、該絶縁ケース5の上端開口部は、蓋体
6により閉塞されている。上記導体パターン3上に固着
された主端子4は、蓋体6に設けた貫通孔7に挿通され
て外部に導出された後、図9に示すように蓋体6上に略
直角に折曲げれる。また、蓋体6に設けた透孔10に
は、信号端子8が挿通され、該信号端子8の下端に、前
記信号用リード線9の一端が接続される。
【0004】上記の構成の複合半導体装置は、次のよう
にして組み立てられる。導体パターン3上に半導体チッ
プや電子部品が搭載された絶縁基板2は、放熱板1上に
半田固着されるが、この場合に、図11に示すような治
具が使用される。すなわち、第1治具11の凹部12内
に放熱板1を載置し、該放熱板1上に半田を介在させて
絶縁基板2を載置する。この絶縁基板2は、第2治具1
3により放熱板1の所定の位置に位置決めされる。次
に、第3治具14の貫通孔15に主端子4を挿通させた
後、該第3治具14を第2治具13に重ね合わせる。な
お、主端子4の下端は、半田を介して導体パターン3上
の所定の位置に上記第3治具14により位置決めされ
る。
【0005】以上の準備の後、第1、第2及び第3の治
具11,13,14を図示を省略した熱板上に載せ、各
部品間に介在させた半田を溶融させ、絶縁基板2を放熱
板1に、主端子4を導体パターン3の所定の位置にそれ
ぞれ半田付けする。次いで、図12に示すように信号用
リード線9を導体パターン3上の所定の位置にボンディ
ングする。次に、図10に示すように、放熱板1の外周
に絶縁ケース5を嵌め合わせ、該絶縁ケース5の内部に
封止樹脂を注入後、該蓋体6の上端開口部を蓋体6によ
り閉塞する。この場合、まず、蓋体6の貫通孔7に主端
子4の先端部を挿通させた後に、蓋体6の周縁部と絶縁
ケース5の上端開口部とを接着剤により接着する。最後
に、蓋体6から外部に導出した主端子4の先端部を該蓋
体6の上面に沿うように略直角に折曲げて図9に示した
ような複合半導体装置を完成する。
【0006】
【考案が解決しようとする課題】ところで、上記の複合
半導体装置では、放熱板1上の所定の位置に絶縁基板2
を半田付けする場合、図11に示すように、第2治具1
3によって絶縁基板2の外周部を囲むようにして位置決
めを行なうようにしている。かかる場合に、放熱板1と
絶縁基板2との間に介在させた半田付けの際のフラック
スが絶縁基板2の外周部と第2治具13の内周部との間
に付着してしまい、半田付け後に第2治具13がスムー
ズに外れず、作業能率を低下させてしまうことがあっ
た。
【0007】
【考案の目的】本考案は、上記のような課題を解決する
ためになされたもので、放熱板上に絶縁基板を位置決め
して半田付けする際に、半田のフラックスが位置決め用
の治具に付着せず、組立作業をスムーズに行なうことが
でき、作業能率の向上を図り得る複合半導体装置を提供
することを目的とするものである。
【0008】本考案の複合半導体装置は、放熱板上に絶
縁層を介して導体パターンが形成された絶縁基板と、前
記導体パターン上に電子部品とともに固着され、外部に
導出される主端子と、前記放熱板の外周に接するように
配置され、内部に封止樹脂が充填される絶縁ケースと、
該絶縁ケースの上端開口部を閉塞し、前記主端子の一端
が導出される貫通孔を形成した蓋体とを有し、治具を用
いて前記絶縁基板と放熱板との相対的位置を規制して組
み立てられた複合半導体装置において、前記絶縁基板の
導体パターン上に設けた少なくとも一対の位置決め用突
起と、前記蓋体の下面に設けられ、前記位置決め用突起
と係合して前記絶縁基板の放熱板に対する相対的位置
を、前記治具が絶縁基板の外周部に接触することなく間
接的規制するとともに、該蓋体下面と絶縁基板上面とは
所定の空間部を形成するように所定の長さを有する位置
決め用の第2支柱部とを備えたことを特徴とするもので
ある。
【0009】
【作用】本考案の複合半導体装置は、絶縁基板の導体パ
ターン上に位置決め用部材と蓋体下面に設けた位置決め
用の支柱部とを嵌合させることにより、蓋体と絶縁基板
との相対的位置が定まる。一方、蓋体と絶縁基板とは、
組立時に使用される第1治具と第2治具の組み合わせに
よりその相対的位置が決定されるので、結局、放熱板に
対する絶縁基板の相対位置が定まる。従って、第2治具
により絶縁基板の周縁部を囲まなくても絶縁基板の位置
決めができることになり、半田付け時のフラックスの付
着が回避でき、従来のように絶縁基板と治具との付着に
よる作業能率の低下が防止できる。
【0010】
【実施例】以下に、本考案を図面に基づいて詳細に説明
する。図1は本考案の複合半導体装置の完成状態の外観
図、図2は本考案の複合半導体装置の主要部品を示す組
立分解図、図3は蓋体の平面図、図4は蓋体の正面図、
図5は蓋体の左側面図、図6は蓋体の右側面図、図7は
組立工程を説明するための断面図、図8は絶縁基板を位
置決めする手段の要部斜視図である。上記図1ないし図
8までが本考案の複合半導体装置に係わる図である。各
部品の特徴が良く表われている図2において、放熱板1
上には、絶縁基板2が半田により固着されている。この
絶縁基板2上には、導体パターン3が形成され、導体パ
ターン3上には、半導体ペレット16や図示を省略した
各種の電子部品が搭載・固着されている。さらに、導体
パターン3の所定の位置には、少なくとも2箇所に位置
決め用突起17が固着されており、後述する蓋体裏面側
の位置決め用支柱部と係合して放熱板1と絶縁基板2と
の相対的位置を決定する本願考案の役割を担うものであ
る。
【0011】符号26は蓋体であり、この蓋体26は3
つのブロック27,28,29を備え、各ブロック2
7,28,29の上面略中央部には、それぞれナット収
納溝30が形成されている。各ブロック27,28,2
9は、連結部31,32により互いに連結され、ブロッ
ク27,28間及びブロック28,29間には、空隙部
33がそれぞれ形成されている。この空隙部33は、後
に封止樹脂の充填により閉塞される。ブロック27の側
面には、一対の張出部34が設けられ、この張出部34
に信号端子80が挿入・仮固定される4個の角孔35が
形成されている。上記各ブロック27,28の幅方向の
一端及びブロック29の幅方向の他端には、板状の主端
子40が挿入される貫通孔36をそれぞれ有し、該貫通
孔36と連通して角溝37が形成されている。
【0012】次に、蓋体26の裏面側の構成について述
べる。蓋体26の裏面側、すなわち、ブロック27から
の張出部34,34の裏面側及びブロック29の裏面側
には、それぞれ第1支柱部50が形成され、この第1支
柱部50の端面は図2に示した放熱板1上に載せられ、
蓋体26の高さ位置を決める役割を担っている。ブロッ
ク27,28の裏面側には、所定の長さの第2支柱部5
1が形成されている。この第2支柱部51は、第1支柱
部50よりも短く形成され、その端面には、図8に示す
ように凹部51aを有し、この凹部51aは、絶縁基板
2の導体パターン3上に半田固着させた位置決め用突起
17に嵌め合わされ、一義的には、絶縁基板2と蓋体2
6との相対的位置を決定する役割を果たすものである。
なお、後述するように、最終的には絶縁基板2と放熱板
1との相対的位置を決定することになる。
【0013】上記張出部34,34の裏面側には、第1
支柱部50に近接する位置に信号端子案内部52が形成
されている。この信号端子案内部52には、上記張出部
34,34に設けた角孔35と中心軸線を一致させた切
溝53が形成されている。図2における符号80は、信
号端子である。この信号端子80は、板材により略L字
状に形成され、起立部81の中央よりやや上端寄りに膨
出部82が形成され、また、中央よりやや下端寄りに
は、係止部83が形成されている。信号端子80の起立
部81に連続して水平方向に略直角に屈曲する差込部8
4が形成され、さらに該差込部84から水平方向に略直
角に屈曲する脚部85が形成されている。
【0014】次に、上記のように構成の蓋体26、主端
子40及び信号端子80を使用した本考案の複合半導体
装置の組立順序を説明する。図2において、蓋体26の
角孔36に下方から主端子40の上端部を挿通し、上方
に引き上げる。主端子40が蓋体26の上面より上に出
たところで、図2の矢印で示すように角溝37側に主端
子40を水平に移動させる。次に、角溝37側に移動し
たところで、主端子40を手放し、角溝37内に係止さ
せる。同様にして、他の主端子40も角溝37に落とす
ことにより3個の主端子40が遊嵌する。
【0015】次に、信号端子80を蓋体26に装着す
る。すなわち、張出部34に形成した角孔35の下方か
ら信号端子80の起立部81の上端部を挿入する。この
場合、膨出部82が角孔35の内壁と接触し、さらに強
制的に係止部83の位置まで挿入することにより、信号
端子80が下方に落下しないように係止される。一方、
差込部84は、蓋体26の信号端子案内部52に形成さ
れた切溝53に差し込まれて支持される。以上の準備の
終了後、蓋体26を治具に収める。すなわち、図7にお
いて、まず、第1治具11の凹部12内に放熱板1を載
置し、この放熱板1上に、あらかじめ電子部品等をその
導体パターン3上に搭載・固着させた絶縁基板2を板状
半田(図示せず)を介して載置する。
【0016】次に、第2治具13の第1治具11上の所
定の位置に嵌め合わせる。この場合、第2治具13の下
端内周には、切欠部13aが形成されており、絶縁基板
2の外周部とは接触しないように配慮されている。次
に、所定の部品を仮固定した準備完了後の蓋体26を第
2治具13内に入れる。蓋体26の裏面側には、第1支
柱部50と第2支柱部51とが形成され、第1支柱部5
0の端面は、放熱板1の表面と当接するため、蓋体26
の高さ位置が定められる。また、第2支柱部51の端面
に設けた凹部51aを絶縁基板2の位置決め用突起17
に嵌合させることにより、当該絶縁基板2の蓋体26に
対する相対的位置が決定されるとともに、蓋体26の下
面と絶縁基板2の上面との間に所定の空間部が形成され
る。ここで、蓋体26は、第2治具13によって放熱板
1に対する相対的位置が決定されるので、結果的に放熱
板1に対する前記絶縁基板2の相対位置が間接的に決定
されることになる。従って、第2治具13により絶縁基
板2の外周部を押さえて位置決めしなくても何等支障が
なくなる。
【0017】次に、各主端子40は、角溝37に遊嵌し
ており、該主端子40の下端に設けた脚部43が絶縁基
板2の導体パターン3の所定の位置に半田を挟んで当接
する。また、信号端子80は、蓋体26の角孔35に膨
出部82により仮固定されているが、蓋体26を第2治
具13にセットした後に、信号端子8の上端を下方に押
し下げることにより、差込部84が下方に移動し、下端
の脚部85が絶縁基板2の導体パターン3の所定の位置
に半田を挟んで当接する。
【0018】上記の状態で熱板上に載せて加熱し、放熱
板1と絶縁基板2、絶縁基板2上の導体パターン3と主
端子40及び信号端子80とをそれぞれ半田固着させ
る。次に、第1治具11及び第2治具13を取り外し、
半田固着部を洗浄した後、放熱板11の外周に、図1に
表われている絶縁ケース60を被せ、蓋体26の各ブロ
ック27,28,29間に形成された空隙部33から封
止樹脂を該絶縁ケース60内に充填し・硬化させる。次
に、蓋体26の各ブロック27,28,29の上面に設
けたナット収納孔30にナット(図示せず)を収納した
後、主端子40がナット収納孔30を覆うように略直角
折曲げて図1の外観のような複合半導体装置を完成す
る。なお、上記の実施例では、位置決め用部材として絶
縁基板2の導体パターン3上に位置決め用突起17を設
け、蓋体26の第2支柱部51側に凹部51aを設ける
ようにしたが、これらの凹凸関係は逆でも良いし、ま
た、他の係合手段でも良い。さらに、かかる位置決め手
段の個数は、少なくとも2個以上あれば良く、特にその
数には限定されない。
【0019】
【考案の効果】以上のように、本考案によれば、放熱板
上に絶縁基板を位置決めして半田付けする際に、第2治
具の周縁部で絶縁基板の外周部を押さえることなく、一
定の間隙を保持して半田付けできるようにしたので、半
田付け時のフラックスが第2治具に付着せず、製品の組
立後にスムーズに第2治具を外すことができ、作業能率
が向上するなどの優れた効果がある。
【図面の簡単な説明】
【図1】本考案の複合半導体装置の外観図である。
【図2】上記複合半導体装置の主要部品を示す組立分解
図である。
【図3】蓋体の平面図である。
【図4】上記蓋体の正面図である。
【図5】上記蓋体の左側面図である。
【図6】上記蓋体の右側面図である。
【図7】上記複合半導体装置の組立工程を説明するため
の断面図である。
【図8】上記複合半導体装置における位置決め手段の要
部斜視図である。
【図9】従来の複合半導体装置の斜視図である。
【図10】主端子を折曲げる以前の状態の従来の複合半
導体装置の縦断面図である。
【図11】治具内に挿入した組立途上の従来の複合半導
体装置の断面図である。
【図12】上記治具を使用して放熱板上に主端子を半田
付けした状態の従来の複合半導体装置の斜視図である。
【符号の説明】
1 放熱板 2 絶縁基板 3 導体パターン 17 位置決め用突起 26 蓋体 34 張出部 35 角孔 36 貫通孔 37 角溝 40 主端子 50 第1支柱部 51 第2支柱部 51a 凹部 52 信号端子案内部 53 切溝 60 絶縁ケース

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 放熱板上に絶縁層を介して導体パターン
    が形成された絶縁基板と、前記導体パターン上に電子部
    品とともに固着され、外部に導出される主端子と、前記
    放熱板の外周に接するように配置され、内部に封止樹脂
    が充填される絶縁ケースと、該絶縁ケースの上端開口部
    を閉塞し、前記主端子の一端が導出される貫通孔を形成
    した蓋体とを有し、治具を用いて前記絶縁基板と放熱板
    との相対的位置を規制して組み立てられた複合半導体装
    置において、前記絶縁基板の導体パターン上に設けた少
    なくとも一対の位置決め用突起と、前記蓋体の下面に設
    けられ、前記位置決め用突起と係合して前記絶縁基板の
    放熱板に対する相対的位置を、前記治具が絶縁基板の外
    周部に接触することなく間接的規制するとともに、該蓋
    体下面と絶縁基板上面とは所定の空間部を形成するよう
    に所定の長さを有する位置決め用の第2支柱部とを備え
    たことを特徴とする複合半導体装置。
JP6885491U 1991-08-05 1991-08-05 複合半導体装置 Expired - Lifetime JP2560909Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6885491U JP2560909Y2 (ja) 1991-08-05 1991-08-05 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6885491U JP2560909Y2 (ja) 1991-08-05 1991-08-05 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH0515445U JPH0515445U (ja) 1993-02-26
JP2560909Y2 true JP2560909Y2 (ja) 1998-01-26

Family

ID=13385678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6885491U Expired - Lifetime JP2560909Y2 (ja) 1991-08-05 1991-08-05 複合半導体装置

Country Status (1)

Country Link
JP (1) JP2560909Y2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置
WO2013015031A1 (ja) 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5579148B2 (ja) * 2011-10-11 2014-08-27 三菱電機株式会社 電力用半導体装置
WO2015141325A1 (ja) 2014-03-19 2015-09-24 富士電機株式会社 半導体装置及びその製造方法
JP6233528B2 (ja) 2014-10-14 2017-11-22 富士電機株式会社 半導体装置
WO2016163237A1 (ja) 2015-04-10 2016-10-13 富士電機株式会社 半導体装置
JP6578795B2 (ja) 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6516024B2 (ja) 2016-01-12 2019-05-22 富士電機株式会社 半導体装置
WO2017122471A1 (ja) 2016-01-15 2017-07-20 富士電機株式会社 半導体装置
JP6683266B2 (ja) 2017-01-17 2020-04-15 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0515445U (ja) 1993-02-26

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP3272587B2 (ja) 電気部品パッケージ
JP3165078B2 (ja) 表面実装部品の製造方法
US7291906B2 (en) Stack package and fabricating method thereof
JP2560909Y2 (ja) 複合半導体装置
JPS63306651A (ja) 電力用半導体装置とその製造方法
JP3217876B2 (ja) 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法
JPH10242385A (ja) 電力用混合集積回路装置
JP2574605Y2 (ja) 複合半導体装置
JPH0760877B2 (ja) 電力用半導体装置
JP2000349219A (ja) 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JPH10116961A (ja) 複合半導体装置及びそれに使用する絶縁ケース
JP2555565Y2 (ja) 複合半導体装置
JPH07211847A (ja) 半導体装置とその製造方法及びその搭載構造と搭載方法
JPH0515446U (ja) 複合半導体装置
JPH10242344A (ja) 電力用半導体装置
JP2555566Y2 (ja) 複合半導体装置
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
JPH11177017A (ja) 複合半導体装置
JPH0749802Y2 (ja) 半導体装置
JPS62293750A (ja) 配線板およびその製造方法
JP3808640B2 (ja) モールド型モジュール
JP2886119B2 (ja) 電力用半導体モジュール
JPH0810951Y2 (ja) 電力半導体装置
JP3818899B2 (ja) 複合半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term