JP3818899B2 - 複合半導体装置の製造方法 - Google Patents
複合半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3818899B2 JP3818899B2 JP2001365446A JP2001365446A JP3818899B2 JP 3818899 B2 JP3818899 B2 JP 3818899B2 JP 2001365446 A JP2001365446 A JP 2001365446A JP 2001365446 A JP2001365446 A JP 2001365446A JP 3818899 B2 JP3818899 B2 JP 3818899B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- composite semiconductor
- insulating case
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【産業上の利用分野】
本発明は、放熱板上に搭載・固着された絶縁基板の導体パターン上に、半導体チップ等の電子部品を固着し、放熱板の周囲を絶縁ケースで覆い、絶縁ケースの側壁に端子をインサートモールドする形式の複合半導体装置の製造方法に関し、特に端子の下端部を導体パターン上に確実に位置決めできるように端子をインサートモールドすることができる複合半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
この種の従来の複合半導体装置の構造を図4に示す。
図において、10は絶縁ケース全体を示す。この絶縁ケース10は四方を側壁11a,11b,11c及び11dによって囲まれ、上面及び下面の両端は開口している。
【0003】
絶縁ケース10の側壁11a,11bには、該側壁11a,11bと一体的に複数の主端子台12が形成されている。一方、側壁11cには図示しない補助端子台が形成され、また、側壁11dは他の側壁11a,11bよりも厚い幅を持つ信号端子台兼用の側壁となっている。
【0004】
上記の主端子台12の上面12aからは、主端子13の上端部分13aが突出し、主端子台12の側面部分12bからは、主端子13の他端部分13bが突出している。このように主端子13の上端部分13aおよび他端部分13bを主端子台12から突出させるために、絶縁ケース10を成形する際に主端子13がインサートモールドされる。上記主端子13の他端部分13bは、所定位置で下方に向かって直角に折り曲げられ、さらにその先端部おいて水平方向に折り曲げられて下端部13cを形成している。
【0005】
絶縁ケース10の側壁11cよりも内側には、補助端子14の他端部分14aが突出している。この他端部分14aは、所定位置で下方に向かって直角に折り曲げられ、さらにその先端部は水平方向に折り曲げられた下端部14bを形成している。一方、補助端子14の一端部分14cは、側壁11cを貫通し図示を省略した補助端子台に導かれ、その先端部が補助端子台の上面に突出する構成となっている。上記の補助端子14も絶縁ケース10の側壁11cにインサートモールドされ、その両端が突出した形状となっている。
【0006】
さらに、側壁11dからは信号端子15の他端部分15aが突出し、下方に向かって複数段に折り曲げられ、その先端部は水平方向に折り曲げられて下端部15bを形成している。この信号端子15についても上記と同様にインサートモールドにより両端が突出した形状となっている。
【0007】
また、上記の主端子13、補助端子14、信号端子15のそれぞれの下端部13c、14b、15bは等しく同一平面内に位置するようになっている。
すなわち、それらの下端部13c、14b、15bは絶縁基板16上に形成された導体パターン17の所定位置にいわゆるスプリングアクションによって圧接し、半田付け作業が行なえるように寸法設計されている。
【0008】
図5は、上記複合半導体装置の断面図である。
この図において、主端子台12の上面にはナット収納孔18が形成され、このナット収納孔18に図示を省略したナットが収納された後、主端子13の上端部分13aを、該ナット収納孔18を覆うように略直角に折り曲げてナットの逸脱を防ぐようにしている。
また、所定の形状の導体パターン17が形成された絶縁基板16の導体パターン17上の所定の位置には半導体チップ19(図4参照)等の電子部品が予め搭載固着されている。
【0009】
絶縁ケース10の下端開口端には、放熱板21の外周に係合する段部20と、絶縁基板16と係合するための段部(図示省略)とが形成されている。この段部20により、前記放熱板21の位置決めを行うことができ、絶縁基板16用の位置決め段部により、絶縁基板16の位置決めを行うことができる。すなわち、絶縁基板16は、絶縁ケース10を放熱板21に係合させると同時に位置決めされることになる。
【0010】
次に、上記のように構成された絶縁ケース10を使用した複合半導体装置の組立順序について説明する。先ず、放熱板21の所定の位置にソルダクリームを予め塗布し、この塗布したソルダクリームの上に絶縁基板16を搭載する。次いで、放熱板21の外周に絶縁ケース10を被せると、該絶縁ケース10の段部20により放熱板21の外周が位置決めされる。同時に各端子13,14,15の下端部13c,14b,15bが若干上方へ押し戻されるようにして導体パターン17上の所定の位置に圧接する。
【0011】
上記の場合に、各端子13,14,15は、絶縁ケース10の各側壁11a,11b,11c,11dにインサートモールドされているために、特別の治具を使用することなく、導体パターン17の所定の位置に位置決めされることになる。また、各端子13,14,15の下端部13c,14b,15bも導体パターン17上にスプリングアクションにより圧接しているため、位置ずれが防止される。
【0012】
なお、上記導体パターン17の圧接部分には予めソルダクリームが塗布されており、熱板上等で所定の温度に加熱することによりソルダが熔融し、各端子13,14,15の下端部13c,14b,15bと導体パターン17とが半田固着され本固定される。
【0013】
その後、絶縁ケース10の側壁11a,11b,11c,11dよりも内側に封止用樹脂を充填・硬化させることにより該絶縁ケース10と放熱板21とが強固に固着される。なお、絶縁ケース10と放熱板21とは接着剤で固着されるようにしても良く、また、絶縁ケース10の側壁11a,11b,11c,11dよりも内側には封止用樹脂を充填せず図示を省略した蓋体により上端開口部を閉塞するようにしても良い。
【0014】
ところで、前記インサートモールドにより形成される絶縁ケース10は、下金型の所定の位置に主端子13、補助端子14、信号端子15が配置された後、上金型と下金型とが型締めされ、樹脂が所定部分に注入されることによって形成される。この様子を図5(イ)の部分を拡大して、図6(a),(b)に示す。なお、図6(a)は、(イ)の拡大断面図であり、同図(b)は、同図(a)のA−A線に沿う断面図である。
【0015】
また、図6(a)は、下金型Caの所定の位置に補助端子14が配置され、上金型Cbと下金型Caとが型締めされ、補助端子14の一端部分側にモールド用樹脂24が注入される様子を示している。
図6(b)は、下金型Caの凹部C1に補助端子14が搭載され、上金型Cbの凸部C2により補助端子14が押さえ付けるように型締めがされている様子を示している。
【0016】
上記のように形成された絶縁ケース10は、図7に示すように、モールド用樹脂24の樹脂注入時における応力により、補助端子14に「波打ち現象」乃至「うねり」が発生するおそれがある。
すなわち、補助端子14の略中間位置は、下金型Caの凹部C1に挿入され、上金型Cbの凸部C2で押さえられた状態で、モールド用樹脂24が注入されるが、該補助端子14の板厚が薄いこと、凹凸部C1,C2の嵌合誤差、モールド用樹脂の注入圧力の大きさ等の要因により、図7に示すように、補助端子14の下端部14bが傾斜した状態でインサートモールドされ、後に導体パターン17に密着しない現象が生じる。
【0017】
前記の補助端子14の下端部14bは、導体パターン17に該下端部14b自体のスプリングアクションによって密着させるように設計するが、上記のようなモールド用樹脂の注入圧力等、種々の要因により該下端部14bの導体パターン17との密着不十分状態が生じる。以下の説明では、かかる現象を端子の「波打ち現象」乃至「うねり」と表現する。
【0018】
上記補助端子14の「波打ち現象」乃至「うねり」の発生により、導体パターン17との間に位置ずれが生じ、スプリングアクションによる圧接が設計通りに行かず、半田付け後の補助端子14と導体パターン17との半田状態にムラが生じたりする場合がある。
上記の現象は、補助端子14ばかりではなく、主端子13、信号端子15においても同様に発生することが分かった。
【0019】
【発明が解決しようとする課題】
従来の複合半導体装置の製造方法では、上記のように端子をインサートモールドした絶縁ケースを形成する場合、金型へのモールド用樹脂の注入時の応力により端子に「波打ち現象」乃至「うねり」が発生するおそれがあり、補助端子等の端子と導体パターンとの隙間、位置ずれにより半田接触にムラが生じたりする場合があり、組立完成後の複合半導体装置の電気的特性に悪影響を与えるなどの解決すべき課題があった。
【0020】
【発明の目的】
本発明は上記のような課題を解決するためになされたもので、金型にモールド用樹脂を注入する場合に、樹脂注入時の応力による端子下端部に「波打ち現象」乃至「うねり」を発生させず、端子下端部と導体パターンとの隙間、位置ずれによる半田接触のムラを防止する複合半導体装置の製造方法を提供することを目的とするものである。
【0021】
請求項1に記載の発明によれば、絶縁基板上に形成された導体パターン上に電子部品を搭載することにより電気回路を構成し、前記絶縁基板を放熱板上に搭載し、絶縁ケースの側壁に端子をインサートモールドし、前記絶縁ケースを前記放熱板上に被せ、前記端子の下端部を前記導体パターン上に固着し、前記端子の他端部を前記絶縁ケースの前記側壁よりも外側または上側に導出する複合半導体装置の製造方法において、前記端子の前記下端部と前記他端部との間の中間位置に少なくとも1つの貫通孔を形成し、前記端子のインサートモールド時に、下金型の凸部を前記端子の前記貫通孔に挿入すると共に、下金型の上面の一部と上金型の下面の一部とによって前記端子の中間位置を狭持することにより、インサートモールドされた後に前記端子の前記下端部が前記導体パターンに対して傾斜してしまうのを防止することを特徴とする複合半導体装置の製造方法が提供される。
【0022】
請求項2に記載の発明によれば、前記貫通孔を前記絶縁ケースの前記側壁よりも外側あるいは内側に形成することを特徴とする請求項1に記載の複合半導体装置の製造方法が提供される。
【0023】
請求項3に記載の発明によれば、前記端子として主端子、信号端子および補助端子を設け、前記主端子、前記信号端子および前記補助端子の全部若しくは一部に、前記貫通孔および切欠部を形成することを特徴とする請求項1に記載の複合半導体装置の製造方法が提供される。
【0024】
請求項4に記載の発明によれば、前記端子として主端子を設け、前記主端子とは別個に他の端子として信号端子および補助端子を設け、前記主端子には前記貫通孔および切欠部を形成し、前記信号端子および前記補助端子には切欠部のみを形成し、前記信号端子および前記補助端子の前記切欠部を前記絶縁ケースの前記側壁よりも内側に配置することを特徴とする請求項1に記載の複合半導体装置の製造方法が提供される。
【0025】
【作用】
請求項1に記載の複合半導体装置の製造方法では、端子の他端部と下端部との間の中間位置に少なくとも1つの貫通孔が形成され、端子のインサートモールド時に、下金型の凸部が端子の貫通孔に挿入されると共に、下金型の上面の一部と上金型の下面の一部とによって端子の中間位置が狭持される。
【0026】
更に、請求項1に記載の複合半導体装置の製造方法では、下金型の凸部、下金型の上面の一部、および、上金型の下面の一部によって端子の中間位置が確実に押さえられているので、上記の状態で金型の内部(キャビティ内)にモールド用樹脂を充填しても端子の下端部の傾きが生じないと共に、樹脂注入時の膨張・収縮に伴う応力を貫通孔で吸収できるため、端子の下端部の「波打ち現象」乃至「うねり」を防止できる。このため後に、導体パターンとの間に半田ムラを作らず、組立完成後の複合半導体装置の電気的特性に悪影響を与えることもない。
【0027】
また、請求項2に記載の複合半導体装置の製造方法では、貫通孔が絶縁ケースの側壁よりも外側あるいは内側に形成されるので、端子の下端部の「波打ち現象」乃至「うねり」が防止される。
【0028】
更に、請求項3に記載の複合半導体装置の製造方法では、前記端子として主端子、信号端子および補助端子が設けられ、主端子、信号端子および補助端子の全部若しくは一部に、貫通孔および切欠部が形成されるので、貫通孔が形成されることによる効果の他に次の作用効果が加重される。すなわち、特に絶縁ケースの側壁の内側に封止用樹脂を充填・硬化させる場合に、封止用樹脂の膨張・収縮に伴う各端子に加わる機械的ストレスを切欠部で吸収できるため、端子の下端部と導体パターンとの接合状態を良好に保持することができる。
【0029】
また、請求項4に記載の複合半導体装置の製造方法では、前記端子として主端子が設けられ、主端子とは別個に他の端子として信号端子および補助端子が設けられ、主端子には貫通孔および切欠部が形成され、信号端子および補助端子には切欠部のみが形成され、信号端子および補助端子の切欠部が絶縁ケースの側壁よりも内側に配置されるので、絶縁ケースの側壁の内側に封止用樹脂を充填・硬化させる場合に、封止用樹脂の膨張・収縮に伴う信号端子および補助端子に加わる機械的ストレスを切欠部で吸収できるため、信号端子の下端部と導体パターンとの接合状態、および、補助端子の下端部と導体パターンとの接合状態を良好に保持することができる。
【0030】
【実施例】
以下に本発明の実施例を、図1乃至図3を参照して説明する。図1は、本発明の複合半導体装置の組立図であり、従来の複合半導体装置を示す図4と同一部分には同一符号を付してある。本発明の複合半導体装置の製造方法では、絶縁基板16の導体パターン17上に半導体チップ19等の電子部品を搭載し、所定の電気回路を構成する。この絶縁基板16は放熱板21上に搭載される。この放熱板21には、絶縁ケース10が被せられる。絶縁ケース10の側壁11a,11b,11c,11dには、主端子13、補助端子14および信号端子15がインサートモールドされる。主端子13、補助端子14および信号端子15の下端部13c,14b,15bは、導体パターン17上の所定位置に固着される。主端子13、補助端子14および信号端子15の他端部は絶縁ケース10の側壁11a,11b,11c,11dの外側または上側に導出される。主端子13、補助端子14および信号端子15の下端部13c,14b,15bと他端部との間の中間位置には、少なくとも1つの貫通孔22が形成される。
【0031】
そして、図3(a),(b)に示すように、該貫通孔22を介して一対の上金型Cb及び下金型Caの凹凸部C4,C3を嵌合させて前記主端子13、補助端子14、信号端子15の中間位置を押圧・保持する。詳細には、図3(a),(b)に示すように、主端子13、補助端子14および信号端子15のインサートモールド時に、下金型Caの凸部(C3)を主端子13、補助端子14および信号端子15の貫通孔22に挿入すると共に、下金型Caの上面の一部と上金型Cbの下面の一部とによって主端子13、補助端子14および信号端子15の中間位置を狭持する。その後、上金型Cbと下金型Caとによって画定されるキャビティ内にモールド用樹脂24を充填し、硬化させる。このようにすることにより樹脂注入時の膨張・収縮に伴う応力を前記貫通孔22で吸収し、前記主端子13、補助端子14、信号端子15の「波打ち現象」乃至「うねり」、すなわち、それら端子の下端部13c,14b,15bの導体パターン17に対する傾斜を防止したものである。
【0032】
その結果、端子下端部13c,14b,15bと導体パターン17との密着が図られ、半田ムラの生じるのを防ぎ、組立完成後の複合半導体装置の電気的特性に悪影響を与えることもなくなる。
なお、前記の貫通孔22の形状は特に限定されることなく、丸形、楕円形、正方形、長方形、三角形などいずれの形状であっても良い。
また、貫通孔22を設ける位置は、前記主端子13、補助端子14、信号端子15の他端部及び下端部13c,14b,15bの中間位置であれば、特に限定されないが、導体パターンと平行な前記端子の水平面に設けることによって、前記の「波打ち現象」乃至「うねり」をより効果的に防止することができるので、かかる水平面に設けるのが好ましい。
【0033】
図1〜図3に示す実施例では、補助端子14に貫通孔22が形成され、主端子13に切欠部23が形成されるが、図示しない他の実施例では、主端子13に貫通孔22および切欠部23を形成し、補助端子14および信号端子15に切欠部23のみを形成することも可能である。図1に示すように、切欠部23は絶縁ケース10の側壁11a,11b,11c,11dよりも内側に配置される。この切欠部23は、絶縁ケース10の側壁11a,11b,11c,11dよりも内側に封止用樹脂(図示せず)を充填し、硬化させた場合に、封止用樹脂の膨張・収縮に伴うそれら各端子13,14,15に加わる機械的ストレスを吸収し、導体パターン17と各端子の下端部13c,14b,15bとの接合状態を良好に保持する役割を果たす。その他に、前記切欠部23は各端子13,14,15自体の可撓性を助長させる効果もあるので、絶縁ケース10の側壁11a,11b,11c,11dよりも内側に封止用樹脂を充填しない場合でも設けて良い。また、前記切欠部23を設ける位置を絶縁ケース10の側壁11a,11b,11c,11dよりも外側に設けるようにしても良い。なお、上記の実施例では、貫通孔22及び切欠部23の数については言及しなかったが、少なくとも各端子に1個あれば良い。
【0034】
【発明の効果】
以上のように本発明によれば、主端子、補助端子、信号端子の中間位置に貫通孔を設け、この貫通孔介して下金型及び上金型の凹凸部によりそれら端子の中間位置を押圧・保持した後、上下金型内にモールド用樹脂を充填するようにしたので、樹脂注入時の膨張・収縮に伴う応力を前記貫通孔で吸収でき、前記端子の「波打ち現象」乃至「うねり」を防止し、導体パターンとの密着により半田ムラを作らず、組立完成後の複合半導体装置の電気的特性に悪影響を与えることもないなどの効果を有する。また、絶縁ケースにインサートモールドされる各端子に切欠部を形成し、その切欠部を絶縁ケースの側壁よりも内側に配置するようにしたので、特に絶縁ケースの側壁よりも内側に封止用樹脂を充填・硬化させた場合に、封止用樹脂の膨張・収縮に伴う機械的ストレスを吸収し、各端子の導体パターンとの接合状態を良好に保持できる効果も併有する。
【図面の簡単な説明】
【図1】本発明の一実施例を示す複合半導体装置の組立図である。
【図2】上記複合半導体装置の断面図である。
【図3】上記複合半導体装置に使用する端子の中間位置に貫通孔を設け、この貫通孔に下金型及び上金型の凹凸部を嵌合させて型締めした状態を示し、同図(a)は、図2における(イ)部分の拡大断面図、同図(c)は、同図(a)のB−B線に沿う断面図である。
【図4】従来の複合半導体装置の組立図である。
【図5】従来の複合半導体装置の断面図である。
【図6】上記従来の複合半導体装置に使用する端子を用いて下金型及び上金型の凹凸部を嵌合させて型締めした状態を示し、同図(a)は、図5における(イ)部分の拡大断面図、同図(b)は、同図(a)のA−A線に沿う断面図である。
【図7】従来の端子を用いて上金型及び下金型により型締めし、金型内にモールド用樹脂を充填・硬化させた場合の端子の「波打ち現象」乃至「うねり」を説明するための図である。
【符号の説明】
10 絶縁ケース
11a,11b,11c,11d 側壁
12 主端子台
13 主端子
14 補助端子
13c,14b,15b 下端部
15 信号端子
16 絶縁基板
17 導体パターン
18 ナット収納孔
19 半導体チップ
20 段部
21 放熱板
22 貫通孔
23 切欠部
24 モールド用樹脂
Ca 下金型
Cb 上金型
C1,C4 凹部
C2,C3 凸部
Claims (4)
- 絶縁基板上に形成された導体パターン上に電子部品を搭載することにより電気回路を構成し、前記絶縁基板を放熱板上に搭載し、絶縁ケースの側壁に端子をインサートモールドし、前記絶縁ケースを前記放熱板上に被せ、前記端子の下端部を前記導体パターン上に固着し、前記端子の他端部を前記絶縁ケースの前記側壁よりも外側または上側に導出する複合半導体装置の製造方法において、
前記端子の前記下端部と前記他端部との間の中間位置に少なくとも1つの貫通孔を形成し、前記端子のインサートモールド時に、下金型の凸部を前記端子の前記貫通孔に挿入すると共に、下金型の上面の一部と上金型の下面の一部とによって前記端子の中間位置を狭持することにより、インサートモールドされた後に前記端子の前記下端部が前記導体パターンに対して傾斜してしまうのを防止することを特徴とする複合半導体装置の製造方法。 - 前記貫通孔を前記絶縁ケースの前記側壁よりも外側あるいは内側に形成することを特徴とする請求項1に記載の複合半導体装置の製造方法。
- 前記端子として主端子、信号端子および補助端子を設け、前記主端子、前記信号端子および前記補助端子の全部若しくは一部に、前記貫通孔および切欠部を形成することを特徴とする請求項1に記載の複合半導体装置の製造方法。
- 前記端子として主端子を設け、前記主端子とは別個に他の端子として信号端子および補助端子を設け、前記主端子には前記貫通孔および切欠部を形成し、前記信号端子および前記補助端子には切欠部のみを形成し、前記信号端子および前記補助端子の前記切欠部を前記絶縁ケースの前記側壁よりも内側に配置することを特徴とする請求項1に記載の複合半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365446A JP3818899B2 (ja) | 2001-11-30 | 2001-11-30 | 複合半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365446A JP3818899B2 (ja) | 2001-11-30 | 2001-11-30 | 複合半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168766A JP2003168766A (ja) | 2003-06-13 |
JP3818899B2 true JP3818899B2 (ja) | 2006-09-06 |
Family
ID=19175470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001365446A Expired - Fee Related JP3818899B2 (ja) | 2001-11-30 | 2001-11-30 | 複合半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3818899B2 (ja) |
-
2001
- 2001-11-30 JP JP2001365446A patent/JP3818899B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003168766A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
JP3855306B2 (ja) | 電子部品搭載用放熱基板及びその製造方法 | |
US6259157B1 (en) | Hybrid integrated circuit device, and method of manufacturing thereof | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3491481B2 (ja) | 半導体装置とその製造方法 | |
JPS6333320B2 (ja) | ||
US20070230115A1 (en) | Memory module | |
JP2005506698A (ja) | 電力半導体モジュール | |
EP0066188A1 (en) | Plastic encapsulated semiconductor device and method for manufacturing the same | |
JP2008205100A (ja) | 電力半導体装置 | |
CN116190320A (zh) | 功率半导体模块、用于组装功率半导体模块的方法以及用于功率半导体模块的壳体 | |
JP2765278B2 (ja) | 電子装置の製造方法 | |
JP2560909Y2 (ja) | 複合半導体装置 | |
JP7172338B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7069653B2 (en) | Method for electrically connecting a semiconductor component to an electrical subassembly | |
JP3818899B2 (ja) | 複合半導体装置の製造方法 | |
WO2005122250A2 (en) | High power mcm package with improved planarity and heat dissipation | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JPH10242385A (ja) | 電力用混合集積回路装置 | |
JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
JPH10116961A (ja) | 複合半導体装置及びそれに使用する絶縁ケース | |
JP2003031979A (ja) | コントロールユニット及びその製造方法 | |
JPS5963748A (ja) | 半導体素子用ケ−ス | |
JPH11260968A (ja) | 複合半導体装置 | |
JPH11177017A (ja) | 複合半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3818899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150623 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |