JP2557906B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2557906B2 JP2557906B2 JP62246058A JP24605887A JP2557906B2 JP 2557906 B2 JP2557906 B2 JP 2557906B2 JP 62246058 A JP62246058 A JP 62246058A JP 24605887 A JP24605887 A JP 24605887A JP 2557906 B2 JP2557906 B2 JP 2557906B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- hno
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体装置の製造方法に関するもので、特に
半導体装置の電極のエッチング工程において使用される
ものである。
半導体装置の電極のエッチング工程において使用される
ものである。
(従来の技術) 従来、この種の電極としてはAl電極が用いられ、その
エッチング法としては、ウエットエッチング法,ドライ
エッチング法(代表的にはリアクティブ・イオン・エッ
チング略してRIE)が一般に用いられている。
エッチング法としては、ウエットエッチング法,ドライ
エッチング法(代表的にはリアクティブ・イオン・エッ
チング略してRIE)が一般に用いられている。
(発明が解決しようとする問題点) 従来、Al電極のエッチング方法としては、ウエットエ
ッチングまたはRIE等のドライエッチングが一般に用い
られているが、これらは半導体装置の加工寸法,電極膜
厚,レジスト及び下地膜との選択性,生産性,素子の価
格等で選択される。加工寸法が微細パターンでない場合
は、CH3COOH,HNO3,H3PO4系のエッチング液が用いられ
る。
ッチングまたはRIE等のドライエッチングが一般に用い
られているが、これらは半導体装置の加工寸法,電極膜
厚,レジスト及び下地膜との選択性,生産性,素子の価
格等で選択される。加工寸法が微細パターンでない場合
は、CH3COOH,HNO3,H3PO4系のエッチング液が用いられ
る。
ところで従来は、半導体装置の電極としてはAl単層で
あったが、AlとMo,V,Cuのうち1つ以上の金属を組み合
わせた電極を用いる必要が生じた。しかしこのような電
極を上記エッチング液を用いてエッチングする場合、エ
ッチング液中のHNO3濃度の具合により、Mo,V,Cuのエッ
チング残り、及びAlとMo,V,Cuのエッチングレート差が
生じてヒサシ形状となり、製品特性、信頼性に悪影響を
与える問題が生じた。
あったが、AlとMo,V,Cuのうち1つ以上の金属を組み合
わせた電極を用いる必要が生じた。しかしこのような電
極を上記エッチング液を用いてエッチングする場合、エ
ッチング液中のHNO3濃度の具合により、Mo,V,Cuのエッ
チング残り、及びAlとMo,V,Cuのエッチングレート差が
生じてヒサシ形状となり、製品特性、信頼性に悪影響を
与える問題が生じた。
そこで本発明の目的とするところは、上記のような電
極が所定寸法でかつ良好な形状を得ることができ、以っ
て素子特性、信頼性を向上させようとするものである。
極が所定寸法でかつ良好な形状を得ることができ、以っ
て素子特性、信頼性を向上させようとするものである。
[発明の構成] (問題点を解決するための手段と作用) 本発明は、半導体基板上にAlとCu,Mo,Vのうち少なく
とも一つ以上の金属とを組み合わせた電極を有する半導
体装置を製造するに当たり、H3PO4,HNO3,CH3COOHを用い
たエッチング液で上記電極をエッチングする際、上記エ
ッチング液中のHNO3濃度が1wt%(重量%)以上のエッ
チング液を用いることを特徴とする半導体装置の製造方
法である。即ちHNO3濃度を上記のように選定することで
(但し上限は、後述するように10wt%)良好なエッチン
グ形状が得られた。
とも一つ以上の金属とを組み合わせた電極を有する半導
体装置を製造するに当たり、H3PO4,HNO3,CH3COOHを用い
たエッチング液で上記電極をエッチングする際、上記エ
ッチング液中のHNO3濃度が1wt%(重量%)以上のエッ
チング液を用いることを特徴とする半導体装置の製造方
法である。即ちHNO3濃度を上記のように選定することで
(但し上限は、後述するように10wt%)良好なエッチン
グ形状が得られた。
(実施例) 以下図面を参照して本発明の実施例を説明する。第1
図は同実施例で、電極材料をAl,V,Alの三層構造とし、H
NO3濃度が1wt%以上の液を用いたエッチング後の形状を
示す。第2図,第3図では電極材料をAl,V,Alの三層構
造とし、HNO3濃度が1wt%より低い液を用いたエッチン
グ後の形状を示す。これら図において、1は半導体基
板、2は半導体基面保護膜(絶縁膜)、3は電極で、3a
はAl層(第1層)、3bはV層(第2層)、3cはAl層(第
3層)、4は選択的に開口されたレジスト膜である。
図は同実施例で、電極材料をAl,V,Alの三層構造とし、H
NO3濃度が1wt%以上の液を用いたエッチング後の形状を
示す。第2図,第3図では電極材料をAl,V,Alの三層構
造とし、HNO3濃度が1wt%より低い液を用いたエッチン
グ後の形状を示す。これら図において、1は半導体基
板、2は半導体基面保護膜(絶縁膜)、3は電極で、3a
はAl層(第1層)、3bはV層(第2層)、3cはAl層(第
3層)、4は選択的に開口されたレジスト膜である。
前述したように半導体装置の電極加工方法としては、
ウエットエッチング法,ドライエッチング法(代表例RI
E)等が一般に用いられているが、これらは半導体装置
の加工寸法、電極膜厚、レジスト及び下地膜との選択
性、生産性、素子の価格等で選択される。
ウエットエッチング法,ドライエッチング法(代表例RI
E)等が一般に用いられているが、これらは半導体装置
の加工寸法、電極膜厚、レジスト及び下地膜との選択
性、生産性、素子の価格等で選択される。
ところでAlとMo,Cu,Vのうち少なくとも一つ以上の金
属とを組み合わせた電極を、H3PO4,HNO3,CH3COOH系のエ
ッチング液でエッチングする場合、Alとのエッチングレ
ート差が生じてMo,Cu,Vの組み合わせ金属が全面残りし
たり、ひさし形状となって、工程で問題となると共に素
子特性,素子信頼性上大きな問題となる。
属とを組み合わせた電極を、H3PO4,HNO3,CH3COOH系のエ
ッチング液でエッチングする場合、Alとのエッチングレ
ート差が生じてMo,Cu,Vの組み合わせ金属が全面残りし
たり、ひさし形状となって、工程で問題となると共に素
子特性,素子信頼性上大きな問題となる。
第1図ないし第3図で示したように、電極構造はAl−
V−Al構造で、第1層Al膜3aの厚みは1000Å,その上に
第2層V膜3bを3000Å,その上に第3層Al膜3cを3μm
形成した構造である。
V−Al構造で、第1層Al膜3aの厚みは1000Å,その上に
第2層V膜3bを3000Å,その上に第3層Al膜3cを3μm
形成した構造である。
第3層目のAl膜3c上に、PEP(フォト・エッチング・
プロセス)法で選択的に開口された半導体素子は、CH3C
OOH−H3PO4−HNO3系のエッチング液中に浸される。第3
層Al膜3cがエッチングされ、第2層V膜3bが露出したと
き、第2層V膜と第3層Al膜で電位を生じる。
プロセス)法で選択的に開口された半導体素子は、CH3C
OOH−H3PO4−HNO3系のエッチング液中に浸される。第3
層Al膜3cがエッチングされ、第2層V膜3bが露出したと
き、第2層V膜と第3層Al膜で電位を生じる。
この時のエッチング液中のHNO3濃度が1wt%未満の場
合、2種類のエッチング機構となる。
合、2種類のエッチング機構となる。
即ちHNO3濃度が0.5〜1wt%未満の場合、第2図に示す
ようにAl層のエッチングが促進され、AlとVのエッチン
グレート差が生じ、V膜3bがひさし形状となる。
ようにAl層のエッチングが促進され、AlとVのエッチン
グレート差が生じ、V膜3bがひさし形状となる。
またHNO3濃度が0.5wt%以下の場合、第3図に示すよ
うに第3層Al膜3cのエッチングのみ促進され、V膜3b以
下が全面残りとなる。
うに第3層Al膜3cのエッチングのみ促進され、V膜3b以
下が全面残りとなる。
そこで本発明によるHNO3濃度が1wt%以上の液を用い
ることで、上記不具合な現象を防止でき、第1図に示す
ように良好なエッチング形状が得られる。
ることで、上記不具合な現象を防止でき、第1図に示す
ように良好なエッチング形状が得られる。
なおHNO3濃度は、10wt%を越えるとレジスト剥れが生
じるので、1〜10wt%の範囲とする。
じるので、1〜10wt%の範囲とする。
[発明の効果] 以上説明した如く本発明によれば、AlとMo,Cu,Vのう
ち少なくとも1つ以上の金属とを組み合わせた電極で、
H3PO4,HNO3,CH3COOH系のエッチング液を用いてエッチン
グする場合、HNO3濃度を1wt%以上としたもので、Alと
のエッチングレートがそろい、良好な電極エッチング形
状が得られるものである。
ち少なくとも1つ以上の金属とを組み合わせた電極で、
H3PO4,HNO3,CH3COOH系のエッチング液を用いてエッチン
グする場合、HNO3濃度を1wt%以上としたもので、Alと
のエッチングレートがそろい、良好な電極エッチング形
状が得られるものである。
第1図は本発明の一実施例を説明するための電極付近の
断面図、第2図,第3図はエッチング液中のHNO3濃度が
本発明の範囲以外の場合を説明するための電極付近の断
面図である。 1……半導体基板、2……表面保護膜、3……電極、3a
……Al(第1層)、3b……V(第2層)、3c……Al(第
3層)、4……レジスト膜。
断面図、第2図,第3図はエッチング液中のHNO3濃度が
本発明の範囲以外の場合を説明するための電極付近の断
面図である。 1……半導体基板、2……表面保護膜、3……電極、3a
……Al(第1層)、3b……V(第2層)、3c……Al(第
3層)、4……レジスト膜。
Claims (1)
- 【請求項1】半導体基板上に、Alから構成される第1層
を形成する工程と、 前記第1層上に、Vから構成される第2層を形成する工
程と、 前記第2層上に、Alから構成される第3層を形成する工
程と、 前記第3層上にマスク材を形成する工程と、 前記マスク材に選択的に開口を形成する工程と、 前記開口されたマスク材をマスクにして、H3PO4,HNO3,C
H3COOHから構成されるエッチング液であって、前記HNO3
の濃度が1wt%以上10wt%以下のものを用いて、連続的
に前記第1乃至第3層をエッチングする工程と を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62246058A JP2557906B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62246058A JP2557906B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6489436A JPS6489436A (en) | 1989-04-03 |
JP2557906B2 true JP2557906B2 (ja) | 1996-11-27 |
Family
ID=17142840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62246058A Expired - Fee Related JP2557906B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2557906B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5334484A (en) * | 1976-09-10 | 1978-03-31 | Toshiba Corp | Forming method for multi layer wiring |
JPS54100676A (en) * | 1978-01-26 | 1979-08-08 | Toshiba Corp | Manufacture of semiconductor device |
-
1987
- 1987-09-30 JP JP62246058A patent/JP2557906B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6489436A (en) | 1989-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5130275A (en) | Post fabrication processing of semiconductor chips | |
US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
JPH0371769B2 (ja) | ||
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
US3574012A (en) | Trimetallic masks and method | |
JP2557906B2 (ja) | 半導体装置の製造方法 | |
JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
JP3126862B2 (ja) | 金属パターンの形成方法 | |
US3819432A (en) | Method of producing schottky contacts | |
JPS63232335A (ja) | 半導体装置の製造方法 | |
JPH0485829A (ja) | 半導体装置及びその製造方法 | |
JPS628943B2 (ja) | ||
JP2695249B2 (ja) | 半導体装置の製造方法 | |
JP3081332B2 (ja) | Icチップ搭載部品の製造方法 | |
JPS594851B2 (ja) | キンゾクカンカゴウブツノ デンキヨクトナリウルキンゾクノ センタクテキエツチングホウホウ | |
JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
JP2699498B2 (ja) | 半導体装置の製造方法 | |
JPS61127874A (ja) | 微細金形状形成方法 | |
JPH05102160A (ja) | 半導体装置およびその製造方法 | |
JPS58210168A (ja) | 二層膜のエツチング方法 | |
JPH023926A (ja) | 配線の形成方法 | |
JPS628030B2 (ja) | ||
JPH05251425A (ja) | Au膜エッチング方法 | |
JPH02134847A (ja) | 半導体装置とその製造方法 | |
JPS5934652A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |