JPS58210168A - 二層膜のエツチング方法 - Google Patents
二層膜のエツチング方法Info
- Publication number
- JPS58210168A JPS58210168A JP9121182A JP9121182A JPS58210168A JP S58210168 A JPS58210168 A JP S58210168A JP 9121182 A JP9121182 A JP 9121182A JP 9121182 A JP9121182 A JP 9121182A JP S58210168 A JPS58210168 A JP S58210168A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer
- pattern
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は同系統のエツチング液で乎ツチング可能な金属
膜が連続的に積層された膜構造のエツチング方法に関す
るものである。
膜が連続的に積層された膜構造のエツチング方法に関す
るものである。
従来二層膜のエツチングは、各層の金属に対し別々のエ
ツチング液を用いていた。この方法では任意の層のエツ
チング液を選定するのに他の層の金属のエツチングされ
具合、即ち選択性を検討する必要がある、しかしながら
、この方法では、エツチング作業中のトラブル等により
再エツチング又はオーバーエッチをする必p性が生じた
場合に膜厚、エツチング速度にも関係するが選択性に充
分な余裕がない限り、第1図に示すように基板1上の第
1金属膜2と第3金属膜4との間の第2金属膜3と前記
第3金属膜との間にオーツ(−エツチング部5が生じる
現象が生じる事は必至であり再エツチングは不可能であ
る又各層対応のエツチング液の建浴、エツチング間の水
洗、乾燥等の工程が増大する不具合が生じる。
ツチング液を用いていた。この方法では任意の層のエツ
チング液を選定するのに他の層の金属のエツチングされ
具合、即ち選択性を検討する必要がある、しかしながら
、この方法では、エツチング作業中のトラブル等により
再エツチング又はオーバーエッチをする必p性が生じた
場合に膜厚、エツチング速度にも関係するが選択性に充
分な余裕がない限り、第1図に示すように基板1上の第
1金属膜2と第3金属膜4との間の第2金属膜3と前記
第3金属膜との間にオーツ(−エツチング部5が生じる
現象が生じる事は必至であり再エツチングは不可能であ
る又各層対応のエツチング液の建浴、エツチング間の水
洗、乾燥等の工程が増大する不具合が生じる。
不発明の目的は上記した従来技術の不具合をなくシ、安
定な多層膜のエツチングを可能にし、製造工程数の削減
を図ることである。
定な多層膜のエツチングを可能にし、製造工程数の削減
を図ることである。
上記目的を達成するために不発明は同系統のエツチング
液でエツチングされる金属が連続的に積層された二層膜
構造のエツチングをする場合、該二層膜に対しエツチン
グ速度が上層膜エツチング速度より下層膜エツチング速
度が遅いエツチング液を用いて上層から連続的に同一エ
ツチング液でエツチングすることを特徴とするものであ
る。以下本発明の実施例を図を用いて詳述する。
液でエツチングされる金属が連続的に積層された二層膜
構造のエツチングをする場合、該二層膜に対しエツチン
グ速度が上層膜エツチング速度より下層膜エツチング速
度が遅いエツチング液を用いて上層から連続的に同一エ
ツチング液でエツチングすることを特徴とするものであ
る。以下本発明の実施例を図を用いて詳述する。
不発明の一実施例をAu/Cu膜を用いた場合について
第2図(a)〜(e)を用いて説明する。
第2図(a)〜(e)を用いて説明する。
第2図(a)に示すように基板(セラミック)16上に
第1層配線15、絶縁層14、Cr層膜3、Cu層膜2
、およびAu膜膜種1順に形成したのち、ホトレジスト
パターン17を第2図(b)に示すように形成する。そ
の後この場合ヨウ素−ヨウ化アンモニウム(ヨウg7s
p/I!、ヨウ化アンモン4oot/l)を用い連続的
に第2図(0)に示すようにAu膜膜種1Cu層膜2.
13をエツチングする。この場合Cu層膜2乏エツチン
グする速度よりAu膜膜種1エツチングする速度が速い
ためCuパターンがAuパターンより細くなることはな
い。
第1層配線15、絶縁層14、Cr層膜3、Cu層膜2
、およびAu膜膜種1順に形成したのち、ホトレジスト
パターン17を第2図(b)に示すように形成する。そ
の後この場合ヨウ素−ヨウ化アンモニウム(ヨウg7s
p/I!、ヨウ化アンモン4oot/l)を用い連続的
に第2図(0)に示すようにAu膜膜種1Cu層膜2.
13をエツチングする。この場合Cu層膜2乏エツチン
グする速度よりAu膜膜種1エツチングする速度が速い
ためCuパターンがAuパターンより細くなることはな
い。
そのflkcr膜13を第13(d)に示すようにエツ
チングし、第2図(e)に示すようにホトレジストパタ
ーン17を取り去り、第二層パターン18を形成する。
チングし、第2図(e)に示すようにホトレジストパタ
ーン17を取り去り、第二層パターン18を形成する。
この時のAu膜膜種1サイドエツチング量は μm程度
であり数十μmのパターンを作ろうとする時間順にはな
らない。
であり数十μmのパターンを作ろうとする時間順にはな
らない。
以上述べた如く不発明によ5、Au/Cu2層膜をエツ
チングする場合、上層膜エツチング速度より下層膜エツ
チング速度の遅い一種類のエツチング液でエツチングす
るためエツチングのための工数削減ができ、ハンドリン
グを減少させることができる。
チングする場合、上層膜エツチング速度より下層膜エツ
チング速度の遅い一種類のエツチング液でエツチングす
るためエツチングのための工数削減ができ、ハンドリン
グを減少させることができる。
第1図は従来の方法による下層金属膜のオーバーエツチ
ング状態を示す断面図、第2図(al〜(θ)はいずれ
も不発明の一実施例を示すもので、第2図(a)はA
u / Cu / Cr膜を絶縁膜上に形成した状態の
断面図、第2図(b)はホトレジストパターンを形成し
た状態の断面図、第2図(e)はAu/Cu膜を連続で
エツチングした状態の断面図、第2図(dlはCr膜全
全エツチングた状態の断面図、第2図(θ)はホトレジ
ストパターンを除去し友状態の断面図である。 11・−Au膜、 12・・・Cu膜13・・・
Cr膜、 14・・・絶縁層15・・・第1配
線層、 16・・・セラミック基板17・・・ホト
レジストパターン 18・・・第2IfiIパターン 代理人弁理士 薄 1)利 幸 °2 −i / 図 イ 2 (2) (呑) − に − (c)
ング状態を示す断面図、第2図(al〜(θ)はいずれ
も不発明の一実施例を示すもので、第2図(a)はA
u / Cu / Cr膜を絶縁膜上に形成した状態の
断面図、第2図(b)はホトレジストパターンを形成し
た状態の断面図、第2図(e)はAu/Cu膜を連続で
エツチングした状態の断面図、第2図(dlはCr膜全
全エツチングた状態の断面図、第2図(θ)はホトレジ
ストパターンを除去し友状態の断面図である。 11・−Au膜、 12・・・Cu膜13・・・
Cr膜、 14・・・絶縁層15・・・第1配
線層、 16・・・セラミック基板17・・・ホト
レジストパターン 18・・・第2IfiIパターン 代理人弁理士 薄 1)利 幸 °2 −i / 図 イ 2 (2) (呑) − に − (c)
Claims (1)
- 同系統のエツチング液で、エツチング可能な金属膜が二
層積層され、該積層膜のエツチング速度が異なる場合上
層よりエツチング速度の遅い金属膜用エツチング液で該
二層膜を連続的にエラチン゛ グすることを特徴とする
二層膜のエツチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9121182A JPS58210168A (ja) | 1982-05-31 | 1982-05-31 | 二層膜のエツチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9121182A JPS58210168A (ja) | 1982-05-31 | 1982-05-31 | 二層膜のエツチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58210168A true JPS58210168A (ja) | 1983-12-07 |
JPS6216273B2 JPS6216273B2 (ja) | 1987-04-11 |
Family
ID=14020080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9121182A Granted JPS58210168A (ja) | 1982-05-31 | 1982-05-31 | 二層膜のエツチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58210168A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01146866U (ja) * | 1988-03-31 | 1989-10-11 | ||
JPH0365482U (ja) * | 1989-10-26 | 1991-06-26 |
-
1982
- 1982-05-31 JP JP9121182A patent/JPS58210168A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6216273B2 (ja) | 1987-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4430365A (en) | Method for forming conductive lines and vias | |
US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
JPS58210168A (ja) | 二層膜のエツチング方法 | |
JPH027175B2 (ja) | ||
JP3126862B2 (ja) | 金属パターンの形成方法 | |
JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
JPS5867043A (ja) | 半導体装置の装造方法 | |
JP2664409B2 (ja) | 混成集積回路の製造方法 | |
JPS5815254A (ja) | 半導体素子の製造方法 | |
JPS61253386A (ja) | 多層膜のエツチング方法 | |
JPS6046049A (ja) | 半導体装置の製造方法 | |
JPS6325519B2 (ja) | ||
JPS6050060B2 (ja) | 半導体装置の製造方法 | |
JPS5864033A (ja) | 半導体装置の製造方法 | |
JPS58128869A (ja) | 薄膜感熱記録ヘツドの製造方法 | |
JPH0141016B2 (ja) | ||
JPH05308182A (ja) | 膜回路基板の製造方法 | |
JPH05102160A (ja) | 半導体装置およびその製造方法 | |
JPH0715909B2 (ja) | 半導体装置の製造方法 | |
JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
JPH0645332A (ja) | 半導体装置の製造方法 | |
JPS5856760B2 (ja) | 導電性メッキ膜の作製方法 | |
JPH01146343A (ja) | 半導体装置及びその製造方法 | |
JPS55118652A (en) | Manufacture of semiconductor device |