JP2539157B2 - 乗算器 - Google Patents
乗算器Info
- Publication number
- JP2539157B2 JP2539157B2 JP5127630A JP12763093A JP2539157B2 JP 2539157 B2 JP2539157 B2 JP 2539157B2 JP 5127630 A JP5127630 A JP 5127630A JP 12763093 A JP12763093 A JP 12763093A JP 2539157 B2 JP2539157 B2 JP 2539157B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- pulse width
- multiplied
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
例するディジタル出力信号を得る乗算器に関し、とくに
乗算精度の向上に関する。
平1−81083号公報に示されたものが知られてい
る。この乗算器は図4に示すように、二つの入力信号の
各々の電圧値の積に比例した周波数のパルス信号を得る
ように構成されている。同図において、入力端子11,
12に与えられた被乗算入力信号はそれぞれパルス幅変
調器13,14内のコンパレータOP1,OP2の
「−」端子に入力される。他方の「+」端子には三角波
が入力されているので、「−」端子の入力信号レベルで
スライスされた三角波の幅をもつ矩形波、すなわちそれ
ぞれの被乗算入力信号レベルに比例したパルス幅のパル
ス信号が出力される。一般に、パルス幅変調器13とパ
ルス幅変調器14のパルス周波数は非同期となるように
選定する必要がある。コンパレータOP1,OP2の出
力パルス信号はEXOR論理演算回路15によってそれ
ぞれのパルス信号のパルス幅の積の項が得られるので、
AND論理演算回路16を用いてパルス発振器17の出
力パルスとの論理積をとってパルス幅をパルス数に換算
する。EXOR論理演算回路15の出力パルス幅には固
定分が含まれているので、1/2分周器18から出力さ
れるパルス数との差をとるための出力端子20が設けら
れている。
パルス幅変調器14のパルス周波数を非同期となるよう
に選定する必要があるため、両周波数をわずかにずらす
ように設定しなければならない。しかし、上述した従来
の乗算器では二つのパルス幅変調器が独立してCR発振
器を備えているため、発振周波数の差を安定に保つのが
困難であった。
ものであり、簡単な回路を付加することにより周波数差
を安定化して高精度の演算をすることができる乗算器を
提供することを目的とする。
のパルス幅変換手段はパルス発生手段からのパルス信号
を1/S(Sは自然数)に分周する第一の分周器を備
え、第二のパルス幅変換手段は共通のパルス発生手段か
らのパルス信号を1/(S+s)(sはs<Sなる自然
数)に分周する第二の分周器を備え、第一のパルス幅変
換手段及び第二のパルス幅変換手段の各々は、分周され
た分周信号を積分手段で三角波状信号に変換すると共に
変換された三角波状信号の振幅中心を接地電位にずら
し、この三角波状信号の振幅中心の変動を抽出して積分
手段へフィ−ドバックし、積分手段の出力信号と被乗算
入力信号に基づいて第にの被乗算入力信号レベルに比例
したパルス幅のパルス信号に変換して各被乗算入力信号
レベルの積に比例した乗算するようにしたことを要旨と
する。
共通のパルス発生手段から出力されるパルス信号を分周
することにより、分周されたパルス信号同士の周波数差
が安定するので精度の高い乗算ができる。
する。図1は本発明の一実施例における構成を示すブロ
ック図である。同図において、11および12は被乗算
入力信号の入力端子、1はパルス発生手段、2および3
はそれぞれ第一のパルス幅変換手段と第二のパルス幅変
換手段、4および5はそれぞれパルス発生手段1から出
力されるパルスを分周する第一の分周器と第二の分周
器、OP1およびOP5は被乗算入力信号レベルに比例
するパルス幅のパルスを出力するコンパレータ、6はE
XOR論理演算回路、7はAND論理演算回路、8はE
XOR論理演算回路6から出力されたパルスのパルス幅
をディジタル化するためのパルスを発振するパルス発振
器、9はこのパルスを1/2に分周する1/2分周器で
ある。
について図2を参照して説明する。いま、入力端子1
1,12から入力される被乗算入力信号の周波数が数1
0Hzである場合を対象に説明する。パルス幅変換する
パルスの周波数は被乗算入力信号の周波数よりも十分大
きい必要があるので、たとえば、第一のパルス幅変換手
段2のパルス周波数を5000Hzとする。一方、乗算
の精度を高めるために第一のパルス幅変換手段2の出力
パルスの周波数と第二のパルス幅変換手段3の出力パル
スの周波数差が小さい方が望ましいので、たとえば、第
二のパルス幅変換手段3のパルス周波数を5005Hz
とする。そのためにはパルス発生手段11の出力パルス
周波数を5005kHzとし、第一の分周器4の分周比
を1/1001に、第二の分周器5の分周比を1/10
00に設定する。分周器はディジタル回路を用いること
によって、最小1Hz単位で正確に分周比を設定するこ
とができるので、第一の分周器4と第二の分周器5の出
力パルスの周波数差を確実に所望の値に設定、維持する
ことができる。第一のパルス幅変換手段2と第二のパル
ス幅変換手段3の構成は、第一の分周器4と第二の分周
器5の分周比の違いによる周波数の違いだけであって、
動作は同じであるから第一のパルス幅変換手段2の動作
について説明する。第一の分周器4からの矩形波出力パ
ルスはオペアンプOP2、抵抗器R1、コンデンサC1
による積分器で積分されて三角波に変換される。オペア
ンプOP3、抵抗器R2,R3による反転増幅器は三角
波の振幅中心を接地電位にずらす。オペアンプOP4、
抵抗器R4、コンデンサC2による積分器によって抽出
された振幅中心の変動が抵抗器R5を介してフィードバ
ックされ、三角波のレベルが安定に維持される。
れた三角波は、「−」端子に入力されている被乗算入力
信号レベルでスライスされるので、被乗算入力信号レベ
ルに比例するパルス幅を有する矩形波パルス信号が得ら
れる。被乗算入力信号レベルが0電位のときコンパレー
タ出力パルスのデューティ比が1になるようにコンパレ
ータを調節して、被乗算入力信号レベルが+電位である
ときデューティ比が1よりも大きく、被乗算入力信号レ
ベルが−電位であるときデューティ比が1より小さくな
るようにする。
理演算回路7、パルス発振器8、1/2分周器9から構
成されている論理演算手段の動作について説明する。第
一のパルス幅変換手段2の出力信号は2値化されている
ので、いま、ハイレベルであるという命題をA、同様に
第二のパルス幅変換手段3の出力信号がハイレベルであ
るという命題をBと表わすことにする。入力がAとBの
EXOR論理演算回路6の出力を論理記号で表現すると
パルス信号の1周期を2ta とするとき、第一のパルス
幅変換手段2は被乗算入力信号レベルに応じてパルス幅
Ta (=ta +τa )のパルス信号に変換する。ここ
で、τa は入力端子11の被乗算入力信号レベルに比例
する値である。一方、図2(b)に示すように第二の分
周器5の出力パルス信号の1周期を2tb とするとき、
第二のパルス幅変換手段3は被乗算入力信号レベルに応
じてパルス幅Tb (=tb +τb )のパルス信号に変換
する。ここで、τb は入力端子12の被乗算入力信号レ
ベルに比例する値である。ここで、パルス周期2ta と
パルス周期2tb とは等しくない非常に近い値に設定さ
れている。パルス発振器8から出力されるパルスの単位
時間当りのパルス数をFとすると(図2(c)参照)、
AND論理演算回路7から出力されるパルス数Pは全期
間に対するEXOR論理演算回路6の出力が真である期
間の割合を乗じた値であるから、
パルス数Fの1/2、第2項はta ,tb が既知の定数
であるから2つの被乗算入力信号レベルの積に比例した
パルス数を表わす。
分周器9の出力パルス数(1/2)FからPT を減ずる
ことによって P=(1/2)F−PT =(τa ・τb )F/2ta ・tb (3) が得られるので、2つの被乗算入力信号レベルの積に比
例したパルス数を得ることができる。
よれば、2つのパルス幅変換手段2、3へ供給するパル
スの周波数を分周器によって正確に設定、維持すること
ができるので、正確な乗算結果を求めることができる。
また、ディジタル的な分周を採用しているので、周波数
の微調整をする必要がなく、周囲温度の影響を受けるこ
ともない。
ミング回路10を追加して所定のタイミングで第一の分
周器4および第二の分周器5をリセットするようになっ
ている。分周器をアナログ回路で構成する場合に両分周
器の出力パルスの周波数差が整数値にならないことがあ
り得るが、本実施例によれば所定のタイミングで第一の
分周器4および第二の分周器5をリセットするので、同
期ずれを防止することができる。
路を構成することもでき、図1の実施例と同様の効果を
得ることができる。さらに、スイッチドキャパシタ回路
などによるLSI化をすることにより小型化が可能にな
る。
ス幅変調された二つのパルスが長時間かけてまんべんな
く混合されるので(長時間同期しないパルス列がEXO
R論理演算されるので)、高精度の乗算結果を得ること
ができる。
図である。
ク図である。
Claims (2)
- 【請求項1】 パルス信号を発生するパルス発生手段
と、このパルス発生手段に基づく信号を第一の被乗算入
力信号レベルに応じて変位させる第一のパルス幅変換手
段と、前記パルス発生手段に基づく信号を第二の被乗算
入力信号レベルに応じて変位させる第二のパルス幅変換
手段と、前記第一のパルス幅変換手段と前記第二のパル
ス幅変換手段から出力されるパルス信号との論理演算を
行って第一の被乗算入力信号レベルと第二の被乗算入力
信号レベルとの積に比例する出力信号を得る論理演算手
段とを有する乗算器において、 前記第一のパルス幅変換手段は、前記パルス発生手段か
らのパルス信号を1/S(Sは自然数)に分周する第一
の分周器と、分周された分周信号を三角波状信号に変換
する第一の積分手段と、第一の積分手段により変換され
た三角波状信号の振幅中心を接地電位とする第一の反転
増幅手段と、この反転増幅手段からの三角波状信号の振
幅中心の変動を抽出し前記第一の積分手段へフィ−ドバ
ックする第二の積分手段と、第二の積分手段の出力信号
と前記第一の被乗算入力信号に基づいて第一の被乗算入
力信号レベルに比例したパルス幅のパルス信号に変換す
る第一の変換手段とを備え、 前記第二のパルス幅変換手段は、前記パルス発生手段か
らのパルス信号を1/(S+s)(sはs<Sなる自然
数)に分周する第二の分周器と、分周された分周信号を
三角波状信号に変換する第三の積分手段と、第三の積分
手段により変換された三角波状信号の振幅中心を接地電
位とする第二の反転増幅手段と、この反転増幅手段から
の三角波状信号の振幅中心の変動を抽出し前記第三の積
分手段へフィ−ドバックする第四の積分手段と、第四の
積分手段の出力信号と前記第二の被乗算入力信号に基づ
いて第二の被乗算入力信号レベルに比例したパルス幅の
パルス信号に変換する第二の変換手段 とを備えたことを
特徴とする乗算器。 - 【請求項2】 所定の時間経過すると前記第一の分周器
および前記第二の分周器をリセットする信号を出力する
タイミング手段を備えたことを特徴とする請求項1記載
の乗算器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5127630A JP2539157B2 (ja) | 1993-05-31 | 1993-05-31 | 乗算器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5127630A JP2539157B2 (ja) | 1993-05-31 | 1993-05-31 | 乗算器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06337776A JPH06337776A (ja) | 1994-12-06 |
JP2539157B2 true JP2539157B2 (ja) | 1996-10-02 |
Family
ID=14964848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5127630A Expired - Fee Related JP2539157B2 (ja) | 1993-05-31 | 1993-05-31 | 乗算器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2539157B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0646415B2 (ja) * | 1984-10-23 | 1994-06-15 | 株式会社東芝 | 乗算回路 |
JPH0821049B2 (ja) * | 1987-09-24 | 1996-03-04 | 株式会社東芝 | 乗算器 |
JPH0497620A (ja) * | 1990-08-15 | 1992-03-30 | Tokico Ltd | 位相同期回路 |
-
1993
- 1993-05-31 JP JP5127630A patent/JP2539157B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06337776A (ja) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5150324A (en) | Analog arithmetic circuit that can perform multiplication division expansion and compression by using delta sigma modulator | |
WO2003032494A2 (en) | Frequency locked loop with digital oversampling feedback control and filter | |
US3995222A (en) | Sinusoidal waveform generator | |
EP0534638A1 (en) | Low jitter clock phase adjust system | |
EP0378190B1 (en) | Digital phase locked loop | |
JP2539157B2 (ja) | 乗算器 | |
GB2041679A (en) | Circuit arrangement for generating a frequency dependent signal | |
JPH0376494B2 (ja) | ||
TW312066B (ja) | ||
JPS5920302B2 (ja) | パイロツト信号打消回路 | |
JPS61277211A (ja) | 周波数変換装置 | |
GB2110826A (en) | Methods and apparatus for frequency response analysis | |
JPS6156651B2 (ja) | ||
US20020184274A1 (en) | Sinusoid synthesis | |
JP2823300B2 (ja) | 直交発振回路 | |
JP2800452B2 (ja) | サイン波形発生器 | |
JPH0955646A (ja) | パルス幅変調装置 | |
JPH0646415B2 (ja) | 乗算回路 | |
JP3047423B2 (ja) | 周波数変換回路 | |
SU1167606A1 (ru) | Генератор нормального случайного сигнала с заданным энергетическим спектром | |
JPH0694853A (ja) | 時間測定回路 | |
JP2541109B2 (ja) | Pll方式オフセット周波数合成回路 | |
JPH0727880A (ja) | 高分解能時間計測装置 | |
JPH05276035A (ja) | デジタル/アナログ変換器 | |
JPH04504493A (ja) | 周波数合成方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |