JP2800452B2 - サイン波形発生器 - Google Patents
サイン波形発生器Info
- Publication number
- JP2800452B2 JP2800452B2 JP3091564A JP9156491A JP2800452B2 JP 2800452 B2 JP2800452 B2 JP 2800452B2 JP 3091564 A JP3091564 A JP 3091564A JP 9156491 A JP9156491 A JP 9156491A JP 2800452 B2 JP2800452 B2 JP 2800452B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- integrating
- oscillation
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【0001】
【産業上の利用分野】この発明は、ディジタルエフェク
トなどに用いて好適なサイン波形発生器に関する。
トなどに用いて好適なサイン波形発生器に関する。
【0002】
【従来の技術】従来、サイン波形を発生する場合、テー
ブル(メモリ)にサイン波の各波高値を示すデータを記
憶し、これを順次読み出すようにするテーブル方式が用
いられる。
ブル(メモリ)にサイン波の各波高値を示すデータを記
憶し、これを順次読み出すようにするテーブル方式が用
いられる。
【0003】
【発明が解決しようとする課題】しかしながら、テーブ
ル方式において精度を上げようとすると、より緻密に各
波高値を記憶しなければならないため、テーブルが巨大
化するという問題が生じた。テーブルを巨大化せずに精
度を上げる方法として補間処理があるが、この場合には
処理および回路構成が複雑化してしまう。
ル方式において精度を上げようとすると、より緻密に各
波高値を記憶しなければならないため、テーブルが巨大
化するという問題が生じた。テーブルを巨大化せずに精
度を上げる方法として補間処理があるが、この場合には
処理および回路構成が複雑化してしまう。
【0004】さらに、テーブル方式は、折れ線近似によ
る波形再現方法であるため、アドレスを変調して波高値
データを読み出すアドレス変調方式に用いると、読み出
された波形の微分値が不連続(ピッチ不連続)になると
いう欠点があった。
る波形再現方法であるため、アドレスを変調して波高値
データを読み出すアドレス変調方式に用いると、読み出
された波形の微分値が不連続(ピッチ不連続)になると
いう欠点があった。
【0005】この発明は、上述した事情に鑑みてなされ
たもので、テーブルを不要とすることができるとともに
正確なサイン波形を発生することができるサイン波形発
生器を提供することを目的としている。
たもので、テーブルを不要とすることができるとともに
正確なサイン波形を発生することができるサイン波形発
生器を提供することを目的としている。
【0006】
【課題を解決するための手段】上述した課題を解決する
ために、本願発明は、各々、遅延手段と、加算手段と、
該遅延手段および該加算手段を閉ループ接続する閉ルー
プ手段とからなる2つの積分手段と、前記2つの積分手
段の一方の積分手段の出力信号を他方の積分手段に供給
するとともに、該他方の積分手段の出力信号を反転して
前記一方の積分手段に供給する信号供給手段と、発振の
開始時に、前記遅延手段に零以外の所定の初期値を設定
する設定手段とを具備することを特徴とする。
ために、本願発明は、各々、遅延手段と、加算手段と、
該遅延手段および該加算手段を閉ループ接続する閉ルー
プ手段とからなる2つの積分手段と、前記2つの積分手
段の一方の積分手段の出力信号を他方の積分手段に供給
するとともに、該他方の積分手段の出力信号を反転して
前記一方の積分手段に供給する信号供給手段と、発振の
開始時に、前記遅延手段に零以外の所定の初期値を設定
する設定手段とを具備することを特徴とする。
【0007】
【作用】各々、遅延手段と、加算手段と、該遅延手段お
よび該加算手段を閉ループ接続する閉ループ手段とから
なる2つの積分手段と、2つの積分手段の一方の積分手
段の出力信号を他方の積分手段に供給するとともに、他
方の積分手段の出力信号を反転して一方の積分手段に供
給する信号供給手段によって発振ループが形成され、こ
れにより、サイン波が発生される。そして、設定手段に
よって、発振の開始時に、遅延手段に零以外の所定の初
期値が設定される。これにより、発振の開始当初から最
大振幅でサイン波を発生することが可能となる。
よび該加算手段を閉ループ接続する閉ループ手段とから
なる2つの積分手段と、2つの積分手段の一方の積分手
段の出力信号を他方の積分手段に供給するとともに、他
方の積分手段の出力信号を反転して一方の積分手段に供
給する信号供給手段によって発振ループが形成され、こ
れにより、サイン波が発生される。そして、設定手段に
よって、発振の開始時に、遅延手段に零以外の所定の初
期値が設定される。これにより、発振の開始当初から最
大振幅でサイン波を発生することが可能となる。
【0008】
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。図1は、この発明の一実施例の構成を示
すブロック図である。図において、1は第1、第2の入
力端に供給される信号を加算する加算器であり、2は加
算器1の出力信号を加算器1の第2の入力端に帰還する
遅延回路(シフトレジスタ)である。これら加算器1と
遅延回路2とで積分回路I1が構成されている。また、
3は積分回路I1に係数FREQを与える乗算器であ
る。また、加算器4と遅延回路5により上記と同様の積
分回路I2が構成されており、この積分回路I2に対す
る係数FREQを乗算器6が与えるようになっている。
遅延回路2の出力信号は信号Yとして出力されるととも
に、インバータ10を介して加算器10の第1入力端に
供給される。加算器11の第2入力端には遅延回路5の
出力信号が乗算器12を介して供給されており、加算器
11の出力信号は乗算器6を介して積分回路I2に供給
される。なお、上述した積分回路I1、I2は特開昭6
1−18212号に開示されている。
いて説明する。図1は、この発明の一実施例の構成を示
すブロック図である。図において、1は第1、第2の入
力端に供給される信号を加算する加算器であり、2は加
算器1の出力信号を加算器1の第2の入力端に帰還する
遅延回路(シフトレジスタ)である。これら加算器1と
遅延回路2とで積分回路I1が構成されている。また、
3は積分回路I1に係数FREQを与える乗算器であ
る。また、加算器4と遅延回路5により上記と同様の積
分回路I2が構成されており、この積分回路I2に対す
る係数FREQを乗算器6が与えるようになっている。
遅延回路2の出力信号は信号Yとして出力されるととも
に、インバータ10を介して加算器10の第1入力端に
供給される。加算器11の第2入力端には遅延回路5の
出力信号が乗算器12を介して供給されており、加算器
11の出力信号は乗算器6を介して積分回路I2に供給
される。なお、上述した積分回路I1、I2は特開昭6
1−18212号に開示されている。
【0009】上記構成によれば、積分回路I2の出力が
積分回路I1に供給され、積分回路I1の出力が反転さ
れて積分回路I2に供給される。すなわち、全体として
信号がループし、発振回路が構成されている。この場
合、例えば、遅延回路2または5のいずれかに1をプリ
セットすることにより、発振が開始される。前述した乗
算器12は発振を安定させるための小さな値FB(1>
>FB>0)を乗じるようになっている。そして、乗算
器3,6の係数FREQの値(1>FREQ>0)は発
振周波数を決定し、その値が大きいほど周波数が高くな
る。また、発振波形について考察すれば、上記回路はル
ープを形成しているため、出力信号Xを2回積分して符
号を反転させたものが再び出力信号Xに等しくなるはず
であるから、
積分回路I1に供給され、積分回路I1の出力が反転さ
れて積分回路I2に供給される。すなわち、全体として
信号がループし、発振回路が構成されている。この場
合、例えば、遅延回路2または5のいずれかに1をプリ
セットすることにより、発振が開始される。前述した乗
算器12は発振を安定させるための小さな値FB(1>
>FB>0)を乗じるようになっている。そして、乗算
器3,6の係数FREQの値(1>FREQ>0)は発
振周波数を決定し、その値が大きいほど周波数が高くな
る。また、発振波形について考察すれば、上記回路はル
ープを形成しているため、出力信号Xを2回積分して符
号を反転させたものが再び出力信号Xに等しくなるはず
であるから、
【0010】
【数1】 (d2X/dt2)=AX (Aは乗算器の係数を総合した値) なる単振動を示す式が成り立ち、出力信号Xがサイン波
であることが解る。そして、出力信号Yは出力信号Xの
積分波形であるからコサイン波となる。
であることが解る。そして、出力信号Yは出力信号Xの
積分波形であるからコサイン波となる。
【0011】なお、上記実施例において、3相のサイン
波を作成するときは、次式に示すように出力信号Xと出
力信号Yとを合成すればよい。
波を作成するときは、次式に示すように出力信号Xと出
力信号Yとを合成すればよい。
【0012】
【数2】
【0013】次に、図2を参照してこの発明の第2の実
施例について説明する。この実施例は超低周波域におい
ても十分な分解能で周波数がコントロールできる実施例
であり、図1に示す回路に係数αの乗算回路15,16
が介挿されている。超低周波は、例えば、この実施例を
音源発生回路に適用した場合において、音源波形のエン
ベロープの作成などに用いられる。
施例について説明する。この実施例は超低周波域におい
ても十分な分解能で周波数がコントロールできる実施例
であり、図1に示す回路に係数αの乗算回路15,16
が介挿されている。超低周波は、例えば、この実施例を
音源発生回路に適用した場合において、音源波形のエン
ベロープの作成などに用いられる。
【0014】図2に示す回路をソフトウエア処理によっ
て実現した場合、サンプリング周波数を48kHzにす
ると、発振周波数の可変範囲は0〜7.6kHz程度と
なる。ここで、係数語長すなわち係数のビット長を16
ビットとすれば、乗算器15,16がない場合は周波数
の分解能は0.23Hz(7.6k/32768(=2
15 )となり、超低周波域では十分とは言えない。一方、
乗算器15,16があれば、これらの係数をα(α<
1)とすれば、デジタル値である係数をその最小単位で
ある1だけ変化させたときの周波数の変化幅すなわち周
波数分解能は0.23αHzとなり、十分に小さな値に
設定することができる。
て実現した場合、サンプリング周波数を48kHzにす
ると、発振周波数の可変範囲は0〜7.6kHz程度と
なる。ここで、係数語長すなわち係数のビット長を16
ビットとすれば、乗算器15,16がない場合は周波数
の分解能は0.23Hz(7.6k/32768(=2
15 )となり、超低周波域では十分とは言えない。一方、
乗算器15,16があれば、これらの係数をα(α<
1)とすれば、デジタル値である係数をその最小単位で
ある1だけ変化させたときの周波数の変化幅すなわち周
波数分解能は0.23αHzとなり、十分に小さな値に
設定することができる。
【0015】また、図3は図2に示す回路と等価な出力
信号を得る他の回路例を示している。この図に示す回路
においては、インバータ10の係数が−α2に、乗算器
12の係数がFB・αに設定されており、また、出力信
号Yに係数αを乗算して出力信号Y’を作成する乗算器
20が設けられている。発振状態では演算語長の範囲の
最大振幅で発振が安定する。α<1としたとき、この回
路の場合、積分回路I1の出力の方が積分回路I2の出
力より大きくなるため、積分回路I1の出力が1で、ま
た積分回路I2の出力がαで安定する。したがって、安
定に発振している状態では、出力信号Y’とXとが同じ
振幅になる。
信号を得る他の回路例を示している。この図に示す回路
においては、インバータ10の係数が−α2に、乗算器
12の係数がFB・αに設定されており、また、出力信
号Yに係数αを乗算して出力信号Y’を作成する乗算器
20が設けられている。発振状態では演算語長の範囲の
最大振幅で発振が安定する。α<1としたとき、この回
路の場合、積分回路I1の出力の方が積分回路I2の出
力より大きくなるため、積分回路I1の出力が1で、ま
た積分回路I2の出力がαで安定する。したがって、安
定に発振している状態では、出力信号Y’とXとが同じ
振幅になる。
【0016】上述した図2または図3に示す回路におい
て、3相の信号を作成する際は、前述した数2のように
合成すればよい。
て、3相の信号を作成する際は、前述した数2のように
合成すればよい。
【0017】
【発明の効果】以上説明したように、この発明によれ
ば、テーブルを不要とすることができるとともに正確な
サイン波形を発生することができる。また、ソフトウエ
アにきわめて適しているという利点がある。さらに、設
定手段によって発振の開始時に遅延手段に零以外の所定
の初期値を設定するようにしたことにより、発振の開始
当初から最大振幅でサイン波を発生することが可能とな
るという効果がある。
ば、テーブルを不要とすることができるとともに正確な
サイン波形を発生することができる。また、ソフトウエ
アにきわめて適しているという利点がある。さらに、設
定手段によって発振の開始時に遅延手段に零以外の所定
の初期値を設定するようにしたことにより、発振の開始
当初から最大振幅でサイン波を発生することが可能とな
るという効果がある。
【図1】 この発明の一実施例の構成を示すブロック図
である。
である。
【図2】 この発明の第2の実施例の構成を示すブロッ
ク図である。
ク図である。
【図3】 同実施例と等価な動作を行う回路のブロック
図である。
図である。
10……インバータ(フィードバック手段)、I1,I
2……積分回路(第1、第2の積分手段)
2……積分回路(第1、第2の積分手段)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03B 28/00 G06F 1/02 G06F 7/548 G06G 7/22 H03B 5/20 H03H 17/00 - 17/08
Claims (1)
- 【請求項1】 各々、遅延手段と、加算手段と、該遅延
手段および該加算手段を閉ループ接続する閉ループ手段
とからなる2つの積分手段と、前記2つの積分手段の一方の積分手段の出力信号を他方
の積分手段に供給するとともに、該他方の積分手段の出
力信号を反転して前記一方 の積分手段に供給する信号供
給手段と、 発振の開始時に、前記遅延手段に零以外の所定の初期値
を設定する設定手段とを具備することを 特徴とするサイ
ン波形発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091564A JP2800452B2 (ja) | 1991-03-29 | 1991-03-29 | サイン波形発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091564A JP2800452B2 (ja) | 1991-03-29 | 1991-03-29 | サイン波形発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04302511A JPH04302511A (ja) | 1992-10-26 |
JP2800452B2 true JP2800452B2 (ja) | 1998-09-21 |
Family
ID=14030011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3091564A Expired - Fee Related JP2800452B2 (ja) | 1991-03-29 | 1991-03-29 | サイン波形発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2800452B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5662040B2 (ja) | 2010-03-16 | 2015-01-28 | 株式会社メガチップス | 数値制御発振器 |
JP5798844B2 (ja) * | 2011-09-12 | 2015-10-21 | 新日本無線株式会社 | ディジタル発振器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5485657A (en) * | 1977-12-20 | 1979-07-07 | Norio Akamatsu | Sine wave oscillator |
JPS6473808A (en) * | 1987-09-14 | 1989-03-20 | Oki Electric Ind Co Ltd | Sine wave oscillator |
-
1991
- 1991-03-29 JP JP3091564A patent/JP2800452B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04302511A (ja) | 1992-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0631990B2 (ja) | 波形の補間装置 | |
JP2800452B2 (ja) | サイン波形発生器 | |
US5243658A (en) | Modulation effect adding apparatus | |
GB2229334A (en) | Pulse generators | |
US5144096A (en) | Nonlinear function generation apparatus, and musical tone synthesis apparatus utilizing the same | |
JP2768645B2 (ja) | 低雑音発振回路用遅延検波回路 | |
JP2503744B2 (ja) | 楽音合成装置 | |
JP3536426B2 (ja) | 波形発生器 | |
JP4095206B2 (ja) | 波形発生方法および装置 | |
JP2996992B2 (ja) | 関数発生装置 | |
JPH1041816A (ja) | 信号発生器 | |
JP3082653B2 (ja) | 波形発生装置 | |
JP2003264431A (ja) | 信号発生装置 | |
US6806413B1 (en) | Oscillator providing waveform having dynamically continuously variable waveshape | |
JPS62245434A (ja) | 電子楽器の波形発生装置 | |
JPS6138998A (ja) | 波形発生方式 | |
JPS638955Y2 (ja) | ||
JP2000124740A (ja) | 周波数シンセサイザ | |
JP3472334B2 (ja) | 電子オルゴール | |
JP2517531Y2 (ja) | ディレイビブラート制御装置 | |
JPH0451295A (ja) | 音色制御装置 | |
JP2001175264A (ja) | 楽音信号合成装置 | |
JP3160934B2 (ja) | 楽音パラメータ表示装置 | |
JPH10313245A (ja) | 位相制御ループを具える集積回路 | |
JPH10198378A (ja) | 楽音発生装置および楽音発生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980609 |
|
LAPS | Cancellation because of no payment of annual fees |