JP3047423B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP3047423B2 JP3047423B2 JP2081306A JP8130690A JP3047423B2 JP 3047423 B2 JP3047423 B2 JP 3047423B2 JP 2081306 A JP2081306 A JP 2081306A JP 8130690 A JP8130690 A JP 8130690A JP 3047423 B2 JP3047423 B2 JP 3047423B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sign
- frequency
- low
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は周波数変換回路に関する。
［従来の技術］ 従来の周波数変換回路の技術について図を用いて説明
する。第３図は周波数変換の原理図である。第３図で入
力信号を Asin（ω1t＋φ） …（１） とし，局部発振周波数をω２とすると実数成分Ｒは入力
信号cosω2tを乗算して， となる。
する。第３図は周波数変換の原理図である。第３図で入
力信号を Asin（ω1t＋φ） …（１） とし，局部発振周波数をω２とすると実数成分Ｒは入力
信号cosω2tを乗算して， となる。
ここで，低域通過フィルタにより（ω１−ω２）の周
波数成分のみを取り出すと（３）式となる。
波数成分のみを取り出すと（３）式となる。
虚数成分Ｉは入力信号にsinω2tを乗算して となる。
ここで，低域通過フィルタにより（ω１−ω２）の周
波数成分のみを取り出すと（５）式となる。
波数成分のみを取り出すと（５）式となる。
（３），（５）式の結果，入力信号Asin（ω1t＋φ）
は位相成分φを残したまま周波数（ω１−ω２）に変換
される。
は位相成分φを残したまま周波数（ω１−ω２）に変換
される。
第４図は従来の周波数変換回路の構成を示すブロック
図である。上記（２）及び（４）式を算出するために局
部発振回路７により正確に90゜の局部発振信号，すなわ
ちcosω2t,sinω2tを発振させ，乗算回路8,9によって入
力信号と乗算していた。
図である。上記（２）及び（４）式を算出するために局
部発振回路７により正確に90゜の局部発振信号，すなわ
ちcosω2t,sinω2tを発振させ，乗算回路8,9によって入
力信号と乗算していた。
［発明が解決しようとする課題］ 従来の周波数変換回路は，入力信号と局部発振信号と
の乗算を行う乗算回路8,9と低域通過フィルタ10,11とを
有しているため，回路が複雑で，小型化できないという
欠点を有している。
の乗算を行う乗算回路8,9と低域通過フィルタ10,11とを
有しているため，回路が複雑で，小型化できないという
欠点を有している。
［課題を解決するための手段］ 本発明による周波数変換回路は，所定の入力周波数を
もつアナログ入力信号を，該入力周波数と局部発振周波
数との差の周波数である出力周波数をもちかつ互いに直
交する第１及び第２のアナログ出力信号に変換する周波
数変換回路に於いて， 前記局部発振周波数の４倍の周波数であるクロック周
波数をもつクロック信号に同期して，前記アナログ入力
信号をディジタル入力信号に変換するアナログ／ディジ
タル変換回路と， 前記クロック信号に同期して，互いに（π/2）ラジア
ンだけ位相の異なる第１及び第２の符号反転制御信号を
発生する符号反転制御回路と， 前記第１の符号反転信号に応答して，前記ディジタル
入力信号を符号反転し，第１の符号反転された信号を出
力する第１の符号反転回路と， 前記第２の符号反転信号に応答して，前記ディジタル
入力信号を符号反転し，第２の符号反転された信号を出
力する第２の符号反転回路と， 前記クロック信号のタイミングと同期して，前記第１
の符号反転された信号の低周波域の信号のみを通過させ
て，該通過された信号を前記第１のアナログ出力信号と
して出力する第１の低域通過フィルタと， 前記クロック信号のタイミングと同期して前記第２の
符号反転された信号の低周波域の信号のみを通過させ
て，該通過された信号を前記第２のアナログ出力信号と
して出力する第２の低域通過フィルタとを有することを
特徴とする。
もつアナログ入力信号を，該入力周波数と局部発振周波
数との差の周波数である出力周波数をもちかつ互いに直
交する第１及び第２のアナログ出力信号に変換する周波
数変換回路に於いて， 前記局部発振周波数の４倍の周波数であるクロック周
波数をもつクロック信号に同期して，前記アナログ入力
信号をディジタル入力信号に変換するアナログ／ディジ
タル変換回路と， 前記クロック信号に同期して，互いに（π/2）ラジア
ンだけ位相の異なる第１及び第２の符号反転制御信号を
発生する符号反転制御回路と， 前記第１の符号反転信号に応答して，前記ディジタル
入力信号を符号反転し，第１の符号反転された信号を出
力する第１の符号反転回路と， 前記第２の符号反転信号に応答して，前記ディジタル
入力信号を符号反転し，第２の符号反転された信号を出
力する第２の符号反転回路と， 前記クロック信号のタイミングと同期して，前記第１
の符号反転された信号の低周波域の信号のみを通過させ
て，該通過された信号を前記第１のアナログ出力信号と
して出力する第１の低域通過フィルタと， 前記クロック信号のタイミングと同期して前記第２の
符号反転された信号の低周波域の信号のみを通過させ
て，該通過された信号を前記第２のアナログ出力信号と
して出力する第２の低域通過フィルタとを有することを
特徴とする。
［作用］ アナログ／ディジタル変換回路は，所定のクロック周
波数をもつクロック信号に同期して，アナログ入力信号
をディジタル入力信号に変換する。符号反転制御回路
は，クロック信号に同期して，互いに（π/2）ラジアン
だけ位相の異なる第１及び第２の符号反転制御信号を発
生する。第１の符号反転回路は，第１の符号反転信号に
応答して，ディジタル入力信号を符号反転し，第１の符
号反転された信号を出力する。第２の符号反転回路は，
第２の符号反転に応答して，ディジタル入力信号を符号
反転し，第２の符号反転された信号を出力する。第１の
低域通過フィルタは，前記クロック信号のタイミングと
同期して、第１の符号反転された信号の低周波域の信号
のみを通過させて，この通過された信号を第１のアナロ
グ出力信号として出力する。第２の低域通過フィルタ
は，前記クロック信号のタイミングと同期して、第２の
符号反転された信号の低周波域の信号のみを通過させ
て，この通過された信号を第２のアナログ出力信号とし
て出力する。
波数をもつクロック信号に同期して，アナログ入力信号
をディジタル入力信号に変換する。符号反転制御回路
は，クロック信号に同期して，互いに（π/2）ラジアン
だけ位相の異なる第１及び第２の符号反転制御信号を発
生する。第１の符号反転回路は，第１の符号反転信号に
応答して，ディジタル入力信号を符号反転し，第１の符
号反転された信号を出力する。第２の符号反転回路は，
第２の符号反転に応答して，ディジタル入力信号を符号
反転し，第２の符号反転された信号を出力する。第１の
低域通過フィルタは，前記クロック信号のタイミングと
同期して、第１の符号反転された信号の低周波域の信号
のみを通過させて，この通過された信号を第１のアナロ
グ出力信号として出力する。第２の低域通過フィルタ
は，前記クロック信号のタイミングと同期して、第２の
符号反転された信号の低周波域の信号のみを通過させ
て，この通過された信号を第２のアナログ出力信号とし
て出力する。
［実施例］ 次に，本発明について図面を参照して説明する。
第１図は本発明の一実施例による周波数変換回路の構
成を示すブロック図である。
成を示すブロック図である。
A/D変換回路１は入力信号をアナログ信号からディジ
タル信号に変換する回路で，変換はクロック信号のタイ
ミングと同期して行われる。符号反転回路2,3はA/D変換
回路１からの信号を符号反転制御回路６の制御信号によ
って符号反転する。符号反転制御回路６の制御信号はク
ロック信号のタイミングと同期して発生する。低域通過
フィルタ4,5は符号反転回路2,3の出力信号の低周波数の
信号を通過させる。低域通過フィルタ4,5の処理タイミ
ングはクロック信号のタイミングと同期して行われる。
タル信号に変換する回路で，変換はクロック信号のタイ
ミングと同期して行われる。符号反転回路2,3はA/D変換
回路１からの信号を符号反転制御回路６の制御信号によ
って符号反転する。符号反転制御回路６の制御信号はク
ロック信号のタイミングと同期して発生する。低域通過
フィルタ4,5は符号反転回路2,3の出力信号の低周波数の
信号を通過させる。低域通過フィルタ4,5の処理タイミ
ングはクロック信号のタイミングと同期して行われる。
第２図は第１図に示された周波数変換回路の各部の波
形を表わすタイミングチャートである。第２図（ａ）は
入力信号，（ｂ）はA/D変換回路１の出力信号，（ｃ）
は符号反転回路２の出力信号，（ｄ）は符号反転回路３
の出力信号，（ｅ）はクロック信号である。
形を表わすタイミングチャートである。第２図（ａ）は
入力信号，（ｂ）はA/D変換回路１の出力信号，（ｃ）
は符号反転回路２の出力信号，（ｄ）は符号反転回路３
の出力信号，（ｅ）はクロック信号である。
入力信号の符号反転は第２図（ｃ），（ｄ）の順序で
おこなう。クロック信号のタイミングは局部発振周波数
の４倍とする。
おこなう。クロック信号のタイミングは局部発振周波数
の４倍とする。
この理由は第１表による。すなわち，クロック信号の
タイミングを局部発振周波数の４倍とすることにより乗
算する局部発振信号の値は第１表の通り， のみとなる。また、絶対値は であるから符号反転のみとし，周波数変換後，利得補正
をおこなえばよい。
タイミングを局部発振周波数の４倍とすることにより乗
算する局部発振信号の値は第１表の通り， のみとなる。また、絶対値は であるから符号反転のみとし，周波数変換後，利得補正
をおこなえばよい。
［発明の効果］ 以上述べたように，本発明の周波数変換回路によれ
ば，入力信号をアナログ信号からディジタル信号に変換
するA/D変換回路と,2つの符号反転回路と，符号反転制
御回路と,2つの低域通過フィルタとを有しているため，
比較的簡単な回路構成により周波数変換を行なうことが
できるという効果がある。また，クロック周波数を変え
れば，低域通過フィルタも含め，同一回路構成で周波数
選定自在な周波数変換回路になり得るという効果があ
る。
ば，入力信号をアナログ信号からディジタル信号に変換
するA/D変換回路と,2つの符号反転回路と，符号反転制
御回路と,2つの低域通過フィルタとを有しているため，
比較的簡単な回路構成により周波数変換を行なうことが
できるという効果がある。また，クロック周波数を変え
れば，低域通過フィルタも含め，同一回路構成で周波数
選定自在な周波数変換回路になり得るという効果があ
る。
第１図は本発明の一実施例による周波数変換回路の構成
を示すブロック図，第２図は第１図に示された周波数変
換回路の各部の波形を表わすタイミングチャート，第３
図は周波数変換の原理図，第４図は従来の周波数変換回
路の構成を示すブロック図である。 １……A/D変換回路,2,3……符号反転回路,4,5……低域
通過フィルタ,6……符号反転制御回路,7……局部発振回
路,8,9……乗算回路,10,11……低域通過フィルタ。
を示すブロック図，第２図は第１図に示された周波数変
換回路の各部の波形を表わすタイミングチャート，第３
図は周波数変換の原理図，第４図は従来の周波数変換回
路の構成を示すブロック図である。 １……A/D変換回路,2,3……符号反転回路,4,5……低域
通過フィルタ,6……符号反転制御回路,7……局部発振回
路,8,9……乗算回路,10,11……低域通過フィルタ。
Claims (1)
- 【請求項１】所定の入力周波数をもつアナログ入力信号
を、該入力周波数と局部発振周波数との差の周波数であ
る出力周波数をもちかつ互いに直交する第１及び第２の
アナログ出力信号に変換する周波数変換回路に於いて、 前記局部発振周波数の４倍の周波数であるクロック周波
数をもつクロック信号に同期して、前記アナログ入力信
号をディジタル入力信号に変換するアナログ／ディジタ
ル変換回路と、 前記クロック信号に同期して、互いに（π/2）ラジアン
だけ位相の異なる第１及び第２の符号反転制御信号を発
生する符号反転制御回路と、 前記第１の符号反転制御信号に応答して、前記ディジタ
ル入力信号を符号反転し、第１の符号反転された信号を
出力する第１の符号反転回路と、 前記第２の符号反転制御信号に応答して、前記ディジタ
ル入力信号を符号反転し、第２の符号反転された信号を
出力する第２の符号反転回路と、 前記クロック信号のタイミングと同期して、前記第１の
符号反転された信号の低周波域の信号のみを通過させ
て、該通過された信号を前記第１のアナログ出力信号と
して出力する第１の低域通過フィルタと、 前記クロック信号のタイミングと同期して、前記第２の
符号反転された信号の低周波域の信号のみを通過させ
て、該通過された信号を前記第２のアナログ出力信号と
して出力する第２の低域通過フィルタと、 を有することを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081306A JP3047423B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081306A JP3047423B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283707A JPH03283707A (ja) | 1991-12-13 |
| JP3047423B2 true JP3047423B2 (ja) | 2000-05-29 |
Family
ID=13742713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2081306A Expired - Lifetime JP3047423B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047423B2 (ja) |
-
1990
- 1990-03-30 JP JP2081306A patent/JP3047423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283707A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62269446A (ja) | 移相キ−イング変調装置 | |
| JP3047423B2 (ja) | 周波数変換回路 | |
| KR890011192A (ko) | 디지탈 fm 복조장치 | |
| JP2730346B2 (ja) | 分周回路 | |
| JP2560885B2 (ja) | 周波数変換回路 | |
| JPH0340527B2 (ja) | ||
| JPH05308226A (ja) | 周波数変換回路 | |
| JPH0323708Y2 (ja) | ||
| JPH0129341B2 (ja) | ||
| JPS6334336Y2 (ja) | ||
| JPH0511914B2 (ja) | ||
| JPS5919670B2 (ja) | クロツク信号の発生方式 | |
| JPH0918442A (ja) | 直交度測定装置 | |
| JPS61226669A (ja) | レ−ダアンテナの方位信号逓倍回路 | |
| JPH0546355Y2 (ja) | ||
| JPH0646415B2 (ja) | 乗算回路 | |
| JPH0237818A (ja) | 信号発生回路 | |
| JPH06337776A (ja) | 乗算器 | |
| JPH04302511A (ja) | サイン波形発生器 | |
| JPH03236619A (ja) | 高速用ディジタルフィルタ | |
| JPH0366848B2 (ja) | ||
| JPH06244728A (ja) | 波形発生器のトリガ同期化回路 | |
| JPS6156791B2 (ja) | ||
| JPH0389651A (ja) | ディジタル位相検波装置 | |
| JPS60247307A (ja) | 周波数掃引信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |