JPH05335474A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPH05335474A JPH05335474A JP4141876A JP14187692A JPH05335474A JP H05335474 A JPH05335474 A JP H05335474A JP 4141876 A JP4141876 A JP 4141876A JP 14187692 A JP14187692 A JP 14187692A JP H05335474 A JPH05335474 A JP H05335474A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- resin
- insulating base
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージ本体の幅方向寸法と厚さ方向寸法
を小さくし、信号処理速度の向上とパッケージの小型化
・薄型化を図る。 【構成】 樹脂封止半導体装置において、多数の突起電
極１２を有する半導体素子１１と、その半導体素子１１
の周縁部に形成される絶縁基材１４と、その絶縁基材１
４上に位置し、その絶縁基材１４内部の突起電極１２に
直接接続される外部接続リードを設ける。
を小さくし、信号処理速度の向上とパッケージの小型化
・薄型化を図る。 【構成】 樹脂封止半導体装置において、多数の突起電
極１２を有する半導体素子１１と、その半導体素子１１
の周縁部に形成される絶縁基材１４と、その絶縁基材１
４上に位置し、その絶縁基材１４内部の突起電極１２に
直接接続される外部接続リードを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を樹脂封止
する樹脂封止形の半導体装置に関するものである。
する樹脂封止形の半導体装置に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、実開昭５５−４２３４９６号、特開平１−１２
３４２８号、特開昭５９−９２５５６号、特開昭６１−
２３６１３０号公報に開示されるものがあった。図３は
かかる従来の半導体素子の樹脂封止形の装置の構成図で
ある。
例えば、実開昭５５−４２３４９６号、特開平１−１２
３４２８号、特開昭５９−９２５５６号、特開昭６１−
２３６１３０号公報に開示されるものがあった。図３は
かかる従来の半導体素子の樹脂封止形の装置の構成図で
ある。
【０００３】この図に示すように、１はアイランド２上
に接合され、その縁部に多数の電極３を有する半導体素
子、４はこの半導体素子１の周囲に設けられ、例えばＡ
ｕ等のワイヤ５によって前記電極３に接続される外部リ
ード、６はこの外部リード４の一部、前記ワイヤ５、前
記アイランド２及び半導体素子１を封止するパッケージ
本体である。
に接合され、その縁部に多数の電極３を有する半導体素
子、４はこの半導体素子１の周囲に設けられ、例えばＡ
ｕ等のワイヤ５によって前記電極３に接続される外部リ
ード、６はこの外部リード４の一部、前記ワイヤ５、前
記アイランド２及び半導体素子１を封止するパッケージ
本体である。
【０００４】このように構成された樹脂封止形の半導体
素子においては、半導体素子１の取り付け時のずれを考
慮すると、アイランド２のサイズを半導体素子１より大
きい寸法に設定する必要があり、また、外部リード４の
先端とアイランド２間の距離リード間をリードフレーム
加工、ワイヤリング性を考慮する必要がある。
素子においては、半導体素子１の取り付け時のずれを考
慮すると、アイランド２のサイズを半導体素子１より大
きい寸法に設定する必要があり、また、外部リード４の
先端とアイランド２間の距離リード間をリードフレーム
加工、ワイヤリング性を考慮する必要がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成の半導体装置では、半導体素子が高集積化されるにし
たがい、大型化、厚型化されると共にリードの本数が増
大すると、多数のリードを半導体素子周辺に配置する場
合に、該リード先端を一定の余裕を持って配列しなけれ
ばならないため、半導体素子からリードまでの距離が長
くなり、信号処理の遅延が生じることになる。また、パ
ッケージ本体に収納可能な半導体素子サイズ余裕がなく
なるため、パッケージ本体が大型化、厚型化する。
成の半導体装置では、半導体素子が高集積化されるにし
たがい、大型化、厚型化されると共にリードの本数が増
大すると、多数のリードを半導体素子周辺に配置する場
合に、該リード先端を一定の余裕を持って配列しなけれ
ばならないため、半導体素子からリードまでの距離が長
くなり、信号処理の遅延が生じることになる。また、パ
ッケージ本体に収納可能な半導体素子サイズ余裕がなく
なるため、パッケージ本体が大型化、厚型化する。
【０００６】本発明は、以上述べた半導体装置の信号処
理速度遅延とパッケージ本体の大型化、厚型化を解決す
るために、パッケージ本体の幅方向寸法と厚さ方向寸法
を小さくし、信号処理速度の向上とパッケージの小型化
・薄型化を図ることができる樹脂封止半導体装置を提供
することを目的とする。
理速度遅延とパッケージ本体の大型化、厚型化を解決す
るために、パッケージ本体の幅方向寸法と厚さ方向寸法
を小さくし、信号処理速度の向上とパッケージの小型化
・薄型化を図ることができる樹脂封止半導体装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、樹脂封止半導体装置において、多数の突
起電極を有する半導体素子と、その半導体素子の周縁部
に形成される絶縁基材と、その絶縁基材上に位置し、そ
の絶縁基材内部の前記突起電極に直接接続される外部接
続リードを設けるようにしたものである。
成するために、樹脂封止半導体装置において、多数の突
起電極を有する半導体素子と、その半導体素子の周縁部
に形成される絶縁基材と、その絶縁基材上に位置し、そ
の絶縁基材内部の前記突起電極に直接接続される外部接
続リードを設けるようにしたものである。
【０００８】
【作用】本発明によれば、上記したように、突起電極が
半導体素子のどの位置にでも設けられるため、外部接続
リードとの接続に自由度が大きく、外部接続リードとの
接続が突起電極とワイヤを用いないで直接接続できる。
したがって、半導体装置の高機能、高集積化に伴い半導
体素子が大きくなっても、パッケージ本体の幅方向の寸
法も、厚さ方向の寸法も大きい寸法に設定する必要がな
くなり、小型化・薄型化を図ることができる。
半導体素子のどの位置にでも設けられるため、外部接続
リードとの接続に自由度が大きく、外部接続リードとの
接続が突起電極とワイヤを用いないで直接接続できる。
したがって、半導体装置の高機能、高集積化に伴い半導
体素子が大きくなっても、パッケージ本体の幅方向の寸
法も、厚さ方向の寸法も大きい寸法に設定する必要がな
くなり、小型化・薄型化を図ることができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す樹
脂封止半導体装置の平面図、図２は図１のＡ−Ａ線断面
図である。これらの図において、１１は半導体素子であ
り、表面に厚さ１μｍ〜３μｍの厚さを有するポリイミ
ド系あるいはプラズマ窒化膜等の保護膜１３と、半田、
Ａｕ等の突起電極１２を有している。１４はポリイミド
系あるいはエポキシ系等の絶縁基材であり、半導体素子
１１上面にある外部接続リード１５の突起電極１２と接
続される領域以外のインナーリード下面に位置し、イン
ナーリードの振動防止と、インナーリードと半導体素子
１１が接続される時のメカニカル応力保護を兼ねてい
る。外部接続リード１５のインナーリードと突起電極１
２は、リフローあるいは熱圧着で接続し、その後、樹脂
封止成形により完成する。なお、１６はパッケージ本体
である。
ながら詳細に説明する。図１は本発明の実施例を示す樹
脂封止半導体装置の平面図、図２は図１のＡ−Ａ線断面
図である。これらの図において、１１は半導体素子であ
り、表面に厚さ１μｍ〜３μｍの厚さを有するポリイミ
ド系あるいはプラズマ窒化膜等の保護膜１３と、半田、
Ａｕ等の突起電極１２を有している。１４はポリイミド
系あるいはエポキシ系等の絶縁基材であり、半導体素子
１１上面にある外部接続リード１５の突起電極１２と接
続される領域以外のインナーリード下面に位置し、イン
ナーリードの振動防止と、インナーリードと半導体素子
１１が接続される時のメカニカル応力保護を兼ねてい
る。外部接続リード１５のインナーリードと突起電極１
２は、リフローあるいは熱圧着で接続し、その後、樹脂
封止成形により完成する。なお、１６はパッケージ本体
である。
【００１０】この実施例においては、アイランドが省略
されている。次に、図４は本発明の他の実施例を示す樹
脂封止半導体装置の平面図、図５は図４のＢ−Ｂ線断面
図である。なお、上記実施例と同様の部分については、
同じ番号を付し、その説明は省略する。これらの図に示
すように、この実施例においては、アイランド１７が付
加され、半導体素子１１の突起電極１２と外部接続リー
ド１５を接続する前にアイランド１７に半導体素子１１
をＡｕ，Ａｇ，絶縁ペースト等のダイスボンド材１９で
ダイスボンディングし、アイランド１７と共通電位（接
地電位を含む）を有する外部接続リード１５ａとを、そ
の外部接続リード１５ａの部分１５ｂにおいて、重ね合
わせて配置し、その後、樹脂封止成形を行い完成する。
なお、１８はアイランド１７のサポートである。
されている。次に、図４は本発明の他の実施例を示す樹
脂封止半導体装置の平面図、図５は図４のＢ−Ｂ線断面
図である。なお、上記実施例と同様の部分については、
同じ番号を付し、その説明は省略する。これらの図に示
すように、この実施例においては、アイランド１７が付
加され、半導体素子１１の突起電極１２と外部接続リー
ド１５を接続する前にアイランド１７に半導体素子１１
をＡｕ，Ａｇ，絶縁ペースト等のダイスボンド材１９で
ダイスボンディングし、アイランド１７と共通電位（接
地電位を含む）を有する外部接続リード１５ａとを、そ
の外部接続リード１５ａの部分１５ｂにおいて、重ね合
わせて配置し、その後、樹脂封止成形を行い完成する。
なお、１８はアイランド１７のサポートである。
【００１１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）突起電極が半導体素子のどの位置にでも設けられ
るため、外部接続リードとの接続に自由度が大きく、外
部接続リードとの接続が突起電極とワイヤを用いないで
直接接続できるため、半導体装置の高機能、高集積化に
伴い半導体素子が大きくなっても、パッケージ本体の幅
方向の寸法も、厚さ方向の寸法も大きい寸法に設定する
必要がなくなり、小型化・薄型化を図ることができる。
よれば、次のような効果を奏することができる。 （１）突起電極が半導体素子のどの位置にでも設けられ
るため、外部接続リードとの接続に自由度が大きく、外
部接続リードとの接続が突起電極とワイヤを用いないで
直接接続できるため、半導体装置の高機能、高集積化に
伴い半導体素子が大きくなっても、パッケージ本体の幅
方向の寸法も、厚さ方向の寸法も大きい寸法に設定する
必要がなくなり、小型化・薄型化を図ることができる。
【００１３】（２）このように、パッケージ本体の幅方
向の寸法も、厚さ方向の寸法も大きい寸法に設定する必
要がなくなり、小型化・薄型化により、同時に信号処理
速度の向上を図ることができる。 （３）半導体素子上で突起電極と接続される領域外のイ
ンナーリードに絶縁基材を貼り付けたことにより、イン
ナーリードの振動を防止することができるようになり、
接続部の接合安定性と信頼性が得られる。
向の寸法も、厚さ方向の寸法も大きい寸法に設定する必
要がなくなり、小型化・薄型化により、同時に信号処理
速度の向上を図ることができる。 （３）半導体素子上で突起電極と接続される領域外のイ
ンナーリードに絶縁基材を貼り付けたことにより、イン
ナーリードの振動を防止することができるようになり、
接続部の接合安定性と信頼性が得られる。
【００１４】（４）同時にインナーリード接続時のメカ
ニカル応力ダメージを絶縁基材が吸収することにより、
半導体素子の損傷を防止することができる。 （５）半導体素子の回路で電源、ＧＨＤパターンの突起
電極を半導体素子上に複数設け、外部接続リードを半導
体素子の中央に通る１本と接続することによって、電
源、ＧＨＤパターンの長さが短くなり、その上容易にな
る。したがって、電源、ＧＨＤ抵抗増によるノイズ余裕
が増し、同時に半導体素子を小さくでき、高集積化を図
ることができる。
ニカル応力ダメージを絶縁基材が吸収することにより、
半導体素子の損傷を防止することができる。 （５）半導体素子の回路で電源、ＧＨＤパターンの突起
電極を半導体素子上に複数設け、外部接続リードを半導
体素子の中央に通る１本と接続することによって、電
源、ＧＨＤパターンの長さが短くなり、その上容易にな
る。したがって、電源、ＧＨＤ抵抗増によるノイズ余裕
が増し、同時に半導体素子を小さくでき、高集積化を図
ることができる。
【００１５】（６）大電流が必要なパワー半導体素子に
おいても複数のＧＨＤを設けることにより、電流の分流
が容易になり、動作時に発生する熱量を低下させること
ができ、直接リードを伝わって熱を逃すことができるの
で、極めて熱抵抗の小さい、放熱性に優れた樹脂封止半
導体装置を得ることができる。 （７）アイランド付きのリードフレームにおいては、半
導体素子をダイスボンド材によってボンディングし、ア
イランドと外部接続リードフレームとを重ね合わせるよ
うに配置して、半導体素子の突起電極と接続し封止樹脂
で成形する場合、封止樹脂成形時の樹脂圧力に対して上
下のバタツキ強度が増し、パッケージ本体中の半導体素
子の位置が安定した最適化構造が得られる。
おいても複数のＧＨＤを設けることにより、電流の分流
が容易になり、動作時に発生する熱量を低下させること
ができ、直接リードを伝わって熱を逃すことができるの
で、極めて熱抵抗の小さい、放熱性に優れた樹脂封止半
導体装置を得ることができる。 （７）アイランド付きのリードフレームにおいては、半
導体素子をダイスボンド材によってボンディングし、ア
イランドと外部接続リードフレームとを重ね合わせるよ
うに配置して、半導体素子の突起電極と接続し封止樹脂
で成形する場合、封止樹脂成形時の樹脂圧力に対して上
下のバタツキ強度が増し、パッケージ本体中の半導体素
子の位置が安定した最適化構造が得られる。
【図１】本発明の実施例を示す樹脂封止半導体装置の平
面図である。
面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】従来の半導体素子の樹脂封止形の装置の構成図
である。
である。
【図４】本発明の他の実施例を示す樹脂封止半導体装置
の平面図である。
の平面図である。
【図５】図４のＢ−Ｂ線断面図である。
１１ 半導体素子 １２ 突起電極 １３ 保護膜 １４ 絶縁基材 １５ 外部接続リード １５ａ 共通電位を有する外部接続リード １７ アイランド １８ アイランドのサポート １９ ダイスボンド材
Claims (3)
- 【請求項１】（ａ）多数の突起電極を有する半導体素子
と、 （ｂ）該半導体素子の周縁部に形成される絶縁基材と、 （ｃ）該絶縁基材上に位置し、該絶縁基材内部の前記突
起電極に直接接続される外部接続リードを具備する樹脂
封止半導体装置。 - 【請求項２】 前記半導体素子の突起電極側と反対側に
アイランドを固定してなる請求項１記載の樹脂封止半導
体装置。 - 【請求項３】 前記アイランドと共通電位を有する外部
接続リードを重ね合わせたことを特徴とする請求項２記
載の樹脂封止半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141876A JPH05335474A (ja) | 1992-06-03 | 1992-06-03 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141876A JPH05335474A (ja) | 1992-06-03 | 1992-06-03 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335474A true JPH05335474A (ja) | 1993-12-17 |
Family
ID=15302222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4141876A Pending JPH05335474A (ja) | 1992-06-03 | 1992-06-03 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335474A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19525388A1 (de) * | 1994-07-12 | 1996-01-25 | Mitsubishi Electric Corp | Elektronikbauteil und Verfahren zu dessen Herstellung |
| JPH1065089A (ja) * | 1996-08-13 | 1998-03-06 | Hitachi Ltd | リードフレームおよびその製造方法ならびにそれを用いた半導体装置 |
| US5900671A (en) * | 1994-07-12 | 1999-05-04 | Mitsubishi Denki Kabushiki Kaisha | Electronic component including conductor connected to electrode and anodically bonded to insulating coating |
| US6268646B1 (en) * | 1996-08-27 | 2001-07-31 | Hitachi Cable, Ltd. | Lead frame for lead on chip |
| US6858919B2 (en) * | 2000-03-25 | 2005-02-22 | Amkor Technology, Inc. | Semiconductor package |
| DE19549750B4 (de) * | 1994-07-12 | 2005-07-14 | Mitsubishi Denki K.K. | Elektronikbauteil mit anodisch gebontetem Leiterrahmen |
| US7755199B2 (en) * | 2001-01-08 | 2010-07-13 | Jiahn-Chang Wu | Flexible lead surface-mount semiconductor package |
| US7880313B2 (en) * | 2004-11-17 | 2011-02-01 | Chippac, Inc. | Semiconductor flip chip package having substantially non-collapsible spacer |
| US7989931B2 (en) | 2007-09-26 | 2011-08-02 | Stats Chippac Ltd. | Integrated circuit package system with under paddle leadfingers |
| JP2017204660A (ja) * | 2017-08-29 | 2017-11-16 | スミダコーポレーション株式会社 | 電子部品の製造方法 |
| JP2019071488A (ja) * | 2019-02-06 | 2019-05-09 | ローム株式会社 | 半導体装置 |
-
1992
- 1992-06-03 JP JP4141876A patent/JPH05335474A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19525388B4 (de) * | 1994-07-12 | 2005-06-02 | Mitsubishi Denki K.K. | Elektronikbauteil mit anodisch gebondetem Leiterrahmen |
| US5900671A (en) * | 1994-07-12 | 1999-05-04 | Mitsubishi Denki Kabushiki Kaisha | Electronic component including conductor connected to electrode and anodically bonded to insulating coating |
| US6087201A (en) * | 1994-07-12 | 2000-07-11 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing ball grid array electronic component |
| US6133069A (en) * | 1994-07-12 | 2000-10-17 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing the electronic using the anode junction method |
| US6181009B1 (en) | 1994-07-12 | 2001-01-30 | Mitsubishi Denki Kabushiki Kaisha | Electronic component with a lead frame and insulating coating |
| US6268647B1 (en) | 1994-07-12 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Electronic component with an insulating coating |
| DE19525388A1 (de) * | 1994-07-12 | 1996-01-25 | Mitsubishi Electric Corp | Elektronikbauteil und Verfahren zu dessen Herstellung |
| US6310395B1 (en) | 1994-07-12 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | Electronic component with anodically bonded contact |
| DE19549750B4 (de) * | 1994-07-12 | 2005-07-14 | Mitsubishi Denki K.K. | Elektronikbauteil mit anodisch gebontetem Leiterrahmen |
| JPH1065089A (ja) * | 1996-08-13 | 1998-03-06 | Hitachi Ltd | リードフレームおよびその製造方法ならびにそれを用いた半導体装置 |
| US6268646B1 (en) * | 1996-08-27 | 2001-07-31 | Hitachi Cable, Ltd. | Lead frame for lead on chip |
| US6858919B2 (en) * | 2000-03-25 | 2005-02-22 | Amkor Technology, Inc. | Semiconductor package |
| KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7755199B2 (en) * | 2001-01-08 | 2010-07-13 | Jiahn-Chang Wu | Flexible lead surface-mount semiconductor package |
| US7880313B2 (en) * | 2004-11-17 | 2011-02-01 | Chippac, Inc. | Semiconductor flip chip package having substantially non-collapsible spacer |
| US8405230B2 (en) | 2004-11-17 | 2013-03-26 | Stats Chippac Ltd. | Semiconductor flip chip package having substantially non-collapsible spacer and method of manufacture thereof |
| US7989931B2 (en) | 2007-09-26 | 2011-08-02 | Stats Chippac Ltd. | Integrated circuit package system with under paddle leadfingers |
| US8153478B2 (en) | 2007-09-26 | 2012-04-10 | Stats Chippac Ltd. | Method for manufacturing integrated circuit package system with under paddle leadfingers |
| JP2017204660A (ja) * | 2017-08-29 | 2017-11-16 | スミダコーポレーション株式会社 | 電子部品の製造方法 |
| JP2019071488A (ja) * | 2019-02-06 | 2019-05-09 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH04302164A (ja) | 半導体装置 | |
| JPH05335474A (ja) | 樹脂封止半導体装置 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3036339B2 (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JPH08115941A (ja) | 半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH10116953A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JPH0621305A (ja) | 半導体装置 | |
| JP2005327967A (ja) | 半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP2001313362A (ja) | 半導体装置 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
| JP2001332684A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002016210A (ja) | 半導体装置 | |
| JPH0513490A (ja) | 樹脂封止型半導体装置 | |
| JPH05291345A (ja) | 半導体装置 | |
| JP2551354B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05211268A (ja) | 半導体装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH0637234A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990706 |