JPH0637234A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0637234A JPH0637234A JP4211018A JP21101892A JPH0637234A JP H0637234 A JPH0637234 A JP H0637234A JP 4211018 A JP4211018 A JP 4211018A JP 21101892 A JP21101892 A JP 21101892A JP H0637234 A JPH0637234 A JP H0637234A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- wiring
- insulating tape
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 実装基板上での半導体パッケージの実装面積
を縮小して、実装基板の小型化を図るとともに、システ
ムの高速化を図る。 【構成】 配線８ａと電極１４を備えた絶縁テープ９上
に半導体素子１ａを搭載し、この絶縁テープ９を半導体
パッケージ１２のリード４上に配置し、ワイヤ３ｂを用
いて半導体素子１と電気的な接続を行い、全体を樹脂１
０で封止する。
を縮小して、実装基板の小型化を図るとともに、システ
ムの高速化を図る。 【構成】 配線８ａと電極１４を備えた絶縁テープ９上
に半導体素子１ａを搭載し、この絶縁テープ９を半導体
パッケージ１２のリード４上に配置し、ワイヤ３ｂを用
いて半導体素子１と電気的な接続を行い、全体を樹脂１
０で封止する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に実装基板上での半導体素子の高密度実装化と実装基板
の小型化及びシステムの高速化を図ったものに関するも
のである。
に実装基板上での半導体素子の高密度実装化と実装基板
の小型化及びシステムの高速化を図ったものに関するも
のである。
【０００２】
【従来の技術】図１４は従来の半導体装置（以下、半導
体パッケージ）の構成を示す透視平面図であり、図１５
は上記半導体パッケージを樹脂封止した後の断面図であ
り、各図に示すように、１２は半導体パッケージを示
し、１は型抜き形成された導電性シート材料のアイラン
ド部５上に配置された半導体素子であり、その縁部に多
数の電極２を有する。４は半導体素子１の周辺に配置さ
れ、例えば金線などのワイヤ３によって上記半導体素子
１の電極２に接続されるリード、６はタブ吊りリードで
あり、上記シート材料を打ち抜いて形成されたアイラン
ド部５を支持している。また７は樹脂１０で封止される
部分である樹脂封止本体を示し、その内部にリード４の
一部，ワイヤ３，アイランド部５，タブ吊りリード６，
及び半導体素子１を樹脂１０で封止している。
体パッケージ）の構成を示す透視平面図であり、図１５
は上記半導体パッケージを樹脂封止した後の断面図であ
り、各図に示すように、１２は半導体パッケージを示
し、１は型抜き形成された導電性シート材料のアイラン
ド部５上に配置された半導体素子であり、その縁部に多
数の電極２を有する。４は半導体素子１の周辺に配置さ
れ、例えば金線などのワイヤ３によって上記半導体素子
１の電極２に接続されるリード、６はタブ吊りリードで
あり、上記シート材料を打ち抜いて形成されたアイラン
ド部５を支持している。また７は樹脂１０で封止される
部分である樹脂封止本体を示し、その内部にリード４の
一部，ワイヤ３，アイランド部５，タブ吊りリード６，
及び半導体素子１を樹脂１０で封止している。
【０００３】以上のように構成された半導体パッケージ
１２において、半導体素子１の周辺に設けられた電極２
とリード４とがワイヤ３を介して接続され、リード４と
半導体素子１との導通がなされている。
１２において、半導体素子１の周辺に設けられた電極２
とリード４とがワイヤ３を介して接続され、リード４と
半導体素子１との導通がなされている。
【０００４】また、このようにして構成された半導体パ
ッケージ１２は、図１６に示すように、それぞれ機能の
異なる半導体パッケージ１２ａ，１２ｂ，１２ｃが、基
板１１上に別々に実装され、ぞれぞれが配線８を介して
相互に接続されてシステムを構築している。
ッケージ１２は、図１６に示すように、それぞれ機能の
異なる半導体パッケージ１２ａ，１２ｂ，１２ｃが、基
板１１上に別々に実装され、ぞれぞれが配線８を介して
相互に接続されてシステムを構築している。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、システムを構築するの
に機能の異なる半導体パッケージを個々に基板上に実装
するため、基板の大きさが半導体パッケージの大きさに
制約されて小型化が難しく、しかも個々の半導体パッケ
ージのレイアウトの都合上、各半導体パッケージ間を接
続する配線を短くすることに限界があり、動作の高速化
が難しいという問題点があった。
上のように構成されているので、システムを構築するの
に機能の異なる半導体パッケージを個々に基板上に実装
するため、基板の大きさが半導体パッケージの大きさに
制約されて小型化が難しく、しかも個々の半導体パッケ
ージのレイアウトの都合上、各半導体パッケージ間を接
続する配線を短くすることに限界があり、動作の高速化
が難しいという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、システムを構築する際の実装基
板のサイズを小さくできるとともに、各半導体パッケー
ジ間を配線を用いることなく接続して、高密度実装及び
高速動作可能な半導体装置を得ることを目的とする。
ためになされたもので、システムを構築する際の実装基
板のサイズを小さくできるとともに、各半導体パッケー
ジ間を配線を用いることなく接続して、高密度実装及び
高速動作可能な半導体装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明にかかる半導体
装置は、１つの半導体パッケージ内に機能の異なる半導
体素子を複数個設け、各素子間を電気的に接続するよう
にしたものである。
装置は、１つの半導体パッケージ内に機能の異なる半導
体素子を複数個設け、各素子間を電気的に接続するよう
にしたものである。
【０００８】
【作用】この発明においては、機能の異なる半導体素子
を１つの半導体パッケージに収納することにより、従
来、実装基板上に個別に配置されていた機能の異なる半
導体パッケージを削除することができ、実装基板の小型
化を図ることができ、しかも高密度実装が可能となる。
を１つの半導体パッケージに収納することにより、従
来、実装基板上に個別に配置されていた機能の異なる半
導体パッケージを削除することができ、実装基板の小型
化を図ることができ、しかも高密度実装が可能となる。
【０００９】また従来、実装基板上で各半導体パッケー
ジ間を接続していた配線も削除することができるので、
システムの高速化ができる。
ジ間を接続していた配線も削除することができるので、
システムの高速化ができる。
【００１０】
【実施例】以下、本発明の実施例を図について説明す
る。 実施例１．図１は本発明の第１の実施例による半導体装
置（半導体パッケージ）の平面図、図２は樹脂封止後の
半導体装置の側面透視図を示し、それぞれ図１４及び図
１５と同一符号は同一または相当部分を示し、９は絶縁
テープであり、その上面には半導体素子１とは機能の異
なる半導体素子１ａが搭載されている。また８ａは上記
絶縁テープ９上に形成された配線であり、ワイヤ３ａを
用いて上記半導体素子１ａの電極２ａと接続されるとと
もに、ワイヤ３ｂによってリード４と接続されており、
このようにして半導体素子１と半導体素子１ａとの電気
的な導通が行われている。また１４は上記配線８ａの端
部に形成された電極である。なお、以下の説明におい
て、パッケージ上面とは半導体素子１が配置されている
側の面を指すものとする。
る。 実施例１．図１は本発明の第１の実施例による半導体装
置（半導体パッケージ）の平面図、図２は樹脂封止後の
半導体装置の側面透視図を示し、それぞれ図１４及び図
１５と同一符号は同一または相当部分を示し、９は絶縁
テープであり、その上面には半導体素子１とは機能の異
なる半導体素子１ａが搭載されている。また８ａは上記
絶縁テープ９上に形成された配線であり、ワイヤ３ａを
用いて上記半導体素子１ａの電極２ａと接続されるとと
もに、ワイヤ３ｂによってリード４と接続されており、
このようにして半導体素子１と半導体素子１ａとの電気
的な導通が行われている。また１４は上記配線８ａの端
部に形成された電極である。なお、以下の説明におい
て、パッケージ上面とは半導体素子１が配置されている
側の面を指すものとする。
【００１１】次に上記各半導体素子の接続関係について
詳細に説明する。従来と同様にアイランド部５上に半導
体素子１が搭載され、該半導体素子１の電極２と上記半
導体素子１周辺に配置されたリード４とがワイヤ３を介
して接続されている。そしてリード４のパッケージ上面
側には絶縁テープ９を介して、上記半導体素子１とは機
能の異なる半導体素子１ａが搭載され、この半導体素子
１ａの電極２ａと、上記半導体素子１と接続するリード
４とが配線８ａ及びワイヤ３ａを介して接続され、この
ようにして両半導体素子１，１ａ間の電気的な導通を行
っている。さらに必要に応じて上記リード４のうち、上
記半導体素子１とは接続していない所謂ＮＣピン１３と
上記半導体素子１ａとを配線８ａ及びワイヤ３ｃを介し
て接続され、これにより半導体素子１ａとパッケージ外
部とが導通する構成となっている。なお上記絶縁テープ
９はワイヤボンド時に位置を固定するために、リード４
上に接着材（図示せず）を用いて固定されている。
詳細に説明する。従来と同様にアイランド部５上に半導
体素子１が搭載され、該半導体素子１の電極２と上記半
導体素子１周辺に配置されたリード４とがワイヤ３を介
して接続されている。そしてリード４のパッケージ上面
側には絶縁テープ９を介して、上記半導体素子１とは機
能の異なる半導体素子１ａが搭載され、この半導体素子
１ａの電極２ａと、上記半導体素子１と接続するリード
４とが配線８ａ及びワイヤ３ａを介して接続され、この
ようにして両半導体素子１，１ａ間の電気的な導通を行
っている。さらに必要に応じて上記リード４のうち、上
記半導体素子１とは接続していない所謂ＮＣピン１３と
上記半導体素子１ａとを配線８ａ及びワイヤ３ｃを介し
て接続され、これにより半導体素子１ａとパッケージ外
部とが導通する構成となっている。なお上記絶縁テープ
９はワイヤボンド時に位置を固定するために、リード４
上に接着材（図示せず）を用いて固定されている。
【００１２】このように本実施例によれば、半導体素子
１周辺に配置されたリード４の、半導体パッケージ１２
の上面側に、半導体素子１ａを搭載する絶縁テープ９を
配置し、該絶縁テープ９に形成された配線８ａを用いて
ワイヤ３ｂを介して半導体素子１と接続をとるようにし
たから、１つの半導体パッケージ１２内に機能の異なる
２つの半導体素子１，１ａを収納することができ、従来
のように機能の異なる半導体素子を１つのパッケージ単
位として実装する場合に比べ、実装される半導体パッケ
ージ数を削減することができ、実装基板の小型化が可能
となり、しかも高密度実装を行うことができる。また同
一パッケージ内で機能の異なる半導体素子間が電気的に
接続されているため、従来、実装基板上でパッケージ間
を導通させていた配線を削除することかでき、システム
の高速化が可能となる。
１周辺に配置されたリード４の、半導体パッケージ１２
の上面側に、半導体素子１ａを搭載する絶縁テープ９を
配置し、該絶縁テープ９に形成された配線８ａを用いて
ワイヤ３ｂを介して半導体素子１と接続をとるようにし
たから、１つの半導体パッケージ１２内に機能の異なる
２つの半導体素子１，１ａを収納することができ、従来
のように機能の異なる半導体素子を１つのパッケージ単
位として実装する場合に比べ、実装される半導体パッケ
ージ数を削減することができ、実装基板の小型化が可能
となり、しかも高密度実装を行うことができる。また同
一パッケージ内で機能の異なる半導体素子間が電気的に
接続されているため、従来、実装基板上でパッケージ間
を導通させていた配線を削除することかでき、システム
の高速化が可能となる。
【００１３】実施例２．次に本発明の第２の実施例によ
る半導体パッケージを図３ないし図５を用いて説明す
る。この実施例では、上記第１の実施例と同様にパッケ
ージ１２表面に絶縁テープ９を介して半導体素子１ａを
搭載するとともに、パッケージ１２裏面にも絶縁テープ
を介して機能の異なる半導体素子を搭載するようにした
ものである。
る半導体パッケージを図３ないし図５を用いて説明す
る。この実施例では、上記第１の実施例と同様にパッケ
ージ１２表面に絶縁テープ９を介して半導体素子１ａを
搭載するとともに、パッケージ１２裏面にも絶縁テープ
を介して機能の異なる半導体素子を搭載するようにした
ものである。
【００１４】図において、９１は上記パッケージ１２裏
面側に配置された絶縁テープであり、該絶縁テープ９１
の表面には図５に示すように、半導体素子１ｂが搭載さ
れ、絶縁テープ９１表面に形成された配線８ｂとバンプ
電極（図示せず）によって直接接続されている。また上
記該絶縁テープ９１には、その上下面を貫通する貫通電
極２１が形成され、絶縁テープ９１の表面側では配線８
ｂと接続されている。そして上記絶縁テープ９上に配置
された半導体素子１ａとは貫通電極２１を介してワイヤ
３ｄを用いて電気的に接続されている。
面側に配置された絶縁テープであり、該絶縁テープ９１
の表面には図５に示すように、半導体素子１ｂが搭載さ
れ、絶縁テープ９１表面に形成された配線８ｂとバンプ
電極（図示せず）によって直接接続されている。また上
記該絶縁テープ９１には、その上下面を貫通する貫通電
極２１が形成され、絶縁テープ９１の表面側では配線８
ｂと接続されている。そして上記絶縁テープ９上に配置
された半導体素子１ａとは貫通電極２１を介してワイヤ
３ｄを用いて電気的に接続されている。
【００１５】このようにパッケージ１２の両面におい
て、機能の異なる半導体素子１ａ，１ｂを搭載すること
で、上記第１の実施例に比べてさらに集積度の向上及び
実装基板の縮小化を図ることができる。なお、絶縁テー
プ９１上に搭載される半導体素子１ｂと配線８ｂとをバ
ンプ電極（図示せず）を用いて接続したが、これは、ワ
イヤボンド時にパッケージ両面に対して作業を行うのを
避けるためであり、容易にパッケージ両面にワイヤボン
ドを施すことができる場合には、パッケージ１２表面側
の半導体素子１ａと同様に、ワイヤを用いて接続するよ
うにしてよい。
て、機能の異なる半導体素子１ａ，１ｂを搭載すること
で、上記第１の実施例に比べてさらに集積度の向上及び
実装基板の縮小化を図ることができる。なお、絶縁テー
プ９１上に搭載される半導体素子１ｂと配線８ｂとをバ
ンプ電極（図示せず）を用いて接続したが、これは、ワ
イヤボンド時にパッケージ両面に対して作業を行うのを
避けるためであり、容易にパッケージ両面にワイヤボン
ドを施すことができる場合には、パッケージ１２表面側
の半導体素子１ａと同様に、ワイヤを用いて接続するよ
うにしてよい。
【００１６】実施例３．次に本発明の第３の実施例によ
る半導体パッケージを図６及び図７を用いて説明する。
この実施例では、上記第１の実施例と同様にパッケージ
１２表面に絶縁テープ９を介して半導体素子１ａを搭載
するとともに、さらにパッケージ１２表面に絶縁テープ
を介して半導体素子を搭載し、これら絶縁テープを介し
て搭載された半導体素子間を、その表面に配線が形成さ
れた絶縁テープを介して接続するようにしたものであ
る。
る半導体パッケージを図６及び図７を用いて説明する。
この実施例では、上記第１の実施例と同様にパッケージ
１２表面に絶縁テープ９を介して半導体素子１ａを搭載
するとともに、さらにパッケージ１２表面に絶縁テープ
を介して半導体素子を搭載し、これら絶縁テープを介し
て搭載された半導体素子間を、その表面に配線が形成さ
れた絶縁テープを介して接続するようにしたものであ
る。
【００１７】図において、９２はパッケージ１２表面に
絶縁テープ９と対角線上に位置するように設けられた絶
縁テープであり、その上には半導体素子１，１ａとは異
なる機能を有する半導体素子１ｃが搭載されており、絶
縁テープ９２上に形成された配線８ｃを用い、ワイヤ３
ｂを介して半導体素子１が接続されたリード４と接続さ
れるとともに、ワイヤ３ａ，３ｃを介してＮＣピン１３
と接続されている。また半導体素子１ａと半導体素子１
ｃとは、中継用絶縁テープ９３上に形成された配線８ｄ
を用いて、ワイヤ３ｅを介して相互的に接続されてい
る。
絶縁テープ９と対角線上に位置するように設けられた絶
縁テープであり、その上には半導体素子１，１ａとは異
なる機能を有する半導体素子１ｃが搭載されており、絶
縁テープ９２上に形成された配線８ｃを用い、ワイヤ３
ｂを介して半導体素子１が接続されたリード４と接続さ
れるとともに、ワイヤ３ａ，３ｃを介してＮＣピン１３
と接続されている。また半導体素子１ａと半導体素子１
ｃとは、中継用絶縁テープ９３上に形成された配線８ｄ
を用いて、ワイヤ３ｅを介して相互的に接続されてい
る。
【００１８】このようにすることで、上記第２の実施例
と同様に半導体素子の集積度の向上及び実装基板の縮小
化を図ることができ、また半導体素子１と半導体素子１
ａ又は１ｂ間において、信号の入出力関係上、半導体素
子１に対する半導体素子１ａ又は１ｂの配置位置に制限
があるような場合でも、離れて配置された半導体素子１
ａ，１ｃ間の電気的接続を行うことができる。
と同様に半導体素子の集積度の向上及び実装基板の縮小
化を図ることができ、また半導体素子１と半導体素子１
ａ又は１ｂ間において、信号の入出力関係上、半導体素
子１に対する半導体素子１ａ又は１ｂの配置位置に制限
があるような場合でも、離れて配置された半導体素子１
ａ，１ｃ間の電気的接続を行うことができる。
【００１９】実施例４．次に本発明の第４の実施例によ
る半導体パッケージを図８ないし図１３を用いて説明す
る。この実施例では、上記各実施例において、絶縁テー
プ上に搭載される半導体素子と、上記絶縁テープ上に形
成された配線とをバンプ電極を用いて接続するようにし
たものである。
る半導体パッケージを図８ないし図１３を用いて説明す
る。この実施例では、上記各実施例において、絶縁テー
プ上に搭載される半導体素子と、上記絶縁テープ上に形
成された配線とをバンプ電極を用いて接続するようにし
たものである。
【００２０】図８及び図９に示すように、絶縁テープ９
上の配線８ａと半導体素子１ａとはバンプ電極（図示せ
ず）を用いて接続されており、このようにすることで、
半導体素子１ａと配線８ａ間を接続するワイヤを削除す
ることができ、絶縁テープ９の面積の縮小化を図ること
ができ、またワイヤボンド工程を少なくすることができ
る。
上の配線８ａと半導体素子１ａとはバンプ電極（図示せ
ず）を用いて接続されており、このようにすることで、
半導体素子１ａと配線８ａ間を接続するワイヤを削除す
ることができ、絶縁テープ９の面積の縮小化を図ること
ができ、またワイヤボンド工程を少なくすることができ
る。
【００２１】また第２及び第３の実施例においても、ぞ
れぞれ図１０，１１、及び図１２，１３に示すように、
各半導体素子と絶縁テープに形成された配線とをバンプ
電極を用いて接続するようにしてもよく、上記実施例と
同様の効果を奏する。
れぞれ図１０，１１、及び図１２，１３に示すように、
各半導体素子と絶縁テープに形成された配線とをバンプ
電極を用いて接続するようにしてもよく、上記実施例と
同様の効果を奏する。
【００２２】なお、上記第２ないし第４の実施例におい
て、半導体パッケージ１２表面及び裏面に配置される、
半導体素子１とは機能の異なる半導体素子の数は上記説
明した個数に限られるものではなく、さらに多くの数の
半導体素子を配置するようにしてもよい。
て、半導体パッケージ１２表面及び裏面に配置される、
半導体素子１とは機能の異なる半導体素子の数は上記説
明した個数に限られるものではなく、さらに多くの数の
半導体素子を配置するようにしてもよい。
【００２３】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、リード上に、配線及び電極を備えた絶縁テ
ープを貼りつけることにより、機能の異なる複数の半導
体素子を１つの半導体パッケージ内に収納でき、実装基
板上の半導体パッケージ数を削除でき、システムを構築
した際の装置の小型化及び実装密度の向上を図ることが
でき、また半導体素子間の配線長を短くすることができ
るので、システム動作の高速化を図ることができる効果
がある。
置によれば、リード上に、配線及び電極を備えた絶縁テ
ープを貼りつけることにより、機能の異なる複数の半導
体素子を１つの半導体パッケージ内に収納でき、実装基
板上の半導体パッケージ数を削除でき、システムを構築
した際の装置の小型化及び実装密度の向上を図ることが
でき、また半導体素子間の配線長を短くすることができ
るので、システム動作の高速化を図ることができる効果
がある。
【図１】本発明の第１の実施例による半導体装置の平面
図。
図。
【図２】上記実施例の側面透視図。
【図３】本発明の第２の実施例による半導体装置の平面
図。
図。
【図４】上記実施例の側面透視図。
【図５】上記実施例の裏面図。
【図６】本発明の第３の実施例による半導体装置の平面
図。
図。
【図７】上記実施例の側面透視図。
【図８】上記第１の実施例において半導体素子と配線と
をバンプ電極を用いて接続したものを、本発明の第４の
実施例として説明するための半導体装置の平面図。
をバンプ電極を用いて接続したものを、本発明の第４の
実施例として説明するための半導体装置の平面図。
【図９】図８の側面透視図。
【図１０】上記第２の実施例において半導体素子と配線
とをバンプ電極を用いて接続したものを、本発明の第４
の実施例として説明するための半導体装置の平面図。
とをバンプ電極を用いて接続したものを、本発明の第４
の実施例として説明するための半導体装置の平面図。
【図１１】図１０の側面透視図。
【図１２】上記第３の実施例において半導体素子と配線
とをバンプ電極を用いて接続したものを、本発明の第４
の実施例として説明するための半導体装置の平面図。
とをバンプ電極を用いて接続したものを、本発明の第４
の実施例として説明するための半導体装置の平面図。
【図１３】図１２の側面透視図。
【図１４】従来の半導体装置の透視平面図。
【図１５】従来の半導体装置の側面断面図。
【図１６】従来の半導体装置を搭載した実装基板の平面
図。
図。
１ 半導体素子 １ａ 半導体素子 １ｂ 半導体素子 １ｃ 半導体素子 ２ 電極 ２ａ 電極 ３ ワイヤ ４ リード ５ アイランド部 ６ タブ吊りリード ７ 樹脂封止部本体 ８ 配線 ９ 絶縁テープ ９１ 絶縁テープ ９２ 絶縁テープ ９３ 中継用絶縁テープ １０ 樹脂 １１ 実装基板 １２ 半導体パッケージ １３ ＮＣピン １４ 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (4)
- 【請求項１】 リードフレーム上に半導体素子を搭載
し、該半導体素子周辺に配置されたリード端子と上記半
導体素子とをワイヤにより接続し、全体を樹脂封止して
なる半導体装置において、 上記リード端子上に、絶縁フィルムを介して上記半導体
素子とは機能の異なる半導体素子を配置し、これを上記
半導体素子と電気的に接続した状態で全体を樹脂封止し
たことを特徴とする半導体装置。 - 【請求項２】 請求項１の半導体装置において、 上記機能の異なる半導体素子が、上記リード端子の両面
にそれぞれ設けられていることを特徴とする半導体装
置。 - 【請求項３】 請求項１の半導体装置において、 上記機能の異なる半導体素子を、上記リード端子上に複
数個配置し、 上記リード端子に対して同一面側に配置された機能の異
なる半導体素子間を、その表面に配線が形成された中継
用絶縁テープを介して電気的に接続したことを特徴とす
る半導体装置。 - 【請求項４】 請求項１の半導体装置において、 上記絶縁テープ上には配線が形成され、該配線が上記機
能の異なる半導体素子とバンプ電極を用いて接続されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4211018A JPH0637234A (ja) | 1992-07-14 | 1992-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4211018A JPH0637234A (ja) | 1992-07-14 | 1992-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637234A true JPH0637234A (ja) | 1994-02-10 |
Family
ID=16598990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4211018A Pending JPH0637234A (ja) | 1992-07-14 | 1992-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637234A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035853A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2014063966A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 半導体装置 |
-
1992
- 1992-07-14 JP JP4211018A patent/JPH0637234A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035853A (ja) * | 2005-07-26 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4679991B2 (ja) * | 2005-07-26 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2014063966A (ja) * | 2012-09-24 | 2014-04-10 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347429A (en) | Plastic-molded-type semiconductor device | |
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| US5637828A (en) | High density semiconductor package | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| JPH04302164A (ja) | 半導体装置 | |
| JPS622628A (ja) | 半導体装置 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JPH07335818A (ja) | 半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JP2000077595A (ja) | リードフレーム及び半導体集積回路装置 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2890795B2 (ja) | 混成集積回路 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH06169047A (ja) | 半導体装置 | |
| KR20000040218A (ko) | 멀티 칩 패키지 |